DE69009298T2 - Hochspannungs-Dünnschichttransistor mit zweitem Gate. - Google Patents
Hochspannungs-Dünnschichttransistor mit zweitem Gate.Info
- Publication number
- DE69009298T2 DE69009298T2 DE69009298T DE69009298T DE69009298T2 DE 69009298 T2 DE69009298 T2 DE 69009298T2 DE 69009298 T DE69009298 T DE 69009298T DE 69009298 T DE69009298 T DE 69009298T DE 69009298 T2 DE69009298 T2 DE 69009298T2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- gate electrode
- thin film
- film transistor
- charge transport
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000000463 material Substances 0.000 description 5
- 238000001894 space-charge-limited current method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
- Diese Erfindung betrifft Hochspannungs-Dünnschichttransistoren mit amorphen Halbleiter-Ladungstransportschichten.
- Die elektronische Technologie stützt sich heute nahezu ausschließlich auf kristallines Silizium, wobei Verbundhalbleiter, wie GaAs, die eine kleine aber bedeutende Nische bei opto-elektronischen Anwendungen und Hochgeschwindigkeitsanwendungen besetzen. Einrichtungen mit der Ausgestaltung mit amorphem Silizium haben sich schnell sowohl im Hinblick auf ihre Leistung als auch auf ihre Stabilität seit dem ersten Bericht 1979 von Lecomber u. a. (Electronic Letters 15, 179 [1979]) über einen Feldeffekttransistor mit amorphem Silizium verbreitet. Die Technologie mit amorphem Silizium ist als ein erster Kandidat für Dünnschicht-Anwendungen mit großen Flächen aufgetreten, zuerst bei photovoltaischen Anwendungen und später bei großflächigen, integrierten Schaltungen aufgetaucht, die in flachen Anzeigen mit Flüssigkristallen, bei Festkörper-Bilderzeugungseinrichtungen, elektronischen Kopiergeräten, Druckern und Scannern verwendet werden. Dieses Halbleitermaterial ist ideal für großflächige Vielfachanordnungen (über 12 Zoll mal 12 Zoll hinaus) geeignet, weil die niederen Absetztemperaturen, die deren Glimmentladungs-Herstellungsverfahren einschließt, die Verwendung von preiswerten Substratmaterialien, wie Glas, möglich machen.
- Im Vergleich mit Einrichtungen aus kristallinem Silizium ist der Hauptunterschied zu Einrichtungen aus amorphem Silizium die relativ niedere Elektronenband-Beweglichkeit (≤20 cm²/Vs) von letzterem gekoppelt mit einer relativ großen Dichte örtlicher Zustände. Dies ergibt Einrichtungen aus amorphem Silizium, die langsamere Schaltzeiten als Einrichtungen nur aus Kristallinem aufweisen. Jedoch ist bei vielen großflächigen Anwendungen, wie beim Drucken, die gesamte Systemgeschwindigkeit ziemlich schnell, da zahlreiche Vorgänge parallel durchgeführt werden können. Da ferner amorphes Silizium eine weite, wirksame Energielücke, eine äußerst große Photoleitfähigkeit und gute Lichtempfindlichkeit hat, ist es einzigartig für opto-elektronische Anwendungen geeignet, insbesondere im sichtbaren Bereich.
- In dem US-Patent Nr. 4,752,814 (Tuan) mit dem Titel "High Voltage Thin Film Transistor" wird eine einzigartige a-Si:H Transistoreinrichtung gelehrt, die bei 500 Volt oder mehr betrieben werden kann. Beim Betrieb können einige 100 Volt mit einem Gate-Signal niederer Spannung geschaltet werden. Die Herstellung dieses Hochspannungstransistors ist mit Dünnschichttransistoren aus amorphem Silizium für niedere Spannung kompatibel. Die Transistorstruktur dieses früheren Patentes ist in Figur 1 der beigefügten Zeichnungen gezeigt und wird mehr im einzelnen später beschrieben, und seine anfängliche IDS gegen VDS Kennlinien ist mit der Kurve A der Figur 7 gezeigt. Dieser Transistor ist bei gewöhnlichen Betriebsbedingungen nicht stabil und nach einer Beanspruchung verschiebt sich seine Kennlinie, wie es durch die Kurve B der Figur 7 angegeben ist. Eine elektrostatische Beanspruchung tritt in der Größenordnung von Minuten in Reaktion auf die Geschichte der angelegten Spannungen auf. Die dargestellte Verschiebung zu höheren Werten von VDS ist unerwünscht, weil sie die Arbeitsweise des Hochspannungs-Dünnschichttransistors bei Schaltungsanwendungen verschlechtern könnte. Um diese Verschiebung zu beschreiben, wurde der Parameter Vx definiert. Er ist in Figur 7 als der Kreuzungspunkt einer Tangente an dem Wendepunkt der IDS gegen VDS Kurve mit der x-Achse gezeigt.
- Es ist eine Zielsetzung der vorliegenden Erfindung, zu ermöglichen, daß die Vx Verschiebung verringert wird, um einen Dünnschichttransistor zu ermöglichen, der eine gleichförmigere Betriebskennlinie unabhängig von der Geschichte der elektrostatischen Belastung aufweist.
- Die vorliegende Erfindung schafft einen Dünnschichttransistor umfassend eine amorphe Halbleiter-Ladungstransportschicht, eine seitlich angeordnete Source-Elektrode und Drain-Elektrode, die der genannten Ladungstransportschicht benachbart angeordnet sind, wobei die Drain-Elektrode mit einer Quelle eines konstanten elektrischen Potentials verbunden ist, eine dielektrische Schicht für ein erstes Gate, die der genannten Ladungstransportschicht benachbart angeordnet ist, eine erste Gate-Elektrode, die von der genannten Ladungstransportschicht durch die genannte dielektrische Schicht des ersten Gate getrennt ist, die genannte erste Gate-Elektrode einen Rand hat, der seitlich die genannte Source-Elektrode überlappt, und einen anderen Rand hat, der seitlich von der genannten Drain-Elektrode beabstandet ist und mit einer Quelle eines zeitveränderlichen, elektrischen Potentials verbunden ist, wobei der genannte Transistor gekennzeichnet ist durch eine zweite Gate-Elektrode, die sich seitlich von der ersten Gate-Elektrode in Richtung zu der genannten Drain-Elektrode erstreckt, wobei die zweite Gate- Elektrode seitlich von der Drain-Elektrode beabstandet und mit einer Quelle eines elektrischen Potentials verbunden ist.
- Dünnschichttransistoren, die zwei unabhängige Gates aufweisen, sind bekannt aus PROCEEDINGS OF THE IEEE, vol. 55, no. 7, Juli 1967, NEW YORK, Seiten 1217-1218; R. G. Wagner u. a.: "A Dual Offset Gate Thin-Film Transistor".
- In beispielhafter Weise werden Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
- Fig. 1 einen bekannten Hochspannungs-Dünnschichttransistor mit amorphem Silizium darstellt,
- Fig. 2 eine Ausführungsform der vorliegenden Erfindung darstellt,
- Fig. 3 den Potentialverlauf quer zu dem Transistor der Fig. 2 beim EIN-Zustand des Transistors darstellt,
- Fig. 4 eine alternative Ausführungsform der vorliegenden Erfindung darstellt, und
- Fig. 5 die anfängliche und spätere Belastungskennlinienkurve IDS gegen VDS des Hochspannung-Dünnschichttransistors, der in Figur 1 gezeigt ist, und eine Einrichtung gemäß der vorliegenden Erfindung darstellt.
- Der Hochspannung-Dünnschichttransistor 10, der in Fig. 1 gezeigt ist, ist auf einem Substrat (nicht gezeigt) gehalten, das eine Glasscheibe oder ein ähnliches Material sein kann, das mit großflächigem Format ohne weiteres erhältlich ist, und mit den Herstellungstemperaturen für die Einrichtung in der Größenordnung von 250ºC verträglich. Eine Chromschicht ist auf dem Substrat abgesetzt und geätzt, um die Gate-Elektrode 12 zu bilden. Eine Schicht 14 aus Siliziumnitrid ist darauf für das Gate-Dielektrikum abgesetzt, worauf eine durch Plasma verstärkte durch chemische Dampfabscheidung abgesetzte Ladungstransportschicht aus im wesentlichen ureigenen oder etwas dotiertem, amorphem Silizium folgt. Mit Phosphor dotiertes, amorphes Silizium (n-Typ) wird abgesetzt und geätzt, um die Source-Elektrode 18 und die Drain-Elektrode 20 zu bilden.
- Die Gate-Elektrode 12 ist seitlich gegen die Drain-Elektrode 20 so versetzt, daß der Kanalbereich in der Ladungstransportschicht einen Bereich mit Gate der Länge L&sub1; und einen "toten" (ohne Gate) Bereich der Länge L&sub2; enthält. Das zeitveränderliche Potential, das an die Gate-Elektrode angelegt wird, steuert die Bildung eines dünnen Ansammlungskanals nahe der Grenzschicht mit den Dielektrikum 14 des Gate. Ein Strom durch diesen Bereich wird auf den dünnen Ansammlungskanal in derselben Weise wie in einem Dünnschichttransistor für niedere Spannung beschränkt. Wegen seines geringen Leitvermögens hat der im wesentlichen ureigene amorphe Siliziumkanal einen niederen AUS-Strom trotz der hohen Drain-Spannung von einigen 100 Volt, die über den "toten" Bereich abfällt. Beim normalen Betrieb werden in seinem EIN-Zustand Elektronen, die sich in dem Kanalbereich mit Tor angesammelt haben, durch das Drain-Feld durch den toten Bereich hindurch und in die Drain gezogen. Der Strom durch den toten Bereich hindurch wird durch Raumladung für Drain-Spannungen unterhalb der Sättigung begrenzt (Bereich I für die Kurve A der Figur 5) und ist als solcher proportional zu ungefähr V&sup4;/L&sub2;&sup7; (das heißt direkt zu der Spannung hoch und umgekehrt zu der Länge des toten Bereiches hoch 7).
- In der Figur 5 kann die Kurve A der Kennlinie IDS gegen VDS betrachtet werden, als wenn sie aus zwei getrennten Bereichen gebildet ist. Bei niedereren Drain-Spannungen zeigt der Source-zu-Drain-Strom eine positive Krümmung, die den durch Raumladung begrenzten Strom (Bereich I) anzeigt, einschließlich eines anfänglichen, schnellen Anstieges, gefolgt (an den Wendepunkt) von einer abnehmenden Geschwindigkeit des Anstieges, und einen Sättigungsbereich (Bereich II) einschließlich eines Knies und Ausgleichen des Stromes. Die Physik des Elektronenflusses durch die Einrichtung ist derart, daß im EIN-Zustand (das heißt, eine positive Spannung ist an die Gate-Elektrode gelegt) ein Ansammlungsbereich von Elektronen in einem dünnen Kanal der Ladungstransportschicht nahe der Halbleiter-Isolator-Grenzschicht des L&sub1; Bereiches mit dem Tor gebildet wird. Bei angereichertem Kanal erhöht eine Zunahme der Drain-Spannung das horizontale, elektrische Feld und es wird zunehmend mehr Strom aus dem Anreicherungsbereich in den "toten" Bereich L&sub2; gezogen. Dieser Zustand fährt fort, bis das elektrische Feld an der Grenze zwischen dem Bereich mit Tor und dem "toten" Bereich einen Wert erreicht, der den Stromfluß in den Bereich mit Tor in derselben Weise wie bei einem herkömmlichen Dünnschichttransistor sättigt.
- Während ein wünschenswerter Transistor eine VEIN von weniger als 10 Volt hätte, bestehen bei einem Hochspannungstransitor vom Typ der Figur 1 zwei Situationen, um diesen Parameter zu erhöhen, der beim Schnittpunkt der Lastlinie LL (für einen Inverter mit einer Widerstandslast von 1 x 10&sup9; Ohm) mit der Kurve gekennzeichnet ist. Diese beiden Situationen können unter Bezugnahme auf die Figur 5 beobachtet werden. Zunächst verhindert die Kennlinienkurve ganz nahe beim Ursprung, daß VEIN weniger als ungefähr 25 bis 45 Volt ist. Zweitens wird, nachdem dieser Transistor elektrostatisch durch das große Drain-Feld belastet worden ist, seine Kennlinien durch die Kurve B dargestellt, die nach rechts verschoben ist, wie es durch die unterbrochene Linie gezeigt ist. Dies erhöht weiter VEIN. Dieser letztere Effekt wird als die Vx Verschiebung bezeichnet, weil der Vx Unterschied (Vx2 - Vx1) eine Angabe über das Maß der Kurvenverschiebung ist. Wie man sehen wird, können diese Situationen durch die Verwendung eines Transistors gemäß der vorliegenden Erfindung verbessert werden.
- Das Phänomen der Vx Verschiebung wird nun mehr im einzelnen beschrieben, und es wird eine Hypothese aufgestellt, die die gegenwärtig besten Überlegungen darstellt, die Gründe des Problems und die heilende Wirkung des Hinzufügens eines fortlaufend vorgespannten, zweiten Gates zu erklären. Während des EIN-Zustandes eines Hochspannungstransistors vom Typ der Figur 1, das heißt wenn eine Hochspannung an die Drain angelegt wird, während das Gate auf einem niederen Potential gehalten wird, liegt ein großer, elektrostatischer Belastungszustand vor. Keine Elektronen können in den toten Bereich fließen und irgendwelche freien Elektronen in dem toten Bereich werden durch das Drain-Feld hinausgekehrt, was eine starke Trägerverarmung bei dem toten Bereich der Ladungstransportschicht aus amorphem Silizium ergibt. Wenn es durch diese elektrostatische Belastung an Elektronen verarmt, wird das Fermi-Niveau nach unten in Richtung zu dem Valenz-Band gezogen. Um sich aus diesem Verarmungszustand heraus auszugleichen, erzeugt das Material neue Defekte oder Störstellen, um das Fermi-Niveau zurück auf die Lückenmitte zu bringen. Die größere Anzahl an Störstellen halten mehr Elektronen und verhindern deren Bewegung durch das Material, bis das Feld auf einen ausreichend hohen Wert erhöht ist, um sie heraus in das Leitungsband zu bewegen. Deshalb verhindert dieser zusätzliche Satz an Löchern einen Stromausgang für ein gegebenes Drain-Potential, wenn der Belastungszustand entfernt wird, indem die Einrichtung in ihren EIN-Zustand geschaltet wird, und bewirkt die Vx Verschiebung. Eine Erhöhung von örtlichen Zuständen ist besonders wichtig an der Grenze zwischen dem Bereich mit Tor und dem "toten" Bereich, weil es zusätzlich zu dem seitlichen Feld, das die Verarmung bewirkt, auch ein kleines normales Feld (das erste Gate ist üblicherweise auf einem geringen Potential) gibt, und diese Felder erzeugen eine Potentialsperre, die die Injektion von Ladungsträgern in den "toten" Bereich verhindert. Da diese Vx Verschiebung als Phänomen des Gleichgewichtes behauptet wird, tritt es in amorphem Silizium auf, aber wird nicht in kritallinem Silizium auftreten, das dieses Phänomen nicht zeigt. Zusammenfassend wird angenommen, daß die Verarmung an Trägern die Vx Verschiebung bewirkt und daß die Verhinderung einer Verarmung die Vx Verschiebung verhindert.
- Es wird sich nun der Figur 2 zugewandt, in der eine Form eines Hochspannungs-Dünnschichttransistors gemäß der vorliegenden Erfindung gezeigt ist, die im wesentlichen die schädliche Vx Verschiebung ausschließt. Zur Vereinfachung des Verständnisses sind die gleichen Elemente mit den gleichen Bezugszeichen unter Hinzufügen eines Apostroph (') bezeichnet, wie sie bei der Beschreibung der Einrichtung der Figur 1 verwendet worden sind. Es ist eine erste Gate-Elektrode 12' vorgesehen, über der sich ein Dielektrikum 14' für das erste Gate und eine Ladungstransportschicht 16' aus amorphem Silizium befinden. Eine Source-Elektrode 18' und eine Drain-Elektrode 20' befinden sich in enger Berührung mit der Schicht 18', und eine dielektrische Schicht 22 für ein zweites Gate liegt über der Source- und Drain-Elektrode und trägt darauf ein zweites Gate 24. Wie es in der Zeichnung dargestellt ist, überlappt der linke Rand des zweiten Gate 24 den rechten Rand des ersten Gate 12', während sich der rechte Rand des zweiten Gate in Richtung zu der Drain 20' ausdehnt und von ihre beabstandet ist.
- Es ist ohne weiteres zu sehen, daß die Wirkung von jedem Tor ist, einen Anreicherungskanal in der Ladungstransportschicht hervorzurufen, so daß das zweite Gate 24 die Länge des toten Bereiches (als L&sub2; in Figur 1 gekennzeichnet) auf eine Länge L&sub3; verringert, durch die der durch Raumladung begrenzte Strom fließt. Während das an die erste Gate-Elektrode 12' angelegte Potential verändert wird, um den Transistor EIN und AUS zu schalten, wird das Potential an das zweite Gate 24 üblicherweise konstant angelegt. Somit wiederholt der Anreicherungskanal 26 EIN und AUS und der Anreicherungskanal 28 ist gewöhnlicherweise stets EIN. Ferner weist der Anreicherungskanal 26 nahe der Grenzschicht der Ladungstransportschicht mit der ersten Gate-Elektrode 12' eine größere Anreicherung als der Anreicherungskanal 28 nahe der Grenzschicht der Ladungstransportschicht mit der zweiten Gate-Elektrode 24 auf (wie es durch die relative Dicke der sie darstellenden Linien angegeben ist). Indem die Dicke des zweiten Dielektrikums 22 und das an die zweite Gate-Elektrode 24 angelegte Potential ausgewählt werden, ist es möglich, ausreichende Elektronen in den schwach angesammelten Kanal 28 einzubringen, um eine Verarmung zu verhindern, aber nicht ausreichend, um den Kanal stark anzusammeln. Die Bedeutung des schwach angesammelten Kanals 28 kann in Figur 3 gesehen werden, die eine graphische Darstellung des Potentials quer zu dem Transistor der Figur 2 in seinem AUS-Zustand ist. Es wird darauf hingewiesen, daß, wenn die zweite Gate-Elektrode eine schwache Anreicherung aufweist, das Potential sanft (durchgezogene Linien) von dem Drain-Potential zu dem ersten Gate-Potential abfällt, wohingegen es steile Spannungsabfälle (gepunktete Linie) gibt, wenn das zweite Gate eine starke Anreicherung aufweist. Diese steilen Spannungsabfälle stellen Bereiche mit hohem Feld dar, wo ein dielektrischer Durchbruch wahrscheinlich ist, und es muß Sorge getragen werden, ihn zu verhindern, insbesondere in den Bereichen zwischen der Drain-Elektrode und der zweiten Gate-Elektrode und zwischen der zweiten und der ersten Gate-Elektrode. Ein Beispiel von Parametern, die herausgefunden worden sind, zufriedenzustellend in bezug auf die Struktur der Figur 2 zu sein, ist, daß das Dielektrikum des ersten Gate 350 nm amorphes Siliziumnitrid umfaßt und sich das Potential an der ersten Gate-Elektrode von 0 Volt bis 24 Volt ändert; das Dielektrikum des zweiten Gate 150 nm Siliziumnitrid und 1 um Polyimid ist, und das Potential an dem zweiten Gate bei 50 Volt gehalten wird.
- Obgleich das an die zweite Gate-Elektrode angelegte Potential gewöhnlich konstant ist, gibt es eine Schaltungsanwendung, wo das Potential zeitveränderlich sein kann, wie es bei der ersten Gate-Elektrode ist. In diesem Fall wird eine tiefe Verarmung verhindert, indem das zweite Gate-Potential auf eine gegebene Spannung oberhalb derjenigen des ersten Gate-Potentials festgelegt wird.
- Bei einer andersartigen Ausgestaltung, die in Figur 4 gezeigt ist, würden ein zweites Gate 30 und das Dielektrikum 32 für das zweite Gate unmittelbar auf dem Substrat abgesetzt, bevor der Hochspannungs-Dünnschichttransistor in der obenbeschriebenen Weise in bezug auf Figur 1 hergestellt wird.
- Bei beiden obenbeschriebenen Ausführungsformen der Erfindung werden Ladungen an der Grenzschicht zwischen der Ladungstransportschicht und dem zweiten Dielektrikum induziert und in ihrer Lage unabhängig von dem Zustand des ersten Gate gehalten. Somit wird die Schicht aus amorphem Silizium daran gehindert, eine tiefe Verarmung zu erfahren, und die Dichte der Zustände wird trotz des Aufzwingens des großen seitlichen, elektrostatischen Feldes von der Drain-Elektrode konstant gehalten, wodurch sich eine Verhinderung der Vx Verschiebung ergibt.
- Bei beiden beschriebenen Ausführungsformen ergibt die Bereitstellung der zweiten Gate-Elektrode einen Transistor, der vergleichsweise stabil ist und eine niedere VEIN hat, wie man es in Figur 5 sehen kann. Die Kurve C ist für den anfänglichen Zustand der Einrichtungen der Figur 2 und 4 repräsentativ, und die Kurve D ist für nach dem Belastungszustand repräsentativ. Die Vx Verschiebung ist im wesentlichen ausgeschlossen, und der durch Raumladung begrenzte Strom ist stark erhöht, wodurch die Kurve so verschoben wird, daß sie nahe dem Ursprung steiler ansteigt. Dies ist wegen der Beziehung 1/L&sub7; des durch Raumladung begrenzten Stromes auf die Länge des toten Bereiches. Da das zweite Gate den toten Bereich kürzer (L&sub3;) gemacht hat, steigt der Strom dramatisch an und erniedrigt die VEIN des Transistors auf erwünschte Werte.
- Obgleich sich diese Offenbarung auf eine Ausführungsform des Hochspannungstransistors aus amorphem Silizium konzentriert hat, sieht man, daß andere amorphe Halbleiter-Ladungstransportschichten ähnliche Verbesserungen zeigen würden.
Claims (8)
1. Ein Dünnschichttransistor umfassend eine amorphe
Halbleiter-Ladungstransportschicht (16'), eine seitlich
angeordnete Source-Elektrode und Drain-Elektrode (18',
20'), die der genannten Ladungstransportschicht
benachbart angeordnet sind, wobei die Drain-Elektrode mit
einer Quelle eines konstanten elektrischen Potentials
verbunden ist, eine dielektrische Schicht (14') für ein
erstes Gate, die der genannten Ladungstransportschicht
benachbart angeordnet ist, eine erste Gate-Elektrode
(12'), die von der genannten Ladungstransportschicht
durch die genannte dielektrische Schicht des ersten
Gate getrennt ist, die genannte erste Gate-Elektrode
einen Rand hat, der seitlich die genannte
Source-Elektrode überlappt, und einen anderen Rand hat, der
seitlich von der genannten Drain-Elektrode beabstandet ist
und mit einer Quelle eines zeitveränderlichen,
elektrischen Potentials verbunden ist, wobei der genannte
Transistor gekennzeichnet ist durch:
eine zweite Gate-Elektrode (24), die sich seitlich von
der ersten Gate-Elektrode in Richtung zu der genannten
Drain-Elektrode erstreckt, wobei die zweite
Gate-Elektrode seitlich von der Drain-Elektrode beabstandet und
mit einer Quelle eines elektrischen Potentials
verbunden ist.
2. Ein Dünnschichttransistor, wie in Anspruch 1 definiert,
bei dem die genannte zweite Gate-Elektrode mit einer
Quelle eines konstanten Potentials verbunden ist.
3. Ein Dünnschichttransistor, wie in Anspruch 1 oder
Anspruch 2 definiert, bei dem sich die genannte zweite
Gate-Elektrode auf der entgegengesetzten Seite der
genannten Ladungstransportschicht im Hinblick auf die
genannte dielektrische Schicht des ersten Gate und der
ersten Gate-Elektrode befindet.
4. Ein Dünnschichttransistor, wie in Anspruch 3 definiert,
einschließend eine dielektrische Schicht (22) für das
zweite Gate, deren eine Oberfläche sich der genannten
Ladungstransportschicht benachbart befindet, wobei die
zweite Gate-Elektrode (24) der entgegengesetzten
Oberfläche der genannten dielektrischen Schicht des zweiten
Gate benachbart angeordnet ist.
5. Ein Dünnschichttransistor, wie in Anspruch 1 oder
Anspruch 2 definiert, bei dem sich die genannte zweite
Gate-Elektrode (30) auf derselben Seite der genannten
Ladungstransportschicht wie die genannte dielektrische
Schicht des ersten Gate und die genannte erste
Gateelektrode befindet.
6. Ein Dünnschichttransistor, wie in Anspruch 5 definiert,
einschließend eine dielektrische Schicht (32) für ein
zweites Gate, deren eine Oberfläche sich der genannten
ersten Gate-Elektrode und der genannten dielektrischen
Schicht für das erste Gate benachbart befindet, wobei
die zweite Gate-Elektrode (30) der entgegengesetzten
Oberfläche der genannten dielektrischen Schicht für das
zweite Gate benachbart angeordnet ist.
7. Ein Dünnschichttransitor, wie er in irgendeinem der
vorhergehenden Ansprüche definiert ist, bei dem die
genannte zweite Gate-Elektrode einen Rand hat, der die
genannte erste Gate-Elektrode seitlich überlappt.
8. Ein Dünnschichttransistor, wie in irgendeinem
vorhergehenden Anspruch definiert, bei dem der
Anreicherungskanal
(28), das in der Ladungstransportschicht gebildet
wird, indem ein elektrisches Potential an die zweite
Gate-Elektrode angelegt wird, schwächer angereichert
ist als der Anreicherungskanal (26), der in der
Ladungstransportschicht durch Anlegen eines elektrischen
Potential an die erste Gate-Elektrode gebildet wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/366,822 US4984040A (en) | 1989-06-15 | 1989-06-15 | High voltage thin film transistor with second gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69009298D1 DE69009298D1 (de) | 1994-07-07 |
| DE69009298T2 true DE69009298T2 (de) | 1995-03-02 |
Family
ID=23444693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69009298T Expired - Fee Related DE69009298T2 (de) | 1989-06-15 | 1990-06-14 | Hochspannungs-Dünnschichttransistor mit zweitem Gate. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4984040A (de) |
| EP (1) | EP0403279B1 (de) |
| JP (1) | JPH0648728B2 (de) |
| DE (1) | DE69009298T2 (de) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124769A (en) * | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
| JP2616153B2 (ja) * | 1990-06-20 | 1997-06-04 | 富士ゼロックス株式会社 | Ｅｌ発光装置 |
| JPH0480833A (ja) * | 1990-07-24 | 1992-03-13 | Yokogawa Hewlett Packard Ltd | 高速エミュレーション・メモリ回路 |
| JP3121676B2 (ja) * | 1992-05-29 | 2001-01-09 | 株式会社東芝 | 薄膜トランジスタ及び薄膜トランジスタを用いたスタティックｒａｍ |
| US5337080A (en) * | 1993-04-27 | 1994-08-09 | Xerox Corporation | Amorphous silicon electrographic writing head assembly with protective cover |
| DE69510826T2 (de) * | 1995-01-19 | 1999-11-11 | 1294339 Ontario Inc | Flache abbildungsvorrichtung |
| US6022770A (en) * | 1998-03-24 | 2000-02-08 | International Business Machines Corporation | NVRAM utilizing high voltage TFT device and method for making the same |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP2005524110A (ja) * | 2002-04-24 | 2005-08-11 | イー−インク コーポレイション | 電子表示装置 |
| JP4407311B2 (ja) * | 2004-02-20 | 2010-02-03 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| WO2006002347A1 (en) | 2004-06-23 | 2006-01-05 | Peregrine Semiconductor Corporation | Integrated rf front end |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7960772B2 (en) * | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| EP3958468B1 (de) | 2008-02-28 | 2024-01-31 | pSemi Corporation | Verfahren und vorrichtung für digitale abstimmung eines kondensators bei einer integrierten schaltung |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| KR101863941B1 (ko) | 2010-06-08 | 2018-06-04 | 삼성디스플레이 주식회사 | 오프셋 구조의 박막 트랜지스터 |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| EP2858114A1 (de) * | 2013-10-01 | 2015-04-08 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Transistorvorrichtung und Verfahren zur Herstellung einer solchen Vorrichtung |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8204855A (nl) * | 1982-12-16 | 1984-07-16 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode en werkwijze ter vervaardiging daarvan. |
| US4752814A (en) * | 1984-03-12 | 1988-06-21 | Xerox Corporation | High voltage thin film transistor |
| US4598305A (en) * | 1984-06-18 | 1986-07-01 | Xerox Corporation | Depletion mode thin film semiconductor photodetectors |
| JPS6197964A (ja) * | 1984-10-19 | 1986-05-16 | Toshiba Corp | 半導体装置 |
| US4748485A (en) * | 1985-03-21 | 1988-05-31 | Hughes Aircraft Company | Opposed dual-gate hybrid structure for three-dimensional integrated circuits |
| US4882295A (en) * | 1985-07-26 | 1989-11-21 | Energy Conversion Devices, Inc. | Method of making a double injection field effect transistor |
| JPS633464A (ja) * | 1986-06-24 | 1988-01-08 | Ricoh Co Ltd | 薄膜トランジスタ |
| JPS6453460A (en) * | 1987-08-24 | 1989-03-01 | Sony Corp | Mos transistor |
-
1989
- 1989-06-15 US US07/366,822 patent/US4984040A/en not_active Expired - Lifetime
-
1990
- 1990-06-08 JP JP2151459A patent/JPH0648728B2/ja not_active Expired - Fee Related
- 1990-06-14 EP EP90306489A patent/EP0403279B1/de not_active Expired - Lifetime
- 1990-06-14 DE DE69009298T patent/DE69009298T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0648728B2 (ja) | 1994-06-22 |
| EP0403279B1 (de) | 1994-06-01 |
| DE69009298D1 (de) | 1994-07-07 |
| JPH0325980A (ja) | 1991-02-04 |
| EP0403279A1 (de) | 1990-12-19 |
| US4984040A (en) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69009298T2 (de) | Hochspannungs-Dünnschichttransistor mit zweitem Gate. | |
| DE69232185T2 (de) | Tunneleffektanordnung mit drei Elektroden | |
| DE2706623C2 (de) | ||
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE69224453T2 (de) | Verfahren zur Herstellung von einem LDD-MOSFET | |
| DE2853736C2 (de) | Feldeffektanordnung | |
| DE3136682C2 (de) | ||
| DE69425612T2 (de) | Schnellaufladender MOS-Kondensator für hohe positive oder negative Spannungen | |
| DE112010003495B4 (de) | Tunnelfeldeffekttransistor-Struktur und Verfahren zur Herstellung | |
| DE3009719C2 (de) | ||
| DE60034328T2 (de) | Elektrostatisch gesteuerter tunneleffekt-transistor | |
| DE3602124A1 (de) | Amorpher silicium-duennschichttransistor | |
| DE69114984T2 (de) | Dünnfilm-Transistor. | |
| DE69123950T2 (de) | SOI-Feldeffekttransistor und dessen Herstellungsverfahren | |
| DE2341899C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb | |
| DE3806164A1 (de) | Halbleiterbauelement mit hoher durchbruchspannung | |
| DE69226909T2 (de) | Logik-Schaltung mit vertikal gestapelten Heteroübergangsfeldeffekttransistoren | |
| DE2252148C3 (de) | Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb | |
| DE3526826C2 (de) | ||
| DE3882304T2 (de) | Mikrowellentransistor mit Doppelheteroübergang. | |
| DE4026121B4 (de) | Leitfähigkeitsmodulations-MOSFET | |
| DE69018334T2 (de) | Hochspannungsdünnschichttransistor mit einer zweiten Kontrollelektrode. | |
| EP0217065A1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
| DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
| DE69933645T2 (de) | Laterale dünnschicht-soi-anordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |