JP5677394B2 - パスゲート及び半導体記憶装置 - Google Patents
パスゲート及び半導体記憶装置 Download PDFInfo
- Publication number
- JP5677394B2 JP5677394B2 JP2012216733A JP2012216733A JP5677394B2 JP 5677394 B2 JP5677394 B2 JP 5677394B2 JP 2012216733 A JP2012216733 A JP 2012216733A JP 2012216733 A JP2012216733 A JP 2012216733A JP 5677394 B2 JP5677394 B2 JP 5677394B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- tunnel transistor
- type
- tunnel
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 44
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims 4
- 230000001133 acceleration Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Thin Film Transistor (AREA)
Description
本発明の実施形態は、パスゲート及び半導体記憶装置に関する。
高速化及び大容量化を実現するＲＡＭとしてＳＲＡＭ（Static Random Access Memory）が用いられている。従来のＳＲＡＭセルは、交差接続された第１インバータ及び第２インバータからなる記憶セルと、記憶セルとビット線との間に設けられたパスゲートとを備えている。パスゲートは、例えば、第１インバータの入力端及び第２インバータの出力端と、ビット線との間に設けられたＭＯＳＦＥＴである。このＭＯＳＦＥＴを介して記憶セルをビット線に接続して、データの読み出しや書き込みが行われる。
本発明は、ＴＦＥＴを使用し、かつ動作電圧の制約を緩和したパスゲートを提供することを目的とする。
一実施形態によれば、ＳＲＡＭセルのデータ保持部とビット線との間に設けられるパスゲートは、前記データ保持部と前記ビット線との間において直列に接続された第１トンネルトランジスタ及び第１ダイオードと、前記データ保持部と前記ビット線との間において直列に接続され、前記第１トンネルトランジスタ及び前記第１ダイオードと並列に接続された第２トンネルトランジスタ及び第２ダイオードと、を備える。前記第１トンネルトランジスタ及び第２トンネルトランジスタのゲート電極はワード線に接続され、前記第１ダイオードと前記第２ダイオードとは前記データ保持部と前記ビット線との間において逆方向の整流性を有する。
本発明の実施形態の説明に先立ち、発明者らが本発明をなすに至った経緯について説明する。
図１（ａ）はトンネルトランジスタの模式図であり、ｐ型拡散層１１及びｎ型拡散層１２が、ゲート電極１３を挟むように基板１０内に設けられている。図１（ｂ）は、ｐ型拡散層１１への印加電圧を０Ｖとし、ゲート電圧を１Ｖ又は０Ｖとした場合の、ｎ型拡散層１２への印加電圧とトンネルトランジスタを流れる電流との関係を示すグラフである。図１（ｂ）から、ゲート電圧によりトンネルトランジスタのオン／オフを制御できることが分かる。
図１（ｃ）は、ｎ型拡散層１２への印加電圧を０Ｖとし、ゲート電圧を１Ｖ又は０Ｖとした場合の、ｐ型拡散層１１への印加電圧とトンネルトランジスタを流れる電流との関係、すなわちｐｎ接合の順方向特性を示すグラフである。図１（ｃ）から、ゲート電圧によらず、ｐ型拡散層１１への印加電圧が０．５Ｖを超えるとトンネルトランジスタがオンする（電流が流れる）ことが分かる。すなわち、ｐｎ接合の順バイアス立ち上がり電圧が約０．５Ｖであった。また、この順バイアス立ち上がり電圧は温度依存性があり、高温時には０．４Ｖ程度まで下がる。
このようなＴＦＥＴをＳＲＡＭパスゲートに使用する場合、非選択セルへの書き込みや読み出し等の誤動作を防止するためには、ＳＲＡＭを順バイアス立ち上がり電圧（０．５Ｖ又は０．４Ｖ）以下と極めて低い電圧設定で動作させる必要があり、電圧設定に厳しい制約があった。
以下の実施形態では、上記のような課題を解決する。以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）図２は、第１の実施形態によるＳＲＡＭのメモリセルの回路図である。メモリセルは１対のビット線対ＢＬ、／ＢＬ、及びビット線対ＢＬ、／ＢＬと直交する方向に配設されたワード線ＷＬに接続されている。ここでは１つのメモリセルを示しているが、ビット線対ＢＬ、／ＢＬ及びワード線ＷＬは複数設けられており、複数のビット線対ＢＬ、／ＢＬと複数のワード線ＷＬの各交差部にメモリセルが設けられている。
図２に示すように、メモリセルは、第１インバータＩＶ１、第２インバータＩＶ２、第１パスゲートＰＧ１、第２パスゲートＰＧ２を備えている。第１インバータＩＶ１及び第２インバータＩＶ２の出力と入力とが互いにクロスカップリングされることでフリップフロップＦＦ（データ保持部）が構成されている。
第１パスゲートＰＧ１はフリップフロップＦＦとビット線ＢＬとの間に設けられ、第２パスゲートＰＧ２はフリップフロップＦＦとビット線／ＢＬとの間に設けられている。第１パスゲートＰＧ１及び第２パスゲートＰＧ２を介してフリップフロップＦＦをビット線対ＢＬ、／ＢＬに接続して、データの読み出しや書き込みが行われる。
第１パスゲートＰＧ１は、ｎ型ＴＦＥＴであるトランジスタＴｒ１及びＴｒ２と、ダイオードＤ１及びＤ２とを有する。
トランジスタＴｒ１は、ゲート電極がワード線ＷＬに接続され、ｐ型のソース領域が第１インバータＩＶ１の出力及び第２インバータＩＶ２の入力に接続され、ｎ型のドレイン領域がダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードはビット線ＢＬに接続されている。ダイオードＤ１は、トランジスタＴｒ１の動作方向と同方向の整流性を有する。
また、トランジスタＴｒ２は、ゲート電極がワード線ＷＬに接続され、ｐ型のソース領域がビット線ＢＬに接続され、ｎ型のドレイン領域がダイオードＤ２のカソードに接続されている。ダイオードＤ２のアノードは第１インバータＩＶ１の出力及び第２インバータＩＶ２の入力に接続されている。ダイオードＤ２は、トランジスタＴｒ２の動作方向と同方向の整流性を有する。すなわち、フリップフロップＦＦとビット線ＢＬとの間において、ダイオードＤ１とダイオードＤ２とは逆方向の整流性を有する。
第２パスゲートＰＧ２は、ｎ型ＴＦＥＴであるトランジスタＴｒ３及びＴｒ４と、ダイオードＤ３及びＤ４とを有する。
トランジスタＴｒ３は、ゲート電極がワード線ＷＬに接続され、ｐ型のソース領域が第２インバータＩＶ２の出力及び第１インバータＩＶ１の入力に接続され、ｎ型のドレイン領域がダイオードＤ３のカソードに接続されている。ダイオードＤ３のアノードはビット線／ＢＬに接続されている。ダイオードＤ３は、トランジスタＴｒ３の動作方向と同方向の整流性を有する。
また、トランジスタＴｒ４は、ゲート電極がワード線ＷＬに接続され、ｐ型のソース領域がビット線／ＢＬに接続され、ｎ型のドレイン領域がダイオードＤ４のカソードに接続されている。ダイオードＤ４のアノードは第２インバータＩＶ２の出力及び第１インバータＩＶ１の入力に接続されている。ダイオードＤ４は、トランジスタＴｒ４の動作方向と同方向の整流性を有する。すなわち、フリップフロップＦＦとビット線／ＢＬとの間において、ダイオードＤ３とダイオードＤ４とは逆方向の整流性を有する。
ダイオードＤ１〜Ｄ４により、トランジスタＴｒ１〜Ｔｒ４の電流方向が規定され、逆流を防止することができる。
ダイオードＤ１〜Ｄ４を設けない場合、ワード線ＷＬの電位をロウレベルに設定し、メモリセルを非選択としても、ＴＦＥＴであるトランジスタＴｒ１〜Ｔｒ４にかかる電圧が高いと、トランジスタＴｒ１〜Ｔｒ４がオンし（図１参照）、誤ったデータの書き込みや読み出しが行われるおそれがある。ダイオードＤ１〜Ｄ４を設けない場合、誤動作を防止するためには、電源電圧ＶＤＤを極めて低くし、トランジスタＴｒ１〜Ｔｒ４にかかる電圧を低くする必要がある。
これに対し、本実施形態では、ダイオードＤ１〜Ｄ４を設け、トランジスタＴｒ１〜Ｔｒ４の電流方向を規定し、逆流を防止する。ＴＦＥＴであるトランジスタＴｒ１〜Ｔｒ４にかかる電圧は、ダイオードＤ１〜Ｄ４の内蔵電位分だけ下がる。言い換えれば、電源電圧ＶＤＤを上げることができる。従って、電源電圧ＶＤＤに対する制約を緩和しつつ、誤動作を防止できる。
次に、このようなＳＲＡＭパスゲートの製造方法を、図３Ａ（ａ）〜（ｃ）、図３Ｂ（ｄ）〜（ｆ）、図３Ｃ（ｇ）、（ｈ）に示す工程断面図を用いて説明する。なお、図３Ａ（ａ）〜（ｃ）、図３Ｂ（ｄ）〜（ｆ）、図３Ｃ（ｇ）、（ｈ）は、直列に接続されたトランジスタＴｒ３及びダイオードＤ３に対応する。トランジスタＴｒ１、Ｔｒ２、Ｔｒ４、ダイオードＤ１、Ｄ２、Ｄ４の製造方法はトランジスタＴｒ３及びダイオードＤ３と同様であるため、説明を省略する。
まず、図３Ａ（ａ）に示すように、シリコン基板１０１に、埋めこみ素子分離法により深さ２０００〜３０００Åの素子分離絶縁膜１０２を形成する。続いて、イオン注入及びＲＴＡ（Rapid Thermal Anneal）による活性化を行い、ウェル領域１０３及びチャネル領域１０４を形成する。例えば、ボロンを加速エネルギー２６０ｋｅＶ、ドーズ量２．０×１０１３／ｃｍ２で注入してｐ型のウェル領域１０３を形成する。また、ヒ素を加速エネルギー８０ｋｅＶ、ドーズ量１．０×１０１３／ｃｍ２で注入してチャネル領域１０４を形成する。ここでのチャネルイオン注入により、トンネル接合における閾値電圧を調整することができる。
続いて、熱酸化法又はＬＰＣＶＤ法によって形成された膜厚５〜６０Åのゲート絶縁膜１０５上に、膜厚５００〜２０００Åのポリシリコンゲート電極１０６を堆積し、ゲート電極１０６へのプリドーピングを行う。その後、光リソグラフィ法、Ｘ線リソグラフィ法、又は電子ビームリソグラフィ法によって、ゲートパターニングを行い、反応性イオンエッチング（ＲＩＥ）法により、ゲート電極１０６及びゲート絶縁膜１０５をエッチングする。ここで、ゲート絶縁膜１０５には、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜を用いてもよいし、ＨｆＳｉＯＮ等の高誘電体膜を用いてもよい。また、ゲート電極１０６をメタルゲートとしてもよい。
続いて、熱酸化法によって後酸化ＳｉＯ２（図示せず）を形成する。そして、シリコン窒化膜を形成し、ＲＩＥにより異方的にエッチングすることで、オフセットスペーサ（第１ゲート側壁膜）１０７を形成する。
次に、図３Ａ（ｂ）に示すように、レジスト１０８を塗布し、リソグラフィ処理によりソース側（図中左側）が露出されるようにレジスト１０８を加工する。このとき、ドレイン側（図中右側）はレジスト１０８で覆われている。
次に、図３Ａ（ｃ）に示すように、トンネル接合を形成するためのイオン注入を行い、レジスト１０８を剥離する。例えば、ヒ素を加速エネルギー４０ｋｅＶ、ドーズ量３．０×１０１３／ｃｍ２、所定の入射角度で注入して、ｎ型領域１０９を形成する。また、ＢＦ２を加速エネルギー２ｋｅＶ、ドーズ量１．０×１０１５／ｃｍ２で注入してｐ型領域１１０を形成する。
次に、図３Ｂ（ｄ）に示すように、膜厚５００ÅのＴＥＯＳ膜を形成し、ＲＩＥにより異方的にエッチングすることで、第２ゲート側壁膜１１１を形成する。
次に、図３Ｂ（ｅ）に示すように、ソース側を露出し、ドレイン側を覆うレジスト（図示せず）を形成し、イオン注入を行い、ｐ型の高濃度拡散層（ソース領域）１１２を形成する。例えば、ボロンを加速エネルギー３ｋｅＶ、ドーズ量２．０×１０１５／ｃｍ２で注入する。
レジストの剥離後、ドレイン側を露出し、ソース側を覆うレジスト（図示せず）を形成し、イオン注入を行い、ｎ型の高濃度拡散層（ドレイン領域）１１３を形成する。例えば、ヒ素を加速エネルギー２０ｋｅＶ、ドーズ量１．０×１０１５／ｃｍ２で注入する。この段階で、ｎ型のＴＦＥＴ（トランジスタＴｒ３）が実現される。
次に、図３Ｂ（ｆ）に示すように、膜厚５００Å程度のシリコン窒化膜を形成し、ＲＩＥにより異方的にエッチングすることで、第３ゲート側壁膜１１４を形成する。
次に、図３Ｃ（ｇ）に示すように、ドレイン側を露出し、ソース側を覆うレジスト（図示せず）を形成し、イオン注入を行い、ｐ型の高濃度拡散層１１５を形成する。例えば、ボロンを加速エネルギー１ｋｅＶ、ドーズ量１．５×１０１５／ｃｍ２で注入する。ここで、ｐ型の高濃度拡散層１１５は、ｎ型の高濃度拡散層（ソース領域）１１３に包まれるように、言い換えればウェル領域１０３と接続しないように形成する。ｐ型高濃度拡散層１１５とｎ型高濃度拡散層１１３とのｐｎ接合によりｐ型高濃度拡散層１１５がダイオード（ダイオードＤ３）として機能する。
次に、図３Ｃ（ｈ）に示すように、フッ酸処理を行って自然酸化膜を除去し、サリサイドプロセスによりシリサイド層１１６を形成する。シリサイド層１１６は例えばニッケルシリサイドである。シリサイド層１１６は、ソース領域、ドレイン領域、ゲート電極１０６の上面に形成される。
その後、ＴＦＥＴを覆う絶縁膜（例えば、ＴＥＯＳ、ＢＰＳＧ、ＳｉＮ）を堆積し、ＣＭＰによる平坦化処理を行う。そして、ソース領域及びドレイン領域に接続されるコンタクトプラグや配線層を形成することで、半導体デバイスが実現される。
このようにして、ＴＦＥＴのドレイン側に、ＴＦＥＴ特性の電流が流れる方向を制限するダイオードを形成することが出来る。このようなＴＦＥＴ及びダイオードをＳＲＡＭのパスゲートに適用することで、ダイオードの内蔵電位分だけＴＦＥＴにかかる電圧を下げられるため、ＳＲＡＭの電源電圧ＶＤＤに対する制約を緩和しつつ、誤動作を防止できる。また、ダイオードの内蔵電位は、ダイオードの特性に依存するものであり、図３Ｃ（ｇ）に示す工程におけるドーピング条件で調整することができる。
（第２の実施形態）上記第１の実施形態では、ＴＦＥＴ中にダイオードを形成したが、ＴＦＥＴとば別の領域にダイオードを形成してもよい。
例えば、図４（ａ）に示すように、ＴＦＥＴの近傍にダイオードを形成する。ダイオード形成領域における素子分離絶縁膜１０２Ａ、ウェル領域１０３Ａ、ｐ型高濃度拡散層１１２Ａ、ｎ型高濃度拡散層１１３Ａ、シリサイド層１１６Ａは、それぞれＴＦＥＴの素子分離絶縁膜１０２、ウェル領域１０３、ｐ型高濃度拡散層１１２、ｎ型高濃度拡散層１１３、シリサイド層１１６と同じ工程で形成することができる。
次に、図４（ｂ）に示すように、基板１０１上に絶縁膜１２０を形成する。そして、絶縁膜１２０を貫通し、ＴＦＥＴのソース領域、ドレイン領域、ゲート電極や、ダイオードに接続するコンタクトプラグ１１７を形成する。続いて、絶縁膜１２０上に金属配線１１８を形成する。
ＴＦＥＴとダイオードを異なる領域に形成することで、それぞれに最適な条件でＴＦＥＴ及びダイオードを作製することができる。
（第３の実施形態）第３の実施形態によるＳＲＡＭパスゲートの製造方法を図５（ａ）、（ｂ）に示す工程断面図を用いて説明する。
図３Ｂ（ｈ）に示す第３ゲート側壁膜１１４を形成する工程までは上記第１の実施形態と同様であるため、説明を省略する。
第３ゲート側壁膜１１４の形成後、図５（ａ）に示すように、ドレイン側を露出し、ソース側を覆うレジスト（図示せず）を形成し、イオン注入を行い、ｎ型の低濃度拡散層１３０を形成する。例えば、ｎ型高濃度拡散層１１３にボロンを加速エネルギー１ｋｅＶ、ドーズ量５．０×１０１４／ｃｍ２で注入し、ｎ型高濃度拡散層１１３の表面部をｎ型低濃度拡散層１３０にする。
次に、図５（ｂ）に示すように、フッ酸処理を行って自然酸化膜を除去し、サリサイドプロセスによりシリサイド層１１６を形成する。シリサイド層１１６は例えばニッケルシリサイドである。これにより、ショットキー接合でダイオードが形成され、シリサイド層１１６からｎ型低濃度拡散層１３０へ整流性を有するダイオードが実現される。
このようにして、ＴＦＥＴのドレイン側に、ＴＦＥＴ特性の電流が流れる方向を制限するダイオードを形成することが出来る。
（第１の実施形態の変形例）上記第１の実施形態では、ダイオードＤ１〜Ｄ４をトランジスタＴｒ１〜Ｔｒ４のドレイン側に設けていたが、図６に示すようにダイオードＤ１〜Ｄ４をトランジスタＴｒ１〜Ｔｒ４のソース側に設けてもよい。
例えば、図７に示すように、ドレイン側のｐ型高濃度拡散層１１５（図３Ｃ（ｈ）参照）を省略し、ソース側にｎ型高濃度拡散層１４０を形成する。ｎ型高濃度拡散層１４０とｐ型高濃度拡散層１１２とのｐｎ接合によりｎ型高濃度拡散層１４０がダイオード（ダイオードＤ３）として機能する。
例えば、ｐ型の高濃度拡散層１１２は、ボロンを加速エネルギー４ｋｅＶ、ドーズ量２．０×１０１５／ｃｍ２で注入して形成する。また、例えば、ｎ型高濃度拡散層１４０は、ヒ素を加速エネルギー５ｋｅＶ、ドーズ量２．０×１０１５／ｃｍ２で注入して形成する。
（第２の実施形態の変形例）上記第２の実施形態では、図４（ｂ）に示すようにＴＦＥＴのドレイン領域と結線されるダイオードを示したが、図８に示すようにダイオードはＴＦＥＴのソース領域と結線されてもよい。これにより、図６に示すように、トランジスタのソース側にダイオードを設けることができる。
（第３の実施形態の変形例）上記第３の実施形態では、図５（ｂ）に示すようにＴＦＥＴのドレイン領域にショットキー接合を形成していたが、図９に示すようにＴＦＥＴのソース領域にショットキー接合を形成してもよい。
図９に示すように、ｎ型低濃度拡散層１３０（図５（ｂ）参照）を省略し、ｐ型高濃度拡散層１１２の表面部にｐ型低濃度拡散層１５０が形成される。例えば、ボロンを加速エネルギー４ｋｅＶ、ドーズ量２．０×１０１５／ｃｍ２で注入してｐ型高濃度拡散層１１２を形成する。そして、ｐ型高濃度拡散層１１２の表面部に、ヒ素を加速エネルギー５ｋｅＶ、ドーズ量５．０×１０１４／ｃｍ２で注入してｐ型低濃度拡散層１５０を形成する。
これにより、ソース側に、シリサイド層１１６からｐ型低濃度拡散層１５０へ整流性を有するダイオードが実現される。
上記第１〜第３の実施形態では、ＳＲＡＭパスゲートにｎ型ＴＦＥＴを用いる例について説明したが、ｐ型ＴＦＥＴを用いてもよい。その場合、各部の極性が逆になる。例えば、図３Ａ（ａ）に示す工程では、リンを加速エネルギー５００ｋｅＶ、ドーズ量３．０×１０１３／ｃｍ２で注入してｎ型のウェル領域１０３を形成し、その後、ボロンを加速エネルギー１０ｋｅＶ、ドーズ量１．５×１０１３／ｃｍ２で注入してチャネル領域１０４を形成する。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１０１ 基板
１０２ 素子分離絶縁膜
１０３ ウェル領域
１０４ チャネル領域
１０５ ゲート絶縁膜
１０６ ゲート電極
１０７ 第１ゲート側壁膜
１０９ ｎ型領域
１１０ ｐ型領域
１１１ 第２ゲート側壁膜
１１２ ｐ型高濃度拡散層
１１３ ｎ型高濃度拡散層
１１４ 第３ゲート側壁膜
１１５ ｐ型高濃度拡散層
１１６ シリサイド層
１０２ 素子分離絶縁膜
１０３ ウェル領域
１０４ チャネル領域
１０５ ゲート絶縁膜
１０６ ゲート電極
１０７ 第１ゲート側壁膜
１０９ ｎ型領域
１１０ ｐ型領域
１１１ 第２ゲート側壁膜
１１２ ｐ型高濃度拡散層
１１３ ｎ型高濃度拡散層
１１４ 第３ゲート側壁膜
１１５ ｐ型高濃度拡散層
１１６ シリサイド層
Claims (8)
- ＳＲＡＭセルのデータ保持部とビット線との間に設けられるパスゲートであって、
前記データ保持部と前記ビット線との間において直列に接続された第１トンネルトランジスタ及び第１ダイオードと、
前記データ保持部と前記ビット線との間において直列に接続され、前記第１トンネルトランジスタ及び前記第１ダイオードと並列に接続された第２トンネルトランジスタ及び第２ダイオードと、
を備え、
前記第１トンネルトランジスタ及び第２トンネルトランジスタのゲート電極はワード線に接続され、
前記第１トンネルトランジスタ及び第２トンネルトランジスタは、ｎ型ドレイン領域及びｐ型ソース領域を有するｎ型トンネルトランジスタであり、
前記第１ダイオードは、前記第１トンネルトランジスタのｎ型ドレイン領域と前記ビット線との間に設けられ、前記第１トンネルトランジスタの動作方向と同方向の整流性を有し、
前記第２ダイオードは、前記第２トンネルトランジスタのｎ型ドレイン領域と前記データ保持部との間に設けられ、前記第２トンネルトランジスタの動作方向と同方向かつ前記第１ダイオードとは逆方向の整流性を有し、
前記第１トンネルトランジスタ及び前記第１ダイオードは半導体基板の異なる領域に設けられており、前記第１トンネルトランジスタのｎ型ドレイン領域は、コンタクトプラグ及び配線層を介して前記第１ダイオードに接続されており、
前記第２トンネルトランジスタ及び前記第２ダイオードは半導体基板の異なる領域に設けられており、前記第２トンネルトランジスタのｎ型ドレイン領域は、コンタクトプラグ及び配線層を介して前記第２ダイオードに接続されていることを特徴とするパスゲート。 - ＳＲＡＭセルのデータ保持部とビット線との間に設けられるパスゲートであって、
前記データ保持部と前記ビット線との間において直列に接続された第１トンネルトランジスタ及び第１ダイオードと、
前記データ保持部と前記ビット線との間において直列に接続され、前記第１トンネルトランジスタ及び前記第１ダイオードと並列に接続された第２トンネルトランジスタ及び第２ダイオードと、
を備え、
前記第１トンネルトランジスタ及び第２トンネルトランジスタのゲート電極はワード線に接続され、
前記第１ダイオードと前記第２ダイオードとは前記データ保持部と前記ビット線との間において逆方向の整流性を有し、
前記第１のダイオードは、前記第１のトンネルトランジスタの動作方向と同方向の整流性を有し、
前記第２のダイオードは、前記第２のトンネルトランジスタの動作方向と同方向の整流性を有することを特徴とするパスゲート。 - 前記第１トンネルトランジスタ及び前記第２トンネルトランジスタはｎ型ドレイン領域及びｐ型ソース領域を有するｎ型トンネルトランジスタであり、
前記第１ダイオードは、前記第１トンネルトランジスタのｎ型ドレイン領域と前記ビット線との間に設けられ、前記第１トンネルトランジスタの動作方向と同方向の整流性を有し、
前記第２ダイオードは、前記第２トンネルトランジスタのｎ型ドレイン領域と前記データ保持部との間に設けられ、前記第２トンネルトランジスタの動作方向と同方向の整流性を有することを特徴とする請求項２に記載のパスゲート。 - 前記第１トンネルトランジスタ及び前記第１ダイオードは半導体基板の異なる領域に設けられており、
前記第１トンネルトランジスタのｎ型ドレイン領域は、コンタクトプラグ及び配線層を介して前記第１ダイオードに接続されていることを特徴とする請求項３に記載のパスゲート。 - 半導体基板に前記第１トンネルトランジスタのｎ型ドレイン領域及びｐ型ソース領域が設けられており、
前記ｎ型ドレイン領域の表面部にｐ型不純物拡散層が形成されていることを特徴とする請求項３に記載のパスゲート。 - 半導体基板に前記第１トンネルトランジスタのｎ型ドレイン領域及びｐ型ソース領域が設けられており、
前記ｎ型ドレイン領域の表面部に、前記ｎ型ドレイン領域より不純物濃度が低いｎ型不純物拡散層が形成されており、
前記ｎ型不純物拡散層の表面にシリサイド層が形成されていることを特徴とする請求項３に記載のパスゲート。 - 前記第１トンネルトランジスタ及び前記第２トンネルトランジスタはｎ型ドレイン領域及びｐ型ソース領域を有するｎ型トンネルトランジスタであり、
前記第１ダイオードは、前記第１トンネルトランジスタのｐ型ソース領域と前記データ保持部との間に設けられ、前記第１トンネルトランジスタの動作方向と同方向の整流性を有し、
前記第２ダイオードは、前記第２トンネルトランジスタのｐ型ソース領域と前記ビット線との間に設けられ、前記第２トンネルトランジスタの動作方向と同方向の整流性を有することを特徴とする請求項２に記載のパスゲート。 - 複数のビット線と、
前記複数のビット線と直交する方向に配設された複数のワード線と、
前記複数のビット線と前記複数のワード線との各交差部に設けられ、データ保持部及び前記データ保持部と前記ビット線との間に設けられるパスゲートを有するＳＲＡＭセルと、
を備え、
前記パスゲートは、
前記データ保持部と前記ビット線との間において直列に接続された第１トンネルトランジスタ及び第１ダイオードと、
前記データ保持部と前記ビット線との間において直列に接続され、前記第１トンネルトランジスタ及び前記第１ダイオードと並列に接続された第２トンネルトランジスタ及び第２ダイオードと、
を有し、
前記第１トンネルトランジスタ及び第２トンネルトランジスタのゲート電極は前記ワード線に接続され、
前記第１ダイオードと前記第２ダイオードとは前記データ保持部と前記ビット線との間において逆方向の整流性を有し、
前記第１のダイオードは、前記第１のトンネルトランジスタの動作方向と同方向の整流性を有し、
前記第２のダイオードは、前記第２のトンネルトランジスタの動作方向と同方向の整流性を有することを特徴とする半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012216733A JP5677394B2 (ja) | 2012-09-28 | 2012-09-28 | パスゲート及び半導体記憶装置 |
| US13/758,540 US8872271B2 (en) | 2012-09-28 | 2013-02-04 | Pass gate, semiconductor memory, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012216733A JP5677394B2 (ja) | 2012-09-28 | 2012-09-28 | パスゲート及び半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014072338A JP2014072338A (ja) | 2014-04-21 |
| JP5677394B2 true JP5677394B2 (ja) | 2015-02-25 |
Family
ID=50384371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012216733A Expired - Fee Related JP5677394B2 (ja) | 2012-09-28 | 2012-09-28 | パスゲート及び半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8872271B2 (ja) |
| JP (1) | JP5677394B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5701831B2 (ja) * | 2012-09-06 | 2015-04-15 | 株式会社東芝 | パスゲートを備えた半導体記憶装置 |
| JP6122819B2 (ja) * | 2014-09-19 | 2017-04-26 | 株式会社東芝 | 半導体集積回路 |
| JP2016126809A (ja) | 2015-01-06 | 2016-07-11 | 株式会社東芝 | 半導体記憶装置とその駆動方法 |
| JP2016126811A (ja) * | 2015-01-07 | 2016-07-11 | 株式会社東芝 | 半導体記憶装置とその駆動方法 |
| JP6377556B2 (ja) | 2015-03-19 | 2018-08-22 | 株式会社東芝 | 半導体デバイス及び半導体メモリデバイス |
| US9786364B1 (en) * | 2016-12-16 | 2017-10-10 | Stmicroelectronics International N.V. | Low voltage selftime tracking circuitry for write assist based memory operation |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299755A (ja) * | 1987-05-28 | 1988-12-07 | Secoh Giken Inc | 小型半導体電動機 |
| US5046044A (en) * | 1988-12-21 | 1991-09-03 | Texas Instruments Incorporated | SEU hardened memory cell |
| JPH04113587A (ja) | 1990-09-04 | 1992-04-15 | Toshiba Corp | 半導体記憶装置 |
| JP2773474B2 (ja) * | 1991-08-06 | 1998-07-09 | 日本電気株式会社 | 半導体装置 |
| US5592415A (en) * | 1992-07-06 | 1997-01-07 | Hitachi, Ltd. | Non-volatile semiconductor memory |
| KR970011744B1 (ko) * | 1992-11-04 | 1997-07-15 | 마쯔시다덴기산교 가부시기가이샤 | 상보형 반도체장치 및 그 제조방법 |
| US5665993A (en) * | 1994-09-29 | 1997-09-09 | Texas Instruments Incorporated | Integrated circuit including a FET device and Schottky diode |
| US5691935A (en) * | 1995-07-13 | 1997-11-25 | Douglass; Barry G. | Memory element and method of operation thereof |
| US5831897A (en) * | 1996-12-12 | 1998-11-03 | Stmicroelectronics, Inc. | SRAM memory cell design having complementary dual pass gates |
| KR100287892B1 (ko) * | 1997-04-15 | 2001-08-07 | 김영환 | 반도체 메모리 소자 및 그 제조방법 |
| JP3783360B2 (ja) * | 1997-09-02 | 2006-06-07 | 株式会社ニコン | 光電変換素子及び光電変換装置 |
| US20030015708A1 (en) * | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
| JP4805655B2 (ja) * | 2005-10-28 | 2011-11-02 | 株式会社東芝 | 半導体記憶装置 |
| JP5151370B2 (ja) | 2007-09-28 | 2013-02-27 | ソニー株式会社 | 半導体装置 |
| JP2011040458A (ja) * | 2009-08-07 | 2011-02-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| WO2011153451A2 (en) * | 2010-06-04 | 2011-12-08 | The Penn State Research Foundation | Tfet based 4t memory devices |
| JP5588298B2 (ja) * | 2010-10-14 | 2014-09-10 | 株式会社東芝 | 半導体装置 |
| US8526228B2 (en) * | 2012-01-06 | 2013-09-03 | International Business Machines Corporation | 8-transistor SRAM cell design with outer pass-gate diodes |
| US8619465B2 (en) * | 2012-01-06 | 2013-12-31 | International Business Machines Corporation | 8-transistor SRAM cell design with inner pass-gate junction diodes |
-
2012
- 2012-09-28 JP JP2012216733A patent/JP5677394B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-04 US US13/758,540 patent/US8872271B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8872271B2 (en) | 2014-10-28 |
| US20140091396A1 (en) | 2014-04-03 |
| JP2014072338A (ja) | 2014-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4773169B2 (ja) | 半導体装置の製造方法 | |
| JP4342970B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP5677394B2 (ja) | パスゲート及び半導体記憶装置 | |
| JP2006059880A (ja) | 半導体装置及びその製造方法 | |
| JP2014103204A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010147392A (ja) | 半導体装置およびその製造方法 | |
| JPWO2007069292A1 (ja) | 半導体装置およびその製造方法 | |
| US10170597B2 (en) | Method for forming flash memory unit | |
| US20170077105A1 (en) | Semiconductor device | |
| JP2008060421A (ja) | 不揮発性半導体メモリ | |
| JP2019050270A (ja) | 半導体記憶装置 | |
| JP2003158195A (ja) | 半導体集積回路装置の製造方法 | |
| KR101498170B1 (ko) | 반도체 기억 장치 및 그의 제조 방법 | |
| KR100979235B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| JPWO2012077178A1 (ja) | 半導体装置 | |
| JP5861196B2 (ja) | 半導体装置 | |
| US10062702B2 (en) | Mask read-only memory device | |
| TWI505270B (zh) | 記憶格以及使用此記憶格的記憶陣列 | |
| JP2005236135A (ja) | 半導体装置の製造方法 | |
| JP4451095B2 (ja) | 半導体記憶装置 | |
| JP2011096727A (ja) | 半導体装置の製造方法 | |
| KR102075722B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP4633125B2 (ja) | 半導体装置 | |
| JP2012060090A (ja) | 半導体装置およびその製造方法 | |
| JP5581853B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141226 |
|
| LAPS | Cancellation because of no payment of annual fees |