JP5581853B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5581853B2 JP5581853B2 JP2010149416A JP2010149416A JP5581853B2 JP 5581853 B2 JP5581853 B2 JP 5581853B2 JP 2010149416 A JP2010149416 A JP 2010149416A JP 2010149416 A JP2010149416 A JP 2010149416A JP 5581853 B2 JP5581853 B2 JP 5581853B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon layer
- trenches
- semiconductor substrate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
付記1:半導体基板に複数のトレンチと、前記複数のトレンチ間の前記半導体基板上に第1キャパシタ絶縁膜を介し第1シリコン層と、を形成する工程と、前記複数のトレンチ内に埋め込み絶縁膜を埋め込む工程と、前記埋め込み絶縁膜を前記複数のトレンチの側面に第2キャパシタ絶縁膜が残存するように除去し、前記埋め込み酸化膜内に凹部を形成する工程と、前記凹部内の前記第2キャパシタ絶縁膜上と前記複数のトレンチ間の前記第1シリコン層上とに第2シリコン層を直接形成する工程と、前記凹部内および前記第1キャパシタ絶縁膜上に形成された前記第2シリコン層内に不純物を同時にイオン注入する工程と、を含むことを特徴とする半導体装置の製造方法。
付記2:前記凹部を形成する工程は、前記複数のトレンチに渡る開口部を備えるマスクを用い前記凹部を形成する工程であり、前記凹部を形成する際に、前記開口部内の前記複数のトレンチ間の前記半導体基板は、前記第1シリコン層に覆われていることを特徴とする付記1記載の半導体装置の製造方法。
付記3:前記複数のトレンチの側面の前記半導体基板上に前記第2キャパシタ絶縁膜としてシリコン酸化膜と前記シリコン酸化膜上にシリコン窒化膜とを形成する工程を含むことを特徴とする付記1または2記載の半導体装置の製造方法。
付記4:前記半導体基板にウエルおよびチャネルを形成するためのイオン注入を行なう工程を含み、前記イオン注入を行なう工程の後、前記第1シリコン層を形成する工程を行なうことを特徴とする付記1から3のいずれか一項記載の半導体装置の製造方法。
付記5:前記凹部を形成する工程は、前記複数のトレンチの少なくとも底部に埋め込み絶縁膜が残存するように前記凹部を形成する工程であることを特徴とする付記1から4のいずれか一項記載の半導体装置の製造方法。
付記6:半導体基板内に形成された複数のトレンチと、前記複数のトレンチ間の前記半導体基板上に第1キャパシタ絶縁膜を介し形成された導電性の第1シリコン層と、前記各複数のトレンチ内に、前記複数のトレンチの側面に第2キャパシタ絶縁膜が残存するように形成された凹部を備えた前記埋め込み絶縁膜と、前記凹部内の前記第2キャパシタ絶縁膜上と前記複数のトレンチ間の前記第1シリコン層上とに直接形成された導電性の第2シリコン層と、を具備することを特徴とする半導体装置。
付記7:前記絶縁膜は、前記複数のトレンチの側面の前記半導体基板上に形成されたシリコン酸化膜、および前記シリコン酸化膜上に形成されたシリコン窒化膜を含むことを特徴とする付記6記載の半導体装置。
付記8:前記第1キャパシタ絶縁膜および前記第2キャパシタ絶縁膜を含むキャパシタを選択するトランジスタのゲートは前記第1シリコン層および前記第2シリコン層を含むことを特徴とする付記6または7記載の半導体装置。
付記9:前記複数の埋め込み絶縁膜は、前記素子分離絶縁膜であることを特徴とする付記6から8のいずれか一項記載の半導体装置。
12 ウエル
14 チャネル
22 第1キャパシタ絶縁膜
24 第1シリコン層
26 シリコン窒化膜
30 トレンチ
32 シリコン酸化膜
33 第2キャパシタ絶縁膜
34 シリコン窒化膜
36 埋め込み絶縁膜
38 凹部
40 第2シリコン層
62 不純物
70 キャパシタ電極
72 ゲート電極
Claims (5)
- 半導体基板に、第1キャパシタ絶縁膜と、前記第1キャパシタ絶縁膜上の第1シリコン層と、を形成する工程と、
前記半導体基板に、間に前記第1キャパシタ絶縁膜および前記第1シリコン層を残すように、複数のトレンチを形成する工程と、
前記トレンチの底面および側面に第2キャパシタ絶縁膜を形成する工程と、
前記トレンチ内の前記第2キャパシタ絶縁膜上に埋め込み絶縁膜を形成する工程と、
前記埋め込み絶縁膜を前記トレンチの側面に前記第2キャパシタ絶縁膜が残存するように除去し、前記埋め込み絶縁膜内に凹部を形成する工程と、
前記凹部内の前記第2キャパシタ絶縁膜上と前記複数のトレンチ間の前記第1シリコン層上とに第2シリコン層を直接形成する工程と、
前記凹部内および前記第1キャパシタ絶縁膜上に形成された前記第2シリコン層内に不純物を同時にイオン注入する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記凹部を形成する工程は、前記複数のトレンチに渡る開口部を備えるマスクを用い前記凹部を形成する工程であり、
前記凹部を形成する際に、前記開口部内の前記複数のトレンチ間の前記半導体基板は、前記第1シリコン層に覆われていることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記複数のトレンチの側面の前記半導体基板上に前記第2キャパシタ絶縁膜としてシリコン酸化膜と前記シリコン酸化膜上にシリコン窒化膜とを形成する工程を含むことを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記半導体基板にウエルおよびチャネルを形成するためのイオン注入を行なう工程を含み、前記イオン注入を行なう工程の後、前記第1シリコン層を形成する工程を行なうことを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板内に形成された複数のトレンチと、
前記複数のトレンチ間の前記半導体基板上に第1キャパシタ絶縁膜を介し形成された導電性の第1シリコン層と、
前記トレンチの側面および底面に形成された第2キャパシタ絶縁膜と、
前記トレンチの底面上の前記第2キャパシタ絶縁膜上に形成された埋め込み絶縁膜と、
前記埋め込み絶縁膜上であって、前記トレンチ内の前記第2キャパシタ絶縁膜上と、前記複数のトレンチ間の前記第1シリコン層上と、に直接形成された導電性の第2シリコン層と、
を具備することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010149416A JP5581853B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010149416A JP5581853B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015271A JP2012015271A (ja) | 2012-01-19 |
JP5581853B2 true JP5581853B2 (ja) | 2014-09-03 |
Family
ID=45601366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010149416A Expired - Fee Related JP5581853B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5581853B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4978634A (en) * | 1989-07-25 | 1990-12-18 | Texas Instruments, Incorporated | Method of making trench DRAM cell with stacked capacitor and buried lateral contact |
JP2006049413A (ja) * | 2004-08-02 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2007069292A1 (ja) * | 2005-12-12 | 2007-06-21 | Fujitsu Limited | 半導体装置およびその製造方法 |
JP2010003798A (ja) * | 2008-06-19 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
-
2010
- 2010-06-30 JP JP2010149416A patent/JP5581853B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012015271A (ja) | 2012-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4773182B2 (ja) | 半導体装置の製造方法 | |
US20070082440A1 (en) | Semiconductor device and manufacturing method thereof | |
US20120086084A1 (en) | Semiconductor device | |
JP2000114471A (ja) | 半導体装置及びその製造方法 | |
JP5076548B2 (ja) | 半導体装置とその製造方法 | |
JPH11214656A (ja) | 半導体装置およびその製造方法 | |
JP2011129566A (ja) | 半導体装置の製造方法 | |
JP4946870B2 (ja) | 半導体装置およびその製造方法 | |
JP2011077185A (ja) | 半導体装置の製造方法、半導体装置及びデータ処理システム | |
JP2013074189A (ja) | 半導体装置及びその製造方法 | |
JP2000332210A (ja) | 半導体装置の製造方法 | |
JP2011192800A (ja) | 半導体装置及びその製造方法 | |
JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008262956A (ja) | 半導体装置及びその製造方法 | |
US8580633B2 (en) | Method for manufacturing a semiconductor device with gate spacer | |
US20160104783A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4639524B2 (ja) | 半導体装置の製造方法 | |
JP2004095745A (ja) | 半導体装置およびその製造方法 | |
JP4322897B2 (ja) | 半導体装置の製造方法 | |
US20030045059A1 (en) | Method for fabricating a silicide layer of flat cell memory | |
JP5581853B2 (ja) | 半導体装置およびその製造方法 | |
JP2005333165A (ja) | 半導体装置 | |
JP2008263006A (ja) | 半導体装置及びその製造方法 | |
JP2014099551A (ja) | 半導体装置とその製造方法 | |
JP2011171507A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5581853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |