FR2490874A1 - Transistors du type a grille isolee - Google Patents
Transistors du type a grille isolee Download PDFInfo
- Publication number
- FR2490874A1 FR2490874A1 FR8117369A FR8117369A FR2490874A1 FR 2490874 A1 FR2490874 A1 FR 2490874A1 FR 8117369 A FR8117369 A FR 8117369A FR 8117369 A FR8117369 A FR 8117369A FR 2490874 A1 FR2490874 A1 FR 2490874A1
- Authority
- FR
- France
- Prior art keywords
- region
- active region
- type
- transistor
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000009413 insulation Methods 0.000 claims abstract description 20
- 238000010276 construction Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 45
- 239000000969 carrier Substances 0.000 description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 206010003497 Asphyxia Diseases 0.000 description 1
- 238000009411 base construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
Abstract
L'INVENTION SE RAPPORTE A UN TRANSISTOR DU TYPE A GRILLE ISOLEE. SELON L'INVENTION, DES REGIONS P 6, N 5 ET N 4 (OU N, P, P) SONT JUXTAPOSEES DANS UNE DIRECTION HORIZONTALE DANS UNE COUCHE SEMICONDUCTRICE FORMEE SUR UNE COUCHE ISOLANTE 2. UNE GRILLE 8 EST PREVUE SUR UNE PARTIE DE LA REGION N OU P AU TRAVERS D'UN FILM D'ISOLATION DE GRILLE 7, ET L'EPAISSEUR DE LA REGION N OU P EN-DESSOUS DE LA GRILLE 8 EST INFERIEURE A P2 FOIS LA LONGUEUR DE DEBYE PROPRE AU SEMICONDUCTEUR CONSTITUANT LA REGION ACTIVE 5. L'INVENTION PERMET DE CONSTRUIRE DES TRANSISTORS PRESENTANT DES CARACTERISTIQUES DE COURANT SATURE ET NON SATURE.
Description
La présente invention a pour objet un transistor et plus
particulièrement un transistor du type à grille isolée.
En tant qu'élément actif, différents types de transistors
ont été développés. Conformément aux caractéristiques couran-
tes, ils sont classés en transistors ayant une caractéristi- que de courant de type saturation, tels que. les transistors bipolaires du type à jonctions, en transistors à effet de champ ou analogue qui présentent les mêmes caractéristiques qu'une pentode, et en transistors présentant un courant de
type non saturé, tels que les transistors à induction stati-
que (SIT). Diverses constructions ont été proposées pour le premier type de transistor mentionné de façon à recouvrir divers champs d'application. Cependant, étant donné que ce type de transistor présente une caractéristique de courant de saturation, il n'est pas approprié, lorsqu'on veut utiliser
un transistor destiné à faire passer un courant important.
Pour cette raison, l'attention a été concentrée sur des tran-
sistors du type SIT ayant une caractéristique de courant
de type non saturé.
Comme décrit dans un article de la revue I.E.E.E.
"Transactions of Electronic Devices" Vol Ed-22 no 4 - Avril 1975 pages 185 - 197, par exemple, un transistor SIT présente une construction de base telle qu'il comprend une région de source consistant en une couche diffusée de N+ formée sur la surface d'un substrat de type N, une région de grille consistant en une couche diffusée P+ adjacente à la région de source et ayant une profondeur supérieure à la couche diffusée N, et une région de drainage constituée d'une couche diffusée N formée
sur la surface arrière du substrat, et dans laquelle l'épais-
seur. de la couche d'appauvrissement est contrôlée selon la grandeur de la tension de grille appliquée sur la région de grille, de façon à ouvrir ou fermer le trajet du courant entre
la région de source et la région de drainage.
Etant donné que le SIT est un élément unipolaire utilisant seulement les porteurs majoriteurs en tant que porteurs, sa densité de courant est limitée à environ 103A/cm2, de sorte qu' il présente le défaut rédhibitoire qu'il est impossible d'obtenir une densité de courant supérieure à cette limite supérieure. De façon à offrir des performances suffisamment élevées, il est souhaitable de construire le SIT selon une construction verticale. Une telle construction verticale cependant rend difficile la fabrication de SIT en circuit intégré. Par exemple, de façon à fabriquer le SIT sous forme d'un circuit intégré, il est généralement nécessaire de dériver la borne de drainage du côté de la borne de la source, à l'exception d'une borne commune de drainage. A cet effet, il est nécessaire de prévoir une couche enfouie
présentant une région de concentration d'impuretés-
élevées qui réalise l'interconnexion entre la couche enfouie et l'électrode de drainage exactement comme dans le cas d'un transistor bipolaire de type vertical. Ceci non seulement augmente le nombre des étapes de fabrication mais également
le complique et accroît la résistance en série de l'élément.
En outre, étant donné que le SIT présente une construction verticale, il peut être utilisé pour fabriquer seulement des LSI (large Square Integrated, c'est-à-dire des circuits super-intégrés) à deux dimensions que l'on s'attend à utiliser
fréquemment dans le futur.
De façon à doter une caractéristique de non-saturation un SIT utilisant un substrat de silicium de type N. par exemple, la tension VGS appliquée entre l'électrode de grille
et la source, et la tension VDS appliquée au drain sont limi-
tées à des valeurs exprimées par la relation VGS<VD <O, de sorte qu'il est impossible pour le SIT d'avoir un circuit fonctionnant sous n'importe quelles conditions opératoires
aussi bien que comme un circuit logique similaire à un NOS FET.
conventionnel (transistor à effet de champ métal-oxyde-semi-
conducteur).
En conséquence, un objet essentiel de l'invention est de prévoir un transistor de type à grille isolée susceptible de laisser passer un courant de densité élevée. Un autre objet de l'invention est de prévoir un transistor de type à grille
isolée qui puisse être utilisé de façon à constituer un cir-
cuit intégré, en particulier un circuit tridimensionnel LSI. Un autre objet encore de l'invention est de prévoir un transistor de type à grille isolée présentant un large
gain constant et un niveau de bruit thermique faible.
Un autre objet encore de l'invention est de prévoir un transistor de type à grille isolée présentant un large intervalle de tension de fonctionnement. En bref, le transistor de type à grille isolée de l'invention comprend une première région active de type conductrice formée sur une couché isolante, une première région de cathode de type conductrice et une seconde région d'anode de type conductrice juxtaposées sur les côtés opposés de la région active. L'épaisseur de la région active est choisie de façon à être inférieure à ir/2 fois la longueur Debye et le transistor est construit de façon à être du type
à grille isolée et à présenter non seulement une caractéris-
tique de courant de saturation, mais également une caracté-
ristique de non saturation.
Ces objets, et d'autres encore sont obtenus en cons-
tituant un transistor du type à grille isolée qui se caractérisé en ce qu'il comprend une couche d'isolation, une couche active faite d'un premier semiconducteur de type conducteur formé sur la couche d'isolation, une région de cathode faite d'un semiconducteur à haute concentration d'impuretés ayant un premier type de conductivité et disposée adjacente à la région active, une région d'anode faite d'un semiconducteur d'un second type de conductivité adjacente à la région active mais écartée de la région de cathode, un film d'isolation de grille formé sur la région active et une électrode de grille formée sur le film isolant de grille, l'épaisseur d'une partie de la région active étant inférieure à IT/2 fois la longueur Debye propre au semiconducteur
constituant la région active.
L'invention apparaîtra plus clairement à. l'aide de la
description qui va suivre faite en référence aux dessins
annexés dans lesquels - la figure 1 est une vue en coupe montrant un mode
de réalisation d'un transistor à grille isolée conforme à-
l'invention, - la figure 2 est un circuit équivalent du transistor 4 q
illustré à la figure 1.
-Les figures 3A, 3B et 3C sont des vues en coupe
utiles pour expliquer le fonctionnement du transistor illus-
tré à la figure 1 et qui montrent également les tensions appliquées aux divers éléments et la manière d'engendrer les
électrons et les trous au moyen des diverses tensions appli-
quées. -Les figures 4A à 4D sont des courbes montrant des diagrammes d'énergie utiles pour expliquer le fonctionnement
du transistor illustré à la figure 1.
Les figures 5A et 5B sont des courbes montrant res-
pectivement la caractéristique IAK - VAK et la caractéristique
AK - V du transistor illustré à la figure 1.
AK GK -Les figures 6A et 6B sont des vues en coupe montrant la connexion à la source pour créer la caractéristique de courant saturé dans le transistor de type à grille isolée conforme à l'invention et le comportement ou mouvement
déporteur dans la région active.
-La figure 7 illustre des courbes donnant la caractéris-
tique de courant saturé d'un transistor conforme à l'inven-
tion et présentant les caractéristiques illustrées aux figures A et 5B,. La figure 8 est une vue en coupe montrant un mode de réalisation modifié d'un transistor de type à grille isolée
conforme à l'invention.
Les figures 9A et 9B sont des vues en coupe et en plan respectivement d'une autre variante encore de réalisation d'un
transistor de type à grille isolée conforme à l'invention.
- La figure 10 est une représentation schématique utile pour expliquer le fonctionnement du transistor illustré
à la figure 9.
- La figure 11 est une vue en coupe montrant un LSI à trois dimensions fabriqué avec des transistors du type à grille isolée conforme à l'invention.; et - la figure 12 montre un circuit équivalent du LSI
illustré à la figure 11.
En se reportant tout d'abord à la figure 1, le transistor à grille isolée conforme à l'invention comprend un substrat 1 semiconducteur constitué d'un silicium monocristallin ayant une résistance spécifique de 10 ohmscm et une épaisseur de 350 microns, une couche d'isolation 2 constituée d'un oxyde de silicium ayant une épaisseur de 470 nm, (manomètres), par exemple, et une couche 3 semiconductrice d'un silicium mono- cristallin ayant une épaisseur de 260 nm et formée sur la couche isolante 2. La construction dans laquelle une couche semiconductrice 3 d'un silicium monocristallin est formée sur une couche isolante est préparée au moyen d'un procédé décrit dans le brevet américain 4 241 359 par exemple,
Dans l'exemple illustré à la figure 1, la couche semiconduc-
trice 3 comprend une région de cathode 4,une région active et une région d'anode 6 qui sont juxtaposées dans la direc- tion horizontale dans l'ordre mentionné. La région de cathode 4 est constituée d'une couche de silicium monocristallin N ayant une concentration de doneurs de 5 x 10 atomes/cm 3 par exemple, tandis que la région active 5 a le même type de conductivité que la région de cathode 4 et est constituée d'une couche de silicium monocristallin N ayant une concentration
d'impuretés de doneurs de 4 x 10 4 atomes/cm 3, par exemple.
La région 6 a une conductivité du type opposé à celle de la
cathode 4 et est constituée d'une couche de silicium mono-
cristallin P ayant une concentration d'impuretés d'accepteurs de 2 x 10 atomes/cm3 par exemple. La couche active 5 est construite de façon à avoir une épaisseur inférieure à 7C/2 fois la longueur de Debye LDE propre à la couche de silicium
monocristallin N comprenant la région active 5.
Dans ce cas, la longueur de Debye est dénommée la longueur extrinsèque et peut être exprimée par une équation du type
LD = 2 KT.... (1)
q2 ND comme décrit dans l'ouvrage de A. Many et al. "Semiconductors
surfaces" publié par North-Holland Publishing Company 1965.
Dans l'équation ci-dessus ús représente la constante diélectrique du semiconducteur et équivaut à 11,17 x 8,85 x 10 14 (F/cm) dans le cas du silicium, k est la constante de Boltsmann et équivaut à 1,38 x 10 (J/K), T est la température absolue exprimée en degrés Kelvim (0K), q est une quantité unitaire de charge égale à 1,6 x 10 (C), et ND est la concentration de porteurs d'un semiconducteur contenant une impureté. En considérant le cas dans lequel le transistor de type à grille isolée de l'invention fonctionne à la température ambiante, et en supposant que T égal 300'K, étant donné que N est égal à la concentration d'impuretés à la température D ambiante (300K), dans laquelle la concentration d'impuretés de doneurs du silicium monocristallin N comprenant la région
14 3
active 5 est 4 x 10 atomes/cm, la longueur de Debye sera d'environ 290 nm. En conséquence, dans ce cas, l'épaisseur de
la région active 5 doit être inférieure a 455 nm. Une électro-
de de grille 8 est formée sur la région active 5 à travers un film 7 isolant de grille d'un film d'oxyde de silicium ayant une épaisseur de 50 mn, par exemple, tandis que sur la région de cathode 4 et sur la région d'anode 6 sont respectivement formées une électrode constituant cathode 9 et une électrode
constituant anode 10 avec des contacts ohmiques.
Dans la construction décrite ci-dessus, la raison de rendre l'épaisseur de la région active 5 inférieure à X/2 fois la longueur de Debye LDE réside en ce qu'il est nécessaire de rendre le nombre des porteurs majoritaires (dans ce cas des
électrons) dans la région active 5 supérieur à la concentra-
tion d'impuretés des doneurs ND dans la région active 5 o la tension appliquée VGK à travers l'électrode de grille 8 et l'électrode de cathode 9 est supérieure à la tension de bande plate VFB à l'interface située entre la région active et le film 7 d'isolation de grille. Cette valeur de C/2
fois peut être obtenue par la considération théorique suivante.
Ainsi, en déterminant la distance dans la direction de la profondeur de la région active 5 en prenant l'interface situé entre la région active 5 et le film d'isolation de grille 7
comme référence et en supposant que la concentration des por-
teurs majoritaires dans les régions actives 5 sont ni (x), la valeur n (x) peut être approximativement exprimée par l'équation suivante de Poison d20 _ q n (x) - (2) dx2 s dans laquelle, représente le potentiel mesuré par référence au niveau de Fermi du semiconducteur, et Es la constante diélectrique du semiconducteur. n (x) satisfait l'équation suivante dans un état d'équilibre: n(x) = ND exp (qg/KT)....... (3) En résolvant les équations 2 et 3, aux conditions de limite de: "(d) = o #(O) =Os d E =l do = dx x = d
et d étant l'épaisseur de la région de concentration de por-
teurs excédentaires, la valeur n (x) peut être exprimée par l'équation suivante (4) en utilisant la longueur de Debye LDE de l'équation (1): n (x) =ND [tan (x/LDE - C) + i.... (4) dans laquelle C = tan-1 [V'exp (qO s/kT)-l]
dans laquelle 0 s représente le potentiel de surface o = 0.
Habituellement, il est possible de choisir gstkT/q
(- 0,026 Volt), C devient approximativement7C/2.
En notant la distance à laquelle n (x) devient égal à la concentration d'impuretés de doneur ND de la région active 5 et en l'appelant d, étant donné que h(d) = ND,
on peut déterminer la valeur de d à partir de l'équation 4.
Ainsi, d = 7/2 LDE.
En conséquence, de façon à satisfaire une relation n (x)> ND, l'épaisseur tc de la région active doit satisfaire une relation du type: tc< 7t/2 LDE LDE. La figure 2 montre le circuit équivalent du transistor
du type à grille isolée illustré à la figure 1.
La tension de bande plate VFB à l'interface entre le film isolant de grille et la région active est exprimée par l'équation suivante: VFB =OMS - Qss/Cox,
dans laquelle 0 ms représente la différence entre les fonc-
tions de travail du matériau constituant l'électrode de grille et du matériau constituant la région active, C ox représente la capacité de grille par unité de surface, et QSs la densité de charge d'interface à l'interface entre le film d'isolation de grille et la région active. Ainsi, la tension VGK crée les porteurs majoritaires, c'est-à-dire les électrons, dans
la région active 5, et étant donné que l'épaisseur de la ré-
gion active est inférieure à T/2 fois la longueur de Debye, la région active 5 est remplie ou pleine d'électrons avec pour résultat que la jonction d'anode est polarisée en inverse,
stoppant ainsi l'injection des porteurs minoritaires, c'est-à-
dire des trous, à partir de la région d'anode 6, de sorte que le transistor de type à grille isolée est fermé (ou non conducteur). De façon à ouvrir (ou rendre conducteur) le transistor de type à grille isolée, on rend la tension VGK supérieure à la tension VFG et l'on rend la tension VA supérieure à la tension (VGK - VF). De la sorte, le potentiel (VGK - VFR a une extrémité de la région active 5 voisine de la région d'anode 6 devient inférieur au potentiel d'anode VAK, de sorte que la jonction d'anode est polarisée en direct. En conséquence, comme schématiquement illustré à la figure 3B, une grande quantité de porteurs minoritaires (des trous) sont injectés dans la région active 5 à partir de la région d'anode 6, tandis qu'en même temps, des porteurs majoritaires (des électrons) en même quantité sont injectés dans la région active à partir de la région de cathode 4 de façon à ouvrir le transistor, c'est-à-dire à le rendre conducteur en faisant passer le courant d'anode IAK* Il y a lieu de noter que les trous injectés dans la région active 5 à partir de la région d'anode 6 assurent une recombinaison parfaite aux centres de recombinaison dans la région active 5 et que le courant d'anode IAK est constitué du courant de recombinaison des trous et
du courant de dérive des électrons correspondants qui traver-
sent cette région.
Les figures 4A à 4D montrent les bandes d'énergie
indicatrices de la caractéristique d'un courant de non satura-
tion. La figure 4A montre la bande d'énergie dans laquelle les
deux tensions VAK et VGK sont égales à zéro. De façon plus pré-
cise, la bande d'énergie est légèrement relevée à l'interface entre la région de cathode 4 et la région active. 5 par suite d'un écoulement d'électrons depuis la région de cathode 4 vers la région active 5 de sorte -que la bande d'énergie est plate dans la région active 5 mais se relève étant donné qu'une région d'appauvrissement due à un potentiel de formation existe à
l'interface entre la région active 5 et la région d'anode 6.
La bande d'énergie est illustrée à la figure 4B dans la-
quelle une telle tension est appliquée à l'électrode de grille 8 qui rend la tension VGK supérieure à la tension de bande
plate VFB tandis que la tension VAK est maintenue à zéro volt.
Plus particulièrement, compte tenu de la tension VGK pliquée, la bande d'énergie dans la région active 5 devient inférieure
à celle de la région de cathode 4, de sorte que la bande d'éner-
gie dans la région active 5 est encore plate étant donné que VAK = 0. La bande d'énergie à l'extrémité de la région active proche de la région d'anode 6 est plus haute de (V GK - VFB) que celle illustrée à la figure 4A, cette différence (VGK - VFB empêchant l'injection de trous dans la région active 5 à partir
de la région d'anode 6.
Lorsque VAK est inférieur à (VGK- VFB) et VGKest supé-
rieur à VFB, la bande d'énergie est illustrée à la figure 4C.
Plus particulièrement, en comparaison avec la figure 4B, étant donné qu'une tension VAK est appliquée, la bande d'énergie dans la région active 5 s'incline vers la région d'anode 6, mais étant donné que la relation VAK < (VGK - VFB) reste maintenue, la jonction d'anode est maintenue à un état de polarisation inverse, de sorte qu'aucun porteur minoritaire appréciable, c'est-à-dire des trous, ne sont injectés à partir de la région d'anode 6 dans la région active 5. Comme décrit ci- dessus, lorsque la relation VAK inférieure à (VGK - VFB) est satisfaite, le transistor de type à grille isolée est fermé, autrement dit
non conducteur.
Lorsque VAK est supérieur à (VGK- VFB), la jonction
AK GK FB
d'anode est polarisée en direct comme décrit ci-dessus, de sorte qu'une région de recombinaison dans laquelle les électrons se recombinent avec les trous est formée à une extrémité de la région active 5 proche de la région d'anode 6. Dans de telles conditions, comme illustré à la figure 4D, dans la région de recombinaison, les porteurs majoritaires, c'est-àdire les électrons, et les porteurs minoritaires, c'est-à-dire les trous, coexistent, de sorte que les niveaux de Fermi EF(n)
et E F(p) des électrons et des trous apparaissent respective-
ment. Le transistor de type à grille isolée peut alors être ouvert, c'està-dire peut laisser passer le courant au moyen d'une mesure illustrée à la figure 3C. Ainsi, une tension négative VGK et une tension positive VAK en faisant référence à l'électrode de cathode 9 sont appliquées à l'électrode de grille 8 et à l'électrode d'anode 10 respectivement. Etant donné que la tension VGR est négative, pratiquement toutes les parties de la région active 5 s'appauvrissent de sorte qu'une région inverse provoquée par les trous est formée à et au voisinage de l'interface entre la région active 5 et le film isolant de grille 7. D'autre part,étant donné que la tension VAK est positive, les trous sont injectés dans la région de cathode 4 à partir de la région d'anode 6 à travers la couche d'inversion et la région active 5. Simultanément, des électrons sont injectés dans la région d'anode 6 à partir de la région de cathode 4 à travers la région active 5. En conséquence, le courant d'anode s'écoule entre l'électrode formant anode 9 et l'électrode formant cathode 10. Un exemple d'une caractéristique de courant non saturé obtenu par les opérations décrites ci-dessus est illutré aux figures 5A et B. Ces caractéristiques ont été obtenues avec une épaisseur de couche d'isolation 2 de 470nm, une épaisseur de région active 5 de 260nm, une concentration d'impuretés de doneurs
14 3
de la région active 5 = 4 x 10 atomes/cm, une longueur et une largeur du canal formé dans la région active 5 de 5 et 35 microns respectivement, une épaisseur de film 7 d'isolation de grille égale à 50 nm, une épaisseur d'électrode de grille égale à 500 nm, une concentration d'impuretés dans
11 9
la région de cathode égale à 5 x 10 atomes/cm3 et une concentration d'impuretés dans la région d'anode égale à
3
2 x 10 atomes par cm.
La figure 5A montre les caractéristiques IAK - VAK et montre que lorsque la tension VGK est constante, le courant IAK augmente lorsque la tension VAK augmente, montrant ainsi une caractéristique de courant de type non saturé. Lorsque VGK augmente, la valeur initiale de V pour laquelle le courant IAK commence à s'écouler devient importante, et par suite, la caractéristique IA - VAKest encore de type non saturé. La raison pour laquelle la valeur initiale de VAK augmente lorsque VGKaugmente provient de ce que, lorsque la tension VGK est augmentée, la concentration des porteurs majoritaires, c'est-à-dire les électrons, est augmentée, avec pour résultat une augmentation du potentiel dans
l'élément actif, appauvrissant ainsi la région active, En con-
séquence, il est nécessaire d'augmenter la tension VAK afin d'injecter des porteurs minoritaires en provenance de la
région d'anode.
Comme décrit ci-dessus, le transistor de type à grille isolée conforme à l'invention permet d'obtenir n'importe quel courant d'anode IAK avec n'importe quelle tension VAK en choisissant de façon appropriée la tension VGK, ce qui
montre une très large gamme opératoire.
- Lorsque l'épaisseur de la région active est bien plus large que la longueur de Debye LDE' par exemple, L DE= 0,29 micron, et que l'épaisseur de la région active est de l'ordre d'un micron, il est possible d'obtenir une caractéristique de courant de type non saturé. Dans ces conditions, même lorsque VGK varie, quoique la pente de la caractéristique varie, la valeur initiale de la tension VAK pour laquelle le
courant commence à s'écouler ne varie pas de sorte que l'in-
tervalle de fonctionnement dans lequel n'importe quel courant
IAK peut être obtenu est extrêmement étroit.
La figure 5B montre les caractéristiques I AK-VGK obtenues en réécrivant les caractéristiques illustrées dans la figure 5A avec VGK utilisé comme paramètre. Lorsque la tension VAK est constante, IAK diminue et VGK augmente. Une telle diminution du courant IAK avec une augmentation de la tension VGK est provoquée par le fait que la concentration d'électrons n dans la région active augmente avec pour résultat que le potentiel de Fermi dans la région active augmente, augmentant ainsi efficacement le potentiel d'établissement de la jonction PN. Comme décrit ci-dessus, lorsqu'une caractéristique de courant non saturé se manifeste dans un transistor de type à grille isolée conforme à l'invention, à la fois les trous et les électrons contribuent à l'écoulement du courant IAK '
et par suite, il est possible de produire un courant important.
Dans le cas montré à la figure 5A, la densité de courant est d'environ 10 à 105 ampères/cm 2, ce qui est 10 à 100
fois supérieur à celle d'un SIT.
Comme décrit ci-dessus, étant donné que le transistor à grille isolée de l'invention présente une densité élevée de courant, il peut traiter le même courant avec une surface d'éléments réduite à seulement un tiers de celle d'un SIT
ce qui est extrêmement avantageux pour la technique des cir-
cuits intégrés.
Le principe de fonctionnement pour obtenir la caracté-
ristique de courant saturé sera maintenant décrit.
Les figures 6A et 6B sont des représentations schéma-
tiques de la connexion des sources de tension et du comporte-
ment des porteurs dans la région active 5.
De façon à obtenir la caractéristique de courant de saturation, des tensions VGK et VAK qui sont négatives par
rapport à celle de l'électrode formant cathode 9 sont appli-
quées sur l'électrode de grille 8 et sur l'électrode d'anode
10 respectivement.
Lorsqu'on a VQK <V AK< 0, une couche d'inversion provo-
quée par les trous est formée sur toute la surface de l'inter-
face comprise entre la région active 5 et le film 7 isolant de grille comme illustré à la figure 6A. A ce moment, étant donné que la tension VAK est négative, la région de cathode 4 et la couche d'inversion provoquée par les trous sont polarisées en inverse, mais étant donné qu'une relation IVGK1>IVAK 1 est maintenue, la concentration de trous dans la couche d'inversion est élevée. En conséquence, un courant d'anode IAK dû à un effet de tunnel ou d'avalanche s'écoule
entre là région de cathode 4 et la région active 5. Ce cou-
rant IAK augmente avec IVAK|. En outre, étant donné que la concentration de trous dans la couche d'inversion augmente
avec IVGK I i augmente également.
Lorsqu'on a VAK ZVGK <0 comme montré à la figure 6B, le champ créé par VAK devient plus fort que le champ lié
à la couche d'inversion créé par VGK sur une partie de l'in-
terface comprise entre la région active 5 et le film 7 d'iso-
lation de grille proche de la région d'anode, provoquant par
suite un effet d'étranglement dans lequel la couche d'inver-
sion disparaît au point 11. Le point 11 auquel la couche d'inversion disparaît est appelé point d'étranglement, et la tension d'anode pour laquelle le phénomène d'étranglement apparaît est appelée tension d'étranglement Vp * Ce phénomène d'étranglement augmente la valeur de la résistance entre le point il d'étranglement et la région d'anode 6 jusqu'à une valeur bien plus élevée que celle de la résistance de la couche d'inversion elle-même. Pour cette raison, lorsqu'on a une relation du type IvJ>?VvP, même si IVAKI augmente, le courant d'anode IAK n'augmente pas de façon appréciable,
ce qui signifie qu'on est à saturation.
La figure 7 montre les caractéristiques de courant saturé pouvant être obtenus à partir des principes ci-dessus décrits, caractéristiques qui ont été obtenues en utilisant
un transistor du type à grille isolée pour lequel des carac-
téristiques de courant non saturé illustrées aux figures 5A et 5B ont été obtenues. Lorsque la tension VGK est égale à -5 volts, le courant IAK augmente avec la tension VAR mais devient saturé pour une valeur d'environ 0,60 milliampère
après que la tension VAK ait dépassé la tension d'étrangle-
ment -5 volts. Même si la valeur absolue de VGK est augmentée, jusqu'à -3 volts,, -4
volts et enfin -5 volts, la différence (IAK - VAK) manifeste des caractéristiques de courant saturé
comme montré par les courbes a, b et c respectivement.
Dans le mode de réalisation décrit ci-dessus, même lorsque la région active 5 est constituée d'une couche de silicium monocristallin P, à la fois des caractéristiques
de courant non saturé et saturé peuvent être prévues.
Etant donné que dans le transistor à grille isolée de l'invention, il est possible de dériver le courant d'ano- de à partir d'une surface du substrat à travers un trajet de courant formé par la région de cathode, la région active 5 et la région d'anode 6 qui sont juxtaposées dans la direction horizontale, ce transistor peut être utilisé de façon
appropriée pour fabriquer un circuit intégré.
La figure 8 montre un autre mode de réalisation d'un transistor à grille isolée conforme à l'invention dans
lequel les parties correspondantes à celle illustrée à la fi-
gure 1 ont été désignées par les mêmes référence numériques.
Dans cette variante, la région active 5 est constituée par une première région active 5a ayant une épaisseur inférieure à 7t/2 fois la longueur de Debye LDE et une seconde région active 5b plus épaisse que la première région active d'environ 1000 nm, par exemple, et la région de cathode 4, la seconde région active 5b, la première région active 5a et la région d'anode 6 étant juxtaposées dans la direction horizontale dans l'ordre mentionné. Une électrode de grille 8 est formée sur la première région active 5a à travers le film 7 isolant
de grille.
Dans le transistor de type à grille isolée ainsi construit, étant'donné que la première région active 5a a une épaisseur inférieure à Tr/2 fois la longueur de Debye LDEf et étant donné qu'elle est située au voisinage de la région d'anode 6, exactement comme dans le mode de réalisation
illustré à la figure 1, il est possible d'obtenir une carac-
téristique de courant non saturé comme illustré à la figure A. En outre, étant donné que la seconde région active 5b autre que la première région active 5a de la région active a une épaisseur suffisante, la résistance de la région acti- ve devient inférieure à celle illustrée à la figure 1 au niveau de la seconde région active. En conséquence, la variante
illustrée à la figure 8 peut engendrer un courant plus impor-
tant que la configuration illustrée à la figure 1.
La figure 9A montre encore un autre mode de réalisa-
tion d'un transistor de type à grille isolée conforme à l'in-
vention, tandis que la-figure 9B montre ce transistor vu en
plan. Dans cette variante, la région de cathode 4 est cons-
tituée par une première région de cathode 4a ayant une concentration d'impuretés de type N élevée, et une seconde région de cathode 4b ayant une- concentration d'impuretés de type P élevée, les première et seconde régions de cathode 4a et 4b étant formées en parallèle par rapport à la région active 5, et une électrode de cathode commune 9 étant formée
sur les régions de cathode 4a et 4b.
Le fonctionnement du transistor de type à grille isolée est illustré à la figure 10 dans laquelle une tension VGK et une tension VAK qui sont positives par rapport à la cathode 9, sont appliquées à la grille 8 et l'anode 10 respectivement. Lorsque VAK est supérieur à VGK, les trous injectés dans la région active 5 à partir de la région d'anode
6 sont efficacement récupérés par la seconde région de ca-
thode 4b de la région de cathode 4 présentant une concentra-
tion d'impuretés de type P élevé. En conséquence, des élec-
trons sont rigoureusement injectés dans la région d'anode 6 à partir de la première région de cathode 4a présentant une concentration d'impuretés élevée de type N de la région de cathode 4 à travers la région active 5. En conséquence, la résistance de la région active 5 qui récupère efficacement les trous est sensiblement diminuée par rapport au mode de réalisation illustré à la figure 1 dans lequel la région de
cathode 4 et la région active 5 sont constituées d'un maté-
riau de type de conductivité semblable, c'est-à-dire du
silicium monocristallin de type N, de sorte qu'il est possi-
ble de produire un courant plus fort.
La figure Il montre un exemple d'un LSI tridimensionnel fabriqué avec des transistors de type à grille isolée conforme
à l'invention et la figure 12 en montre le circuit équivalent.
Dans cet exemple, une région 21 de cathode de type N, une région 22 active de type P, et une région 23 d'anode de
type P+ sont juxtaposées dans la direction horizontale au voi-
si-nage de l'interface dans la première couche d'isolation 20 et une première électrode de grille 25 est formée sur la région active 22 à travers un film 24 d'isolation de grille. En outre, une première cathode 26 et une première anode 27 sont respectivement reliées à la région de cathode 21 et à la région d'anode 23 à travers des contacts ohmiques pour former un premier transistor TRi de type à grille isolée, de type
latéral. Dans la première couche d'isolation 20, sont juxta-
posées une région de cathode 28 de type N, une région 29 active de type N et une région 30 d'anode de type P dans la direction horizontale et au voisinage du premier transistor TR1. Une seconde électrode de grille 31 est montée sur la régionactive 29 à travers un film isolant de grille 24, et une seconde cathode 32 et une anode 33 sont respectivement connectées à la région de cathode 28 et à la région d'anode 30 avec des contacts ohmiques de façon à former un second transistor TR2 de type à grille isolée. Les grilles 25 et 31 sont reliées communément à une partie non représentée. Une seconde couche d'isolation 34 est prévue de façon à recouvrir la première cathode26, la première grille 25, la seconde grille
31 et la seconde anode 33. Une perforation est prévue à tra-
vers une partie de la seconde couche d'isolation 34 et la per-
foration est remplie au moyen d'un matériau électroconducteur
de façon à relier la première anode 27 et la seconde catho-
de 32. Une troisième couche d'isolation 36 est formée sur la seconde couche d'isolation 34 de façon à entourer le matériau électroconducteur 35. Une quatrième couche d'isolation 40
est prévue de façon à recouvrir la troisième couche d'isola-
tion 36, la troisième et la quatrième grilles 38 et 39 et le matériau électroconducteur 35. Sur cette quatrième couche d'isolation 40, sont formés un troisième transistor TR3 du type à grille isolée du même type que le premier transistor TRi du type à grille isolée, et un quatrième transistor TR4 du type à grille isolée du même type que le second transistor TR2. Une partie 40a de la couche d'isolation 40 comprend un film d'isolation de grille du troisième transistor TR3. La référence numérique 42 désigne la région active du transistor TR3, tandis que 40b désigne le film d'isolation du quatrième transistor TR4, 43 sa région active, 44 la cathode du troisième transistor TR3, 45 une électrode commune à l'anode du troisième transistor TR3 et à la cathode du quatrième transistor TR4,
et 46 l'anode du quatrième transistor TR4.
Etant donné que le transistor de type à grille isolée de l'invention est d'un type horizontal différent du type
vertical SIT de l'art antérieur, il est possible de cons-
truire un LSI tridimensionnel à courant important.
Comme décrit ci-dessus, le transistor du type à grille isolée de l'invention peut présenter une densité de courant élevé de sorte qu'il est approprié pour construire un circuit intégré, en particulier un circuit intégré tridimensionnel présentant une large bande de fonctionnement. De plus, étant donné que le transistor est du type à grille isolée, il présente une impédance d'entrée élevée qui en rend la commande facile. En outre, étant donné que le courant est
prélevé dans la direction directe sur une jonction PN, l'im-
pédance de sortie est faible, ce qui diminue le niveau de bruit thermique équivalent provoqué par une résistance. En outre, étant donné que le transistor de l'invention est du type à conductivité importante, il présente des constantes de gain élevé GAK (ôI/ /V) et Gm-(->I /V). Lorsque
AK AK AK AK GK
la température augmente, la longueur de Debye augmente en proportion de la racine carrée de la température, de sorte que la longueur de Debye commence à dépasser suffisamment l'épaisseur de la région active. En conséquence, les porteurs majoritaires peuvent aisément s'accumuler dans la région active, de sorte que même lorsqu'un courant important traverse
le transistor, il n'y a pas à craindre d'emballement thermique.
Bien entendu, l'invention n'est nullement limitée aux modes de réalisation spécifiques décrits ci-dessus, comportant de nombreuses variantes et modifications évidentes à l'Homme de l'Art. Ainsi par exemple, au lieu de former une région semiconductrice monocristalline sur une couche isolante de
façon à lui conférer une fonction de transistor, on peut for-
mer une région semiconductrice polycristalline pour qu'elle ait une fonction de transistor. Egalemoent, en place d'oxyde de silicium, on peut utiliser du saphir pour constituer la couche d'isolation 2.
Claims (12)
1. Un transistor de type à grille isolée, caractérisé en ce qu'il comprend: - une couche d'isolation (2), - une région active (5) constituée d'un semiconducteur d'un premier type formé sur ladite couche d'isolation (2), - une première région (4) constituée d'un semiconducteur à concentration d'impuretés élevé présentant un premier type de conductivité et disposée adjacente à ladite région active (5), - une seconde région (6) constituée d'un semiconducteur à concentration d'impuretés élevée d'un second type de
conductivité adjacente à ladite région active (5) mais écar-
tée de ladite première région (4), - un film (7) d'isolation de grille formé sur ladite région active (5), et - une électrode de grille (8) formée sur ledit film d'isolation (7) de grille, - l'épaisseur d'une partie de ladite région active (5) étant inférieure à Tr/2 fois une longueur de Debye propre au
semiconducteur constituant ladite région active.
2. Transistor selon la revendication 1, caractérisé en ce que ladite première région (4) constitue une région de cathode et ladite seconde région (6) constitue une région d'anode.
3. Transistor selon la revendication 1, caractérisé en ce que ladite première région (4) constitue une région d'anode et ladite seconde région (6) constitue une région de cathode.
4. Transistor selon l'une des revendications précédentes,
caractérisé en ce que ladite région active (5) est formée
sur ladite couche d'isolation (2).
5. Transistor selon l'une des revendications 1 à 3,
caractérisé en ce que ladite région active (5) est formée
dans ladite couche d'isolation (2).
6. Transistor selon l'une des revendications précédentes,
caractérisé en ce que ladite couche d'isolation (2) est
formée sur un substrat semiconducteur (1).
7. Transistor selon l'une des revendications précédentes,
caractérisé en ce que la couche d'isolation (2) comprend un
film d'oxyde de silicium.
8. Transistor selon l'une des revendications 1 à 6,
caractérisé en ce que ladite couche d'isolation (2) est cons-
tituée de saphir.
9. Transistor selon l'une des revendications précédentes,
caractérisé en ce qu'une partie 5b de ladite région active (5) autre que ces parties (5a) qui ont une épaisseur inférieure
à TI/2 fois la longueur de Debye a une épaisseur importante.
10. Transistor selon la revendication 2, caractérisé en ce que ladite région de cathode (4) a une autre région de cathode (4b) avec une partie en contact avec ladite région
active (5), ladite autre région de cathode (4b) étant cons-
tituée d'un semiconducteur du second type de conductivité.
11. Transistor selon la revendication 1, caractérisé en ce que ladite région active (5), ladite première région (4) et ladite région (6) formées sur ladite couche d'isolation
(2) sont constituées d'un semiconducteur monocristallin.
12. Une construction en circuit intégré caractérisée en ce qu'elle comprend plusieurs transistors du type décrit dans
l'une quelconque des revendications précédentes disposés de
façon tridimensionnelle de chaque côté d'une couche d'isolation
(34, 36).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55129067A JPS5754370A (en) | 1980-09-19 | 1980-09-19 | Insulating gate type transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2490874A1 true FR2490874A1 (fr) | 1982-03-26 |
| FR2490874B1 FR2490874B1 (fr) | 1983-10-21 |
Family
ID=15000259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8117369A Granted FR2490874A1 (fr) | 1980-09-19 | 1981-09-15 | Transistors du type a grille isolee |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4458261A (fr) |
| JP (1) | JPS5754370A (fr) |
| KR (1) | KR890000587B1 (fr) |
| CA (1) | CA1158365A (fr) |
| DE (1) | DE3136682A1 (fr) |
| FR (1) | FR2490874A1 (fr) |
| GB (1) | GB2086652B (fr) |
| IT (1) | IT1139449B (fr) |
| NL (1) | NL189273C (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2527385A1 (fr) * | 1982-04-13 | 1983-11-25 | Suwa Seikosha Kk | Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor |
| EP0458570A1 (fr) * | 1990-05-21 | 1991-11-27 | Canon Kabushiki Kaisha | Diode et dispositif à semiconducteur avec une telle diode |
| EP0465227A2 (fr) * | 1990-07-02 | 1992-01-08 | Kabushiki Kaisha Toshiba | Dispositif composé à circuit intégré |
| EP0488677A2 (fr) * | 1990-11-29 | 1992-06-03 | Kawasaki Steel Corporation | Dispositif à semi-conducteur du type à effet tunnel bande à bande |
| EP0526897A2 (fr) * | 1991-08-06 | 1993-02-10 | Nec Corporation | Dispositif à effet tunnel à trois électrodes |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4675713A (en) * | 1982-05-10 | 1987-06-23 | Motorola, Inc. | MOS transistor |
| JPS6080279A (ja) * | 1983-10-08 | 1985-05-08 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁ゲ−ト形トランジスタ |
| US4764799A (en) * | 1985-05-28 | 1988-08-16 | International Business Machines Corporation | Stud-defined integrated circuit structure |
| US4882295A (en) * | 1985-07-26 | 1989-11-21 | Energy Conversion Devices, Inc. | Method of making a double injection field effect transistor |
| US5168337A (en) * | 1988-02-19 | 1992-12-01 | Nippondenso Co., Ltd. | Polycrystalline diode and a method for making the same |
| US5248623A (en) * | 1988-02-19 | 1993-09-28 | Nippondenso Co., Ltd. | Method for making a polycrystalline diode having high breakdown |
| US4843448A (en) * | 1988-04-18 | 1989-06-27 | The United States Of America As Represented By The Secretary Of The Navy | Thin-film integrated injection logic |
| JP2743376B2 (ja) * | 1988-04-28 | 1998-04-22 | セイコーエプソン株式会社 | 薄膜集積回路の製造方法 |
| US5128731A (en) * | 1990-06-13 | 1992-07-07 | Integrated Device Technology, Inc. | Static random access memory cell using a P/N-MOS transistors |
| US5410160A (en) * | 1992-06-08 | 1995-04-25 | Motorola, Inc. | Interband tunneling field effect transistor |
| GB0000510D0 (en) * | 2000-01-11 | 2000-03-01 | Koninkl Philips Electronics Nv | A charge pump circuit |
| US6998656B2 (en) * | 2003-02-07 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | Transparent double-injection field-effect transistor |
| US6874645B2 (en) * | 2002-02-15 | 2005-04-05 | David Lee Broderick | Media disc storage and display device |
| US20060113612A1 (en) * | 2002-06-19 | 2006-06-01 | Kailash Gopalakrishnan | Insulated-gate semiconductor device and approach involving junction-induced intermediate region |
| US7151338B2 (en) * | 2003-10-02 | 2006-12-19 | Hewlett-Packard Development Company, L.P. | Inorganic electroluminescent device with controlled hole and electron injection |
| DE102004010673A1 (de) * | 2004-03-04 | 2005-11-24 | Walter Dr. Hansch | Komplementärer Tunnel- Feldeffekttransistor (CTFET) |
| US7180107B2 (en) * | 2004-05-25 | 2007-02-20 | International Business Machines Corporation | Method of fabricating a tunneling nanotube field effect transistor |
| WO2009019866A1 (fr) * | 2007-08-07 | 2009-02-12 | Kaori Takakubo | Dispositif à semi-conducteurs et son procédé de commande |
| JP2011034992A (ja) * | 2009-07-29 | 2011-02-17 | Toshiba Corp | 半導体装置 |
| US8723223B2 (en) * | 2011-11-30 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid Fin field-effect transistors |
| KR102477460B1 (ko) | 2018-07-18 | 2022-12-13 | 가부시키가이샤 아스카넷토 | 입체상 결상 장치의 제조 방법 및 입체상 결상 장치 |
| US20220199661A1 (en) * | 2020-04-10 | 2022-06-23 | Optohub Co., Ltd | Semiconductor image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2637479A1 (de) * | 1975-09-04 | 1977-03-10 | Westinghouse Electric Corp | Mos-feldeffekt-transistor |
| FR2410364A1 (fr) * | 1977-11-28 | 1979-06-22 | Nippon Telegraph & Telephone | Procede de fabrication d'avis d'isolement entre des dispositifs semi-conducteurs et dispositifs ainsi obtenus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3339086A (en) * | 1964-06-11 | 1967-08-29 | Itt | Surface controlled avalanche transistor |
| US3444442A (en) * | 1966-04-27 | 1969-05-13 | Nippon Electric Co | Avalanche transistor having reduced width in depletion region adjacent gate surface |
| US3675092A (en) * | 1970-07-13 | 1972-07-04 | Signetics Corp | Surface controlled avalanche semiconductor device |
| US4050965A (en) * | 1975-10-21 | 1977-09-27 | The United States Of America As Represented By The Secretary Of The Air Force | Simultaneous fabrication of CMOS transistors and bipolar devices |
| JPS542679A (en) * | 1977-06-08 | 1979-01-10 | Mitsubishi Electric Corp | Nonvoltile semiconductor memory device |
| JPS5819142B2 (ja) * | 1977-09-02 | 1983-04-16 | 富士通株式会社 | 半導体記憶装置 |
-
1980
- 1980-09-19 JP JP55129067A patent/JPS5754370A/ja active Granted
-
1981
- 1981-09-11 GB GB8127467A patent/GB2086652B/en not_active Expired
- 1981-09-11 KR KR1019810003387A patent/KR890000587B1/ko not_active IP Right Cessation
- 1981-09-15 FR FR8117369A patent/FR2490874A1/fr active Granted
- 1981-09-16 DE DE19813136682 patent/DE3136682A1/de active Granted
- 1981-09-16 CA CA000385982A patent/CA1158365A/fr not_active Expired
- 1981-09-18 IT IT24041/81A patent/IT1139449B/it active
- 1981-09-18 NL NLAANVRAGE8104305,A patent/NL189273C/xx not_active IP Right Cessation
- 1981-09-21 US US06/304,281 patent/US4458261A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2637479A1 (de) * | 1975-09-04 | 1977-03-10 | Westinghouse Electric Corp | Mos-feldeffekt-transistor |
| FR2410364A1 (fr) * | 1977-11-28 | 1979-06-22 | Nippon Telegraph & Telephone | Procede de fabrication d'avis d'isolement entre des dispositifs semi-conducteurs et dispositifs ainsi obtenus |
| US4241359A (en) * | 1977-11-28 | 1980-12-23 | Nippon Telegraph And Telephone Public Corporation | Semiconductor device having buried insulating layer |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/75 * |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2527385A1 (fr) * | 1982-04-13 | 1983-11-25 | Suwa Seikosha Kk | Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor |
| EP0458570A1 (fr) * | 1990-05-21 | 1991-11-27 | Canon Kabushiki Kaisha | Diode et dispositif à semiconducteur avec une telle diode |
| US5616944A (en) * | 1990-05-21 | 1997-04-01 | Canon Kabushiki Kaisha | Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions |
| EP0465227A2 (fr) * | 1990-07-02 | 1992-01-08 | Kabushiki Kaisha Toshiba | Dispositif composé à circuit intégré |
| EP0465227A3 (en) * | 1990-07-02 | 1992-10-07 | Kabushiki Kaisha Toshiba | Composite integrated circuit device |
| US5477065A (en) * | 1990-07-02 | 1995-12-19 | Kabushiki Kaisha Toshiba | Lateral thin film thyristor with bevel |
| EP0488677A2 (fr) * | 1990-11-29 | 1992-06-03 | Kawasaki Steel Corporation | Dispositif à semi-conducteur du type à effet tunnel bande à bande |
| EP0488677A3 (en) * | 1990-11-29 | 1992-08-26 | Kawasaki Steel Corporation | Semiconductor device of band-to-band tunneling type |
| US5365083A (en) * | 1990-11-29 | 1994-11-15 | Kawasaki Steel Corporation | Semiconductor device of band-to-band tunneling type |
| EP0526897A2 (fr) * | 1991-08-06 | 1993-02-10 | Nec Corporation | Dispositif à effet tunnel à trois électrodes |
| EP0526897A3 (en) * | 1991-08-06 | 1993-08-11 | Nec Corporation | Three terminal tunnel device |
| US5686739A (en) * | 1991-08-06 | 1997-11-11 | Nec Corporation | Three terminal tunnel device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2086652B (en) | 1984-09-26 |
| FR2490874B1 (fr) | 1983-10-21 |
| DE3136682C2 (fr) | 1990-01-04 |
| JPS5754370A (en) | 1982-03-31 |
| IT1139449B (it) | 1986-09-24 |
| US4458261A (en) | 1984-07-03 |
| DE3136682A1 (de) | 1982-06-03 |
| KR830008401A (ko) | 1983-11-18 |
| IT8124041A0 (it) | 1981-09-18 |
| NL8104305A (nl) | 1982-04-16 |
| CA1158365A (fr) | 1983-12-06 |
| NL189273C (nl) | 1993-02-16 |
| KR890000587B1 (ko) | 1989-03-21 |
| GB2086652A (en) | 1982-05-12 |
| JPS623989B2 (fr) | 1987-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2490874A1 (fr) | Transistors du type a grille isolee | |
| FR2477771A1 (fr) | Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise | |
| EP3203526B1 (fr) | Transistor à hétérojonction à confinement de gaz d'électrons amélioré | |
| FR2600821A1 (fr) | Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative | |
| FR2581797A1 (fr) | Dispositif semi-conducteur pour la conversion de la lumiere en electricite | |
| FR2586862A1 (fr) | Dispositif a semiconducteur en particulier du type mosfet. | |
| EP0274511A1 (fr) | Dispositifs a semi-conducteurs a effet tunnel resonant a puits quantique unique. | |
| FR2593966A1 (fr) | Structure semi-conductrice monolithique d'un transistor bipolaire a heterojonction et d'un laser | |
| FR2700890A1 (fr) | Dispositif à transistor composé à effet de champ ayant une électrode de Schottky. | |
| FR2576711A1 (fr) | Transistor a effet de champ a heterojonction | |
| FR2557729A1 (fr) | Dispositif convertisseur photoelectrique a semi-conducteurs | |
| JPS6331173A (ja) | 半導体装置 | |
| Mehta et al. | Photoconductive gain greater than unity in CdSe films with Schottky barriers at the contacts | |
| FR3074359A1 (fr) | Composant electronique a heterojonction muni d'une couche barriere enterree amelioree | |
| FR2663466A1 (fr) | Composant semiconducteur a jonction schottky pour amplification hyperfrequence et circuits logiques rapides, et procede de realisation d'un tel composant. | |
| EP0070211A1 (fr) | Transistor balistique à multiples hétérojonctions | |
| EP0006983B1 (fr) | Transistor à tension d'avalanche commandée pouvant être sensible à un champ magnétique | |
| FR2568410A1 (fr) | Transistor statique a induction et son circuit integre | |
| FR2745421A1 (fr) | Mesfet du type enrichissement | |
| FR2619250A1 (fr) | Transistor hyperfrequence a double heterojonction | |
| FR2468208A1 (fr) | Dispositif semiconducteur avec une diode zener | |
| FR2674683A1 (fr) | Transistor a effet de champ ayant une couche de source d'electrons et une couche semiconductrice supplementaire portant les electrodes. | |
| FR2569056A1 (fr) | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor | |
| FR2681188A1 (fr) | Transistor a effet de champ comportant une diode a effet tunnel resonnant. | |
| WO2013050707A1 (fr) | Point mémoire ram a un transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| CA | Change of address |