FR2745421A1 - Mesfet du type enrichissement - Google Patents
Mesfet du type enrichissement Download PDFInfo
- Publication number
- FR2745421A1 FR2745421A1 FR9610436A FR9610436A FR2745421A1 FR 2745421 A1 FR2745421 A1 FR 2745421A1 FR 9610436 A FR9610436 A FR 9610436A FR 9610436 A FR9610436 A FR 9610436A FR 2745421 A1 FR2745421 A1 FR 2745421A1
- Authority
- FR
- France
- Prior art keywords
- layer
- carrier transfer
- semiconductor device
- transfer layer
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 230000005669 field effect Effects 0.000 title description 2
- 239000002184 metal Substances 0.000 title description 2
- 238000012546 transfer Methods 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000002131 composite material Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 300
- 230000027756 respiratory electron transport chain Effects 0.000 description 70
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013517 stratification Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Une couche de transfert de porteurs (3) en un matériau semi-conducteur composite est disposée sur ou au-dessus d'un substrat de support (1), et une électrode de grille (11) en un matériau conducteur est disposée sur ou au-dessus de la couche de transfert de porteurs au niveau d'une région partielle de celle-ci. Une couche capuchon (8) en un matériau semi-conducteur composite non dopé est disposée sur ou au-dessus de la couche de transfert de porteurs au niveau des deux côtés de l'électrode de grille. L'épaisseur de la couche capuchon est de 100 nm ou plus. Deux électrodes de courant (9S, 9D) sont formées en contact ohmique avec la couche de transfert de porteurs. On peut réaliser ainsi un MESFET de mode enrichissement dont le gain et la puissance de sortie sont empêchés d'être abaissés.
Description
ARRIERE-PLAN DE L'INVENTION a) Domaine de l'invention
La présente invention concerne un dispositif à semiconducteur et plus particulièrement, un dispositif à semiconducteur du type transistor à effet de champ métal - semiconducteur (MESFET).
La présente invention concerne un dispositif à semiconducteur et plus particulièrement, un dispositif à semiconducteur du type transistor à effet de champ métal - semiconducteur (MESFET).
b) Description de l'art antérieur
Du fait que les téléphones mobiles et les systèmes de téléphone portable personnel (PHS) sont devenus récemment populaires, un appareil de radio compact de coût faible pour des téléphones portables et des stations de base a été souhaité. Les MESFET à canal N classiques sont utilisés dans un mode appauvrissement de telle sorte qu'il est nécessaire d'appliquer une polarisation positive à l'électrode de drain et une polarisation négative à l'électrode de grille. Par conséquent, des sources d'alimentation positive et négative sont nécessaires, ce qui conduit à un appareil de radio de taille importante.
Du fait que les téléphones mobiles et les systèmes de téléphone portable personnel (PHS) sont devenus récemment populaires, un appareil de radio compact de coût faible pour des téléphones portables et des stations de base a été souhaité. Les MESFET à canal N classiques sont utilisés dans un mode appauvrissement de telle sorte qu'il est nécessaire d'appliquer une polarisation positive à l'électrode de drain et une polarisation négative à l'électrode de grille. Par conséquent, des sources d'alimentation positive et négative sont nécessaires, ce qui conduit à un appareil de radio de taille importante.
Dans ce contexte, des MESFET de mode enrichissement qui ne nécessitent pas l'application d'une polarisation négative à l'électrode de grille ont été souhaités.
Le mode enrichissement des MESFET peut être obtenu en appauvrissant la totalité de l'épaisseur d'une couche de transfert d'électrons sous l'électrode de grille, avec pour condition qu'aucune tension n'est appliquée à l'électrode de grille. Si la couche de transfert d'électrons est amincie afin d'appauvrir la totalité de l'épaisseur, la résistance par carré augmente et par conséquent, le gain et la puissance de sortie sont abaissés. Lorsqu'une tension positive est appliquée pendant l'opération d'enrichissement, un courant de fuite de grille augmente de telle sorte qu'un courant de drain de saturation important est impossible et que la puissance de sortie est abaissée.
Du fait de ces problèmes, des MESFET de mode enrichissement ne sont pas encore en utilisation pratique.
RESUME DE L'INVENTION
Un objet de la présente invention consiste à proposer un
MESFET de mode enrichissement permettant d'empêcher qu'un gain et une puissance de sortie ne soient abaissés.
Un objet de la présente invention consiste à proposer un
MESFET de mode enrichissement permettant d'empêcher qu'un gain et une puissance de sortie ne soient abaissés.
Tout d'abord, la description de la raison pour laquelle la résistance par carré d'une couche de transfert de porteurs d'un
MESFET de mode enrichissement devient élevée est produite.
MESFET de mode enrichissement devient élevée est produite.
Comme décrit ci-avant, l'épaisseur d'une couche de transfert de porteurs d'un MESFET de mode enrichissement dont les électrodes de grille ne nécessitent pas une polarisation négative devient nécessairement relativement mince afin de former la couche d'appauvrissement sur la totalité de l'épaisseur de la couche de transfert de porteurs, sous la condition qu'une tension n'est pas appliquée à l'électrode de grille.
Indépendamment de ce qui précède, puisque les régions de source et de drain connectées à la couche de transfert de porteurs sont de façon générale formées en étant espacées de l'électrode de grille afin d'éviter un court-circuit au niveau de l'électrode de grille, la résistance par carré de la couche de transfert de porteurs dans les régions espacées (au niveau des deux côtés de l'électrode de grille) est sensiblement constante indépendamment du potentiel de l'électrode de grille du fait que la couche d'appauvrissement dans ces régions espacées ne peut pas être commandée par l'électrode de grille.
Par conséquent, la couche de transfert de porteurs est relativement mince d'une part, et la voie de courant dans les régions espacées devient étroite d'autre part en correspondance avec la couche d'appauvrissement qui pénètre au travers des régions espacées, et la résistance par carré de la couche de transfert de porteurs prise dans sa globale devient élevée en correspondance avec la voie de courant rétrécie.
Selon un aspect de la présente invention, on propose un dispositif à semiconducteur comprenant : un substrat de support une couche de transfert de porteurs en un matériau semiconducteur composite disposée sur le substrat de support ; une électrode de grille disposée sur la couche de transfert de porteurs au niveau d'une région partielle de celle-ci; une couche capuchon en un matériau semiconducteur composite non dopé disposée sur la couche de transfert de porteurs au niveau des deux côtés de l'électrode de grille, la couche capuchon présentant une épaisseur de 100 nm ou plus ; et deux électrodes de courant en contact ohmique avec la couche de transfert de porteurs.
La couche capuchon d'une épaisseur de 100 nm ou plus est plus épaisse qu'une couche d'appauvrissement s'étendant depuis la surface supérieure de la couche capuchon en direction de la couche de transfert de porteurs de niveau inférieur. Par conséquent, la couche d'appauvrissement n'atteint pas la couche de transfert de porteurs ou la profondeur de la couche d'appauvrissement pénétrant au travers de la couche de transfert de porteurs devient peu profonde. La résistance par carré de la couche de transfert de porteurs peut par conséquent être réduite.
Par conséquent, même si la couche de transfert de porteurs est rendue mince au point que l'épaisseur totale de la couche de transfert de porteurs sous l'électrode de grille peut être appauvrie avec pour condition qu'aucune tension n'est appliquée à l'électrode de grille d'un
MESFET de mode enrichissement, une augmentation de la résistance par carré de la couche de transfert de porteurs peut être atténuée.
MESFET de mode enrichissement, une augmentation de la résistance par carré de la couche de transfert de porteurs peut être atténuée.
Selon un autre aspect de la présente invention, le dispositif à semiconducteur comprend en outre : une couche de contact de grille en un matériau semiconducteur composite présentant une bande interdite supérieure à la bande interdite de la couche de transfert de porteurs, la couche de contact de grille étant disposée entre la couche de transfert de porteurs et l'électrode de grille.
Du fait que la bande interdite de la couche de contact de grille est rendue importante, la barrière de potentiel entre la couche de contact de grille et la couche de transfert de porteurs devient importante de telle sorte qu'un courant de fuite de grille peut être réduit.
Selon un autre aspect de la présente invention, l'électrode de grille du dispositif à semiconducteur comporte des parois latérales faisant face aux couches capuchon et les couches capuchon sont en contact avec les parois latérales de l'électrode de grille.
La couche de transfert de porteurs au niveau des régions entre l'électrode de source et l'électrode de grille et entre l'électrode de drain et l'électrode de grille est recouverte de la couche capuchon. Par conséquent, au niveau de ces régions, une couche d'appauvrissement peut être empêchée d'être générée.
Selon un autre aspect de la présente invention, le dispositif à semiconducteur comprend en outre une couche de relaxation en un matériau semiconducteur composite non dopé qui est le même que celui de la couche de transfert de porteurs, la couche de relaxation étant disposée entre la couche de transfert de porteurs et la couche de contact de grille.
Cette couche de relaxation atténue la rugosité de surface de l'interface entre la couche de transfert de porteurs et la couche de contact de grille.
Selon encore un autre aspect de l'invention, le dispositif à semiconducteur comprend en outre : une couche d'espacement en un matériau semiconducteur composite non dopé disposée entre ladite couche de contact de grille et la couche capuchon ; et une couche d'arrêt de gravure disposée entre la couche d'espacement et la couche capuchon et présentant une vitesse de gravure différente des vitesses de gravure de la couche d'espacement et de la couche capuchon, dans lequel l'électrode de grille est disposée de manière à être en contact avec la couche d'espacement.
Une gravure sélective de la couche capuchon peut être arrêtée automatiquement par la couche d'arrêt de gravure. Lors d'un posttraitement, la couche d'arrêt de gravure endommagée est otee afin de mettre à nu la couche d'espacement. L'électrode de grille est formée sur la surface de la couche d'espacement tout en evitant la rugosité de surface de la couche de contact de grille.
Selon un autre aspect de la présente invention, on propose un dispositif à semiconducteur comprenant : un substrat de support une couche de transfert de porteurs disposée sur le substrat de support, la couche de transfert de porteurs étant réalisée en un matériau semiconducteur composite contenant des impuretés pour conférer une certaine conductivité ; une électrode de grille disposée sur la couche de transfert de porteurs au niveau d'une région partielle de celle-ci; une région de source et une région de drain connectées électriquement à la couche de transfert de porteurs, les régions de source et de drain étant disposées au niveau des deux côtés de l'électrode de grille et étant espacées de l'électrode de grille ; et une région capuchon en un matériau semiconducteur composite disposée sur la couche de transfert de porteurs au niveau de régions entre l'électrode de grille et les régions de source et de drain, la région capuchon présentant une épaisseur égale ou supérieure à l'épaisseur d'une couche d'appauvrissement de surface s'étendant depuis la surface supérieure de la région capuchon jusqu'à l'intérieur de celle-ci.
Avec cette structure, les régions capuchon disposées entre l'électrode de grille et les régions de source et de drain empêchent que la couche d'appauvrissement ne pénètre au travers de la couche de transfert de porteurs. Par conséquent, une augmentation de la résistance par carré de la couche de transfert de porteurs au niveau de ces régions peut être atténuée et la résistance par carré peut être réduite.
BREVE DESCRIPTION DES DESSINS
La figure 1 est une vue en coupe d'un MESFET selon un premier mode de réalisation de l'invention;
la figure 2 est un graphique qui représente la caractéristique de tension-courant du MESFET représenté sur la figure 1;
les figures 3A et 3B sont des vues en coupe d'un MESFET selon un second mode de réalisation de l'invention et d'un MESFET modifié;
la figure 4 est une vue en coupe d'un MESFET utilisé pour des analyses quantitatives;
la figure 5A est un graphique qui représente la tension de pincement du MESFET représenté sur la figure 4 en fonction de l'épaisseur d'une couche de transfert d'électrons
la figure 5B est un graphique qui représente la tension de pincement en fonction d'un potentiel interne
la figure 6A est un graphique qui représente, en fonction de la concentration en impuretés, l'épaisseur de la couche de transfert d'électrons du MESFET représenté sur la figure 4, laquelle épaisseur rend la tension de pincement égale à 0 V;
la figure 6B est un graphique qui représente, en fonction de la concentration en impuretés, le produit de la concentration en impuretés et de l'épaisseur de la couche de transfert d'électrons du
MESFET représenté sur la figure 4, lequel produit rend la tension de pincement égale à 0 V;
la figure 7A est une vue en coupe d'un MESFET du type à évidement;
la figure 7B est une vue en coupe d'un MESFET du type enterré ; et
la figure 7C est un graphique qui représente la résistance par carré d'une couche de transfert d'électrons en fonction de l'épaisseur d'une couche capuchon formée sur la couche de transfert d'électrons.
La figure 1 est une vue en coupe d'un MESFET selon un premier mode de réalisation de l'invention;
la figure 2 est un graphique qui représente la caractéristique de tension-courant du MESFET représenté sur la figure 1;
les figures 3A et 3B sont des vues en coupe d'un MESFET selon un second mode de réalisation de l'invention et d'un MESFET modifié;
la figure 4 est une vue en coupe d'un MESFET utilisé pour des analyses quantitatives;
la figure 5A est un graphique qui représente la tension de pincement du MESFET représenté sur la figure 4 en fonction de l'épaisseur d'une couche de transfert d'électrons
la figure 5B est un graphique qui représente la tension de pincement en fonction d'un potentiel interne
la figure 6A est un graphique qui représente, en fonction de la concentration en impuretés, l'épaisseur de la couche de transfert d'électrons du MESFET représenté sur la figure 4, laquelle épaisseur rend la tension de pincement égale à 0 V;
la figure 6B est un graphique qui représente, en fonction de la concentration en impuretés, le produit de la concentration en impuretés et de l'épaisseur de la couche de transfert d'électrons du
MESFET représenté sur la figure 4, lequel produit rend la tension de pincement égale à 0 V;
la figure 7A est une vue en coupe d'un MESFET du type à évidement;
la figure 7B est une vue en coupe d'un MESFET du type enterré ; et
la figure 7C est un graphique qui représente la résistance par carré d'une couche de transfert d'électrons en fonction de l'épaisseur d'une couche capuchon formée sur la couche de transfert d'électrons.
DESCRIPTION DETAILLEE DES MODES DE REALISATION
PARTICULIERS
Les présents inventeurs ont analysé quantitativement la structure et les caracteristiques de MESFET permettant la fabrication de MESFET de mode enrichissement.
PARTICULIERS
Les présents inventeurs ont analysé quantitativement la structure et les caracteristiques de MESFET permettant la fabrication de MESFET de mode enrichissement.
La figure 4 est une vue en coupe d'un MESFET utilisé pour l'analyse. Un substrat en GaAs semi-isolant 50 comporte une couche de transfert d'électrons 51 réalisée en GaAs dopé en impuretés de type
N et formée sur la surface du substrat 50, et une couche de contact de grille 52 réalisée en AlGaAs non dopé ainsi qu'une couche capuchon 53 réalisée en GaAs non dopé respectivement stratifiées sur la couche de transfert d'électrons 51.
N et formée sur la surface du substrat 50, et une couche de contact de grille 52 réalisée en AlGaAs non dopé ainsi qu'une couche capuchon 53 réalisée en GaAs non dopé respectivement stratifiées sur la couche de transfert d'électrons 51.
Un évidement 56 est formé dans la couche capuchon 53 au niveau d'une région partielle de celle-ci, l'évidement atteignant la surface supérieure de la couche de contact de grille 52. L'évidement 56 est complètement rempli d'une électrode de grille 55 réalisée en un matériau conducteur. Une électrode de source 54S et une électrode de drain 54D sont formées sur la surface de la couche capuchon 53 au niveau des deux côtés de l'électrode de grille, les électrodes de source et de drain présentant une structure à deux couches en AuGe/Au (une notation A/B indique une stratification d'une couche A de niveau inférieur et d'une couche B de niveau supérieur).
Sous les électrodes de source et de drain 54S et 54D, des ions d'impuretés sont dopés depuis la couche capuchon 53 jusqu'à la couche de surface supérieure de la couche de transfert d'électrons 51 afin de former des régions faible résistance 57S et 57D. Les régions à proximité de l'interface entre les électrodes de source et de drain 54S et 54D et la couche capuchon 53 sont alliées au moyen d'un traitement thermique après que les électrodes sont formées. Ces régions faible résistance 57S et 57D constituent les électrodes de source et de drain 54S et 54D en contact ohmique avec la couche de transfert d'électrons 51.
Sous la condition consistant en ce qu'aucune tension n'est appliquée à l'électrode de grille 55, au moins la couche supérieure de la couche de transfert d'électrons 51 sous l'électrode de grille 55 est appauvrie et une couche d'appauvrissement 51A est formée. Si cette couche d'appauvrissement 51A s'étend seulement jusqu'à la couche supérieure de la couche de transfert d'électrons 51, une voie de courant entre le drain et la source est formée sous cette couche supérieure. Par conséquent, le MESFET devient d'un mode appauvrissement. Si la couche d'appauvrissement 51A s'étend sur la totalité de l'épaisseur de la couche de transfert d'électrons 51, une voie de courant entre la source et le drain n'est pas formée de telle sorte que le MESFET devient d'un mode enrichissement.
La couche d'appauvrissement signifie une region de profondeur appauvrie depuis la surface d'une couche semiconductrice ou depuis l'interface entre une couche semiconductrice et une autre couche jusqu'à la profondeur où une pente de la structure de bande d'énergie devient égale à zéro.
La figure 5A représente la relation entre l'épaisseur de la couche de transfert d'électrons 51 du MESFET représenté sur la figure 4 et la tension de pincement. La tension de pincement est définie par la tension de polarisation de grille lorsque la couche d'appauvrissement traverse la couche de transfert d'électrons. L'abscisse représente l'épaisseur de la couche de transfert d'électrons 51 en nm, et l'ordonnée représente la tension de pincement en V. La tension de pincement a été calculée au moyen d'une équation de Poisson monodimensionnelle en considération de la direction d'épaisseur. La tension de pincement est égale à la tension d'électrode de grille appliquée lorsque l'épaisseur de la couche de transfert d'électrons 51 devient égale à celle de la couche d'appauvrissement 5 la. La concentration en impuretés de la couche de transfert d'électrons 51 était de 1,5 x 10'7 cm-3, le rapport de composition de l'Al dans la couche de contact de grille 52 était de 0,2 et son épaisseur était de 35 nm.
Comme représenté sur la figure 5A, lorsque la couche de transfert d'électrons 51 devient plus épaisse, la tension de pincement est abaissée de façon monotone (elle augmente suivant la direction négative). Avec la couche de transfert d'électrons 51 d'une épaisseur d'environ 50 nm, la tension de pincement devient égale à 0 V et lorsqu'elle devient plus mince, la tension de pincement devient positive. On peut par conséquent comprendre que lorsque la couche de transfert d'électrons 51 est rendue plus mince que 50 nm, un
MESFET de mode enrichissement peut être obtenu.
MESFET de mode enrichissement peut être obtenu.
La figure 5B représente la relation entre la tension de potentiel et le potentiel interne s'instaurant au niveau de l'interface entre l'électrode de grille 55 et la couche de contact de grille 52 du MESFET représenté sur la figure 4. L'abscisse représente le potentiel interne en
V et l'ordonnée représente la tension de pincement en V. La tension de pincement a été calculée de la même manière que décrit en relation avec la figure 5A. La concentration en impuretés de la couche de transfert d'électrons était de 1,5 x 10'7 cm-3, son épaisseur était de 150 nm et celle de la couche de contact de grille 52 était de 35 nm.
V et l'ordonnée représente la tension de pincement en V. La tension de pincement a été calculée de la même manière que décrit en relation avec la figure 5A. La concentration en impuretés de la couche de transfert d'électrons était de 1,5 x 10'7 cm-3, son épaisseur était de 150 nm et celle de la couche de contact de grille 52 était de 35 nm.
Comme représenté sur la figure 5B, lorsque le potentiel interne croît, la tension de pincement croît. Sur la figure 5B, bien que la région de tension de pincement négative soit représentée, on peut s'attendre à ce qu'un MESFET de mode enrichissement puisse être obtenu en augmentant le potentiel interne du fait qu'il y a une tendance consistant en ce que, lorsque le potentiel interne croît, la tension de pincement croît également.
Le potentiel interne varie en fonction du rapport de composition de l'Al dans la couche de contact de grille 52 et lorsque le rapport de composition de l'Al augmente, le potentiel interne croît. Par conséquent, on peut s'attendre à ce qu'un MESFET de mode enrichissement puisse être obtenu en augmentant le rapport de composition de l'Al dans la couche de contact de grille 52.
Puis par report à la figure 6A, la relation entre l'épaisseur de la couche de transfert d'électrons et la concentration en impuretés est décrite.
Si la couche de transfert d'électrons 51 est rendue mince afin de réaliser le mode enrichissement du MESFET, la résistance par carré de la couche de transfert d'électrons 51 devient élevée. Afin d'atténuer une augmentation de la résistance par carré, il est efficace que la concentration en impuretés de la couche de transfert d'électrons 51 soit rendue élevée.
La figure 6A représente la relation qui lie la concentration en impuretés et l'épaisseur de la couche de transfert d'électrons 51, lorsque la tension de pincement Vp du MESFET représenté sur la figure 4 devient égale à 0 V. L'abscisse représente une concentration en impuretés en cm-3 et l'ordonnée représente une épaisseur de la couche de transfert d'électrons 51 en nm. La courbe formée par des lignes reliant les points de mesure représentée sur la figure 6A indique la concentration en impuretés et l'épaisseur de la couche de transfert d'électrons 51 lorsque la tension de pincement Vp devient égale à 0 V.
Le MESFET prend le mode enrichissement dans la région située sous la courbe et prend le mode appauvrissement dans la région située audesssus.
Comme représenté sur la figure 6A, la courbe donnant la tension de pincement de 0 V présente une pente qui va en diminuant vers la droite. Plus spécifiquement, si la concentration en impuretés est augmentée tandis que l'épaisseur de la couche de transfert d'électrons 51 est maintenue constante, le mode passe du mode enrichissement au mode appauvrissement au niveau d'un point de croisement sur la courbe. Par conséquent, afin d'atténuer une augmentation de la résistance par carré de la couche de transfert d'électrons amincie 51 tout en conservant le mode enrichissement, la concentration en impuretés est établie de manière à être au-dessous de la courbe de la figure 6A, de préférence à proximité de la courbe.
Puis par report à la figure 6B, la relation qui lie la concentration en impuretés et un courant de drain de saturation est décrite.
La figure 6B est un graphique qui représente un produit de la concentration en impuretés et de l'épaisseur de la couche de transfert d'électrons 51 lorsque la tension de pincement Vp devient égale à 0 V, en fonction de la concentration en impuretés. L'abscisse représente la concentration en impuretés de la couche de transfert d'électrons 51 en cm-3 et l'ordonnée représente le produit de la concentration en impuretés et de l'épaisseur. La constitution du MESFET est la même que sur la figure 6A.
Lorsque la concentration en impuretés de la couche de transfert d'électrons 51 est augmentée, le produit de la concentration en impuretés et de l'épaisseur lorsque la tension de pincement devient égale à 0 V augmente également. Le courant de drain de saturation peut être corrélé avec le produit de la concentration en impuretés et de l'épaisseur et lorsque le produit augmente, le courant de drain de saturation augmente. Par conséquent, lorsque la concentration en impuretés de la couche de transfert d'électrons 51 est augmentée tout en conservant la condition consistant en ce que la tension de pincement devient égale à O V, le courant de drain de saturation augmente. C'est-à-dire que même si la couche de transfert d'électrons 51 est rendue mince, si la concentration en impuretes est augmentée en correspondance, non seulement le courant de drain de saturation peut être empêché d'être abaissé mais par ailleurs, un courant de drain de saturation plus important peut être obtenu.
Puis la relation qui lie l'épaisseur d'une région capuchon formée directement sur la couche de transfert d'électrons et la résistance par carré de la couche de transfert d'électrons d'un MESFET est décrite.
La figure 7A est une vue en coupe d'un MESFET du type à évidement classique comportant une surface mise à nu constituée par une couche de transfert d'électrons au niveau des deux côtes de l'électrode de grille. Dans le MESFET représenté sur la figure 4, la couche de contact de grille 52 est disposée entre la couche de transfert d'électrons 51 et l'électrode de grille 55. Dans le MESFET représenté sur la figure 7A, cependant, l'électrode de grille 55 est formée directement sur la surface de la couche de transfert d'électrons 51 afin d'utiliser un contact Schottky. Les autres structures sont les memes que celles du MESFET représenté sur la figure 4.
Dans le MESFET représenté sur la figure 7A, un espace est formé entre une couche capuchon 53 et l'électrode de grille 55. La surface de la couche de transfert d'électrons 51 est mise à nu dans cet espace.
Une couche d'appauvrissement de surface 51b est formée dans la couche de surface de la couche de transfert d'électrons mise à nu 51. Cette couche d'appauvrissement de surface 51b réduit l'épaisseur effective de la couche de transfert d'électrons 51 et augmente la résistance entre la source et le drain.
La figure 7B est une vue en coupe d'un MESFET du type grille enterrée comportant une couche de transfert d'électrons recouverte d'une couche capuchon au niveau des deux côtés de l'électrode de grille. L'électrode de grille 55 remplit complètement un évidement formé dans la couche capuchon 53 qui est en contact avec les parois latérales de l'électrode de grille. Par conséquent, la surface de la couche de transfert d'électrons à proximite des parois latérales ne sera pas mise à nu mais sera recouverte de la couche capuchon 53 de telle sorte qu'une couche d'appauvrissement de surface est difficile à former dans la couche de surface de la couche de transfert d'électrons 51. L'épaisseur d'une couche d'appauvrissement formée au niveau de l'interface entre la couche de transfert d'électrons 51 et la couche capuchon 53 dépend de l'épaisseur de la couche capuchon 53.
La figure 7C est un graphique qui représente la résistance par carré d'une couche de transfert d'électrons en fonction de l'épaisseur d'une couche capuchon formee sur la couche de transfert d'électrons.
L'abscisse représente l'épaisseur de la couche capuchon en nm et l'ordonnée represente la résistance par carré en / O . La couche de transfert d'électrons a été réalisée en GaAs, son épaisseur est de 46 nm, sa concentration en impuretés est de 1 x 1018 cm-3 et la couche capuchon a été réalisée en GaAs.
Comme représenté sur la figure 7C, lorsque la couche capuchon est rendue mince, la résistance par carré augmente. Lorsque la couche capuchon est rendue plus mince que 100 nm, la résistance par carré augmente fortement. La raison pour laquelle la résistance par carre augmente lorsque la couche capuchon est rendue épaisse peut être attribuée au fait que, du fait de la présence de la couche capuchon, la couche d'appauvrissement de surface dans la couche capuchon se termine en une position intermédiaire de l'épaisseur globale de la couche capuchon et n'atteint pas de manière significative la couche de transfert de porteurs.
Il est par conséquent préférable d'établir l'épaisseur de la couche capuchon à 100 nm ou plus épais afin d'atténuer une augmentation de la résistance par carré qui serait sinon générée par la couche d'appauvrissement de surface, et il peut être compris au vu de la figure 7C que l'épaisseur est de façon davantage préférable établie à 130 nm ou plus. La conclusion consistant en ce que l'épaisseur de la couche capuchon est de préférence de 100 nm ou plus ou de façon davantage préférable de 130 nm ou plus suppose que la région capuchon qui recouvre la surface de la couche de transfert de porteurs est une unique couche. La région capuchon n'est pas limitée seulement à une unique couche capuchon mais elle peut être formée par une pluralité de couches en interposant d'autres couches semiconductrices entre la couche capuchon et la couche de transfert de porteurs. Dans ce cas, si la couche capuchon est rendue plus épaisse que 100 nm ou plus, la couche d'appauvrissement de surface peut être positionnée de manière à être suffisamment éloignée de la couche de transfert de porteurs de telle sorte que les effets de la région capuchon ne puissent pas être abaissés.
La couche de contact de grille 52 décrite en relation avec la figure 4 est utilise pour augmenter l'extension de la couche d'appauvrissement formée juste sous l'électrode de grille (en augmentant la profondeur de pénétration de la couche d'appauvrissement au travers de la couche de transfert de porteurs).
Cette couche de contact de grille au niveau des régions entre l'électrode de grille et les régions de source et de drain peut fonctionner en tant que région capuchon.
Plus spécifiquement, l'épaisseur de la couche de contact de grille qui fonctionne en tant que région capuchon peut être rendue plus importante que celle de la région juste sous l'électrode de grille. Avec cette épaisseur, la couche d'appauvrissement de surface formée dans la couche de contact de grille au niveau de la région capuchon se termine en une position intermédiaire de la profondeur globale de la couche de contact de grille et n'atteint pas de manière significative la couche de transfert de porteurs. De cette manière, une augmentation de la résistance par carré peut être éliminée même si la couche capuchon 53 n'est pas formée ou si la couche capuchon 53 présente une épaisseur (par exemple 100 nm ou moins) qui est telle que la couche d'appauvrissement ne se termine pas en une position intermédiaire de la totalité de la région de profondeur de la couche capuchon 53.
Brièvement, une augmentation de la résistance par carré peut être évitée en formant la région capuchon semiconductrice sur la couche de transfert de porteurs au niveau des régions entre l'électrode de grille et les régions de source et de drain, la région capuchon semiconductrice présentant une épaisseur qui est telle que la couche d'appauvrissement de surface se termine en une position intermédiaire de la profondeur globale de la région capuchon, incluant la couche de contact de grille, et n'atteint pas de manière significative la couche de transfert de porteurs.
Puis le mode de réalisation de l'invention est decrit par report aux figures 1 et 2.
La figure 1 est une vue en coupe qui représente la structure d'un MESFET du premier mode de réalisation. Dans ce qui suit, un procédé de fabrication de MESFET sera décrit.
Sur un substrat 1 réalisé en GaAs semi-isolant, une couche tampon 2, une couche de transfert d'électrons 3, une couche de relaxation 4 pour atténuer la rugosité au niveau de l'interface entre les couches 3 et 5, une couche de contact de grille 5, une couche d'arrêt de gravure 7 et une couche capuchon 8 sont stratifiees séquentiellement selon cet ordre au moyen d'une épitaxie par jet moléculaire (MBE). La température du substrat pendant la croissance épitaxiale est d'environ 630"C.
La couche tampon 2 est réalisée en GaAs non dopé et est d'une épaisseur de 500 nm. La couche de transfert d'électrons 3 est réalisée en GaAs de type N dopé au Si présentant une concentration en impuretés de 1 x 1018 cm-3 et une épaisseur de 20 nm. La couche de relaxation 4 est réalisée en GaAs non dopé et présente une épaisseur de 5 nm. La couche de contact de grille 5 est réalisée en Alo,sGao,sAs non dope et présente une épaisseur de 20 nm.
La couche d'espacement 6 est réalisée en GaAs non dopé et présente une épaisseur de 5 nm. La couche d'arrêt de gravure 7 est réalisée en AlO 5GaO.5As non dopé et présente une épaisseur 5 nm. La couche capuchon 8 est réalisée en GaAs non dopé et présente une épaisseur de 130 nm.
Puis un motif de réserve est formé, lequel comporte des ouvertures, au niveau des régions correspondant à celles où des électrodes de source et de drain sont formées. En utilisant ce motif de réserve en tant que masque, des ions de Si sont implantés sous les conditions constituées par, par exemple, une énergie d'accélération de 150 à 175 keV et une dose de 1 x 10'3 cm-2. Les atomes de Si implantés sont activés par un traitement thermique pendant 20 minutes à 850"C. De cette manière, des régions faible résistance 10S et 10D sont formées au niveau des régions correspondant à celles au niveau desquelles les électrodes de source et de drain sont formées, les régions de faible résistance 10S et 10D s'étendant depuis la couche capuchon 8 vers le bas à l'intérieur de la couche de surface de la couche de transfert d'électrons 3.
Sans ôter le motif de réserve utilisé en tant que masque, une stratification de AuGe/Au est déposée au moyen d'un dépôt en phase vapeur. Par exemple, la couche en AuGe est d'une épaisseur de 50 nm et la couche en Au est d'une épaisseur de 300 nm. Ensuite, le motif de réserve et la couche en AuGe/Au déposée dessus sont ôtés. De cette manière, une électrode de source 9S et une électrode de drain 9D sont formées. Selon ce mode de réalisation, la distance LSD entre les électrodes de source et de drain 9S et 9D est établie à 4 zm.
Les interfaces entre la couche capuchon 8 et les électrodes de source et de drain 9S et 9D sont alliées par l'intermédiaire d'un traitement thermique pendant environ 2 minutes à une température de 450"C dans une atmosphère de N2
Un motif de réserve est formé, lequel comporte une ouverture au niveau de la région correspondant à une région de formation d'électrode de grille entre les électrodes de source et de drain 9S et 9D.
Un motif de réserve est formé, lequel comporte une ouverture au niveau de la région correspondant à une région de formation d'électrode de grille entre les électrodes de source et de drain 9S et 9D.
En utilisant ce motif de réserve en tant que masque, la couche capuchon 8 est gravée au moyen d'une gravure ionique réactive (RIE) qui utilise SiCl4 + SF6 en tant que gaz de gravure. Ce gaz de gravure grave légèrement l'AlGaAs de telle sorte que la gravure suivant la direction de profondeur s'arrête lorsque la surface supérieure de la couche d'arrêt de gravure 7 réalisée en AlGaAs est mise à nu.
Au moyen d'une gravure par voie humide qui utilise du HNO3, la couche d'arrêt de gravure 7 au niveau de la région mise à nu est posttraitée. Le HNO3 ôte la couche d'arrêt de gravure 7 endommagée par la gravure par voie sèche et met à nu la surface de la couche d'espacement 6. De cette manière, un évidement 12 est formé, lequel s'étend jusqu'à la surface supérieure de la couche d'espacement 6.
Sans ôter le motif de réserve utilisé en tant que masque de gravure, une couche en Al est déposée en phase vapeur jusqu'a une épaisseur de 300 nm. Ensuite, le motif de réserve et la couche en Al déposée en phase vapeur dessus sont ôtés. De cette manière, une électrode de grille 1 1 en Al remplissant complètement l'évidement 12 est formée. Selon ce mode de réalisation, la distance LSG entre l'extrémité de l'électrode de source 9S sur le côté d'électrode de grille et le centre de l'électrode de grille 1 1 est établie à 1,5 pm et la longueur de grille LG est établie à 0,9 llm.
La figure 2 représente la caractéristique de courant-tension du
MESFET représenté sur la figure 1. L'abscisse représente une tension de drain en V et l'ordonnée représente un courant de drain en mA.
MESFET représenté sur la figure 1. L'abscisse représente une tension de drain en V et l'ordonnée représente un courant de drain en mA.
Une tension de grille est indiquée au niveau de chaque courbe de la figure 2. Le courant de drain circule difficilement pour la tension de grille de 0 V. On peut par conséquent comprendre que le MESFET prend le mode enrichissement. Lorsque la tension de grille augmente, le courant de drain de saturation augmente. Le courant de drain de saturation est d'environ 160 mA pour la tension de grille de 1,6 V.
Puisque l'épaisseur de la couche capuchon 8 du MESFET représenté sur la figure 1 est de 130 nm, on peut s'attendre à ce qu'une augmentation de la résistance par carré de la couche de transfert d'électrons 3 soit atténuée, comme il a été discuté en relation avec la figure 7C. En outre, puisque la couche capuchon 8 est en contact avec les parois latérales de l'électrode de grille 11, une couche d'appauvrissement de surface telle que représentée sur la figure 7A est empêchée d'être formée au niveau des deux côtés de l'électrode de grille.
Le rapport de composition de l'Al de la couche de contact de grille 5 réalisée en AlGaAs est établi à 0,5. Ce rapport de composition de l'Al de la couche de contact de grille 5 a été classiquement établi à environ 0,2. En augmentant le rapport de composition de l'Al, le potentiel interne au niveau de l'interface entre l'électrode de grille 1 1 et la couche de contact de grille 5 peut être augmenté. Comme il a été discuté en relation avec la figure 5B, lorsque le potentiel interne est augmenté, la tension de pincement augmente et le courant de fuite de grille pour une tension de grille positive peut être réduit. Par conséquent, l'augmentation du potentiel interne est efficace pour la fabrication d'un MESFET de mode enrichissement. Des effets similaires peuvent être attendus pour le rapport de composition de 0,4 à 1,0 de l'Al dans la couche de contact de grille.
La couche de relaxation 4 atténue la rugosité de l'interface entre la couche de transfert d'électrons et la couche de contact de grille 5.
La couche d'arrêt de gravure 7 présentant une vitesse de gravure différente à la fois de la couche d'espacement 6 et de la couche capuchon 8 est formée sur la couche d'espacement 6 sur la couche de contact de grille 5. Le fait de prévoir cette couche d'arrêt de gravure 7 facilite la commande de la profondeur de l'évidement 12.
Selon le premier mode de réalisation, la distance d'électrode source-drain LSD du MESFET représenté sur la figure 1 est établie à 4 llm Afin d'améliorer l'efficacité de drain du MESFET, il est préférable d'établir la distance d'électrode source-drain LSD à 4 zm ou moins. Par ailleurs, la distance Lsc entre l'électrode de source et le centre de l'électrode de grille est établie à 1,5 llm. Afin d'obtenir une bonne conductance mutuelle, cette distance Lsc est de préférence établie à 1,5 llm ou moins.
La figure 3A est une vue en coupe d'un MESFET selon le second mode de réalisation de l'invention. Pour le MESFET représenté sur la figure 1, les électrodes de source et de drain 9S et 9D sont formées sur la couche capuchon 8. A l'opposé, pour le MESFET représenté sur la figure 3A, des évidements 13S et 13D sont formés de manière à s'étendre depuis la couche capuchon 8 vers le bas jusqu'à la couche de fond de la couche d'espacement 6 afin de mettre à nu la surface supérieure de la couche de contact de grille 5 de telle sorte que les électrodes de source et de drain 9S et 9D soient formées en contact direct avec la couche de contact de grille 5.
Pour le MESFET représenté sur la figure 1, les régions de faible résistance dopées au Si 10S et 10D font que la couche de transfert d'électrons 3 est en contact ohmique avec les régions de source et de drain 9S et 9D. A l'opposé, pour le MESFET représenté sur la figure 3A, il y a seulement la couche de relaxation 4 et la couche de contact de grille 5 entre la couche de transfert d'électrons 3 et les électrodes de source et de drain 9S et 9D de telle sorte qu'un contact ohmique peut être établi en alliant seulement les régions inférieures sous les électrodes de source et de drain 9S et 9D. Les autre structures sont similaires à celles du MESFET représenté sur la figure 1.
Dans ce qui suit, un procédé de fabrication pour un MESFET représenté sur la figure 3A est décrit, tout en portant attention à différents points résultant du procédé de fabrication pour le MESFET représenté sur la figure 1.
En tant que substitution au processus d'implantation d'ions Si pour former les régions faible résistance 10S et 10D représentées sur la figure 1, un motif de réserve est formé, lequel comporte des ouvertures au niveau des régions correspondant aux régions au niveau desquelles les électrodes de source et de drain 9S et 9D sont formées. Au travers de ces ouvertures, la couche capuchon 8, la couche d'arrêt de gravure 7 et la couche d'espacement 6 sont gravées afin de former des évidements 13S et 13D. Les conditions de gravure pour la couche capuchon 8 et la couche d'arrêt de gravure 7 sont similaires aux conditions de formation de l'évidement 12 de la figure 1.
Les conditions de gravure pour la couche d'espacement 6 sont similaires aux conditions de gravure pour la couche capuchon 8.
Sans ôter le motif de réserve utilisé en tant que masque de gravure, une stratification en AuGe/Au est déposée au moyen d'un dépôt en phase vapeur. Ensuite, par l'intermédiaire d'un procédé d'enlèvement par gravure sous-jacente (lift-off), les électrodes de source et de drain 9S et 9D sont formées. Un traitement thermique est realisé pendant 2 minutes à une température de 450"C sous une atmosphère de N2 afin d'allier les régions sous les électrodes de source et drain 9S et 9D.
Les autres processus sont similaires à ceux décrits en relation avec la figure 1.
Dans le MESFET représenté sur la figure 3A, les régions alliées aboutissent au fait que la couche de transfert d'électrons 3 est en contact ohmique avec les électrodes de source et de drain 9S et 9D. A l'opposé, dans le MESFET représenté sur la figure 1, les régions à faible résistance 10S et 10D formées au travers de la couche de contact de grille 5 font que la couche de transfert d'électrons 3 est en contact ohmique avec les électrodes de source et de drain 9S et 9D.
Le rapport de composition de l'Al dans la couche de contact de grille 5 réalisée en AlGaAs est d'environ 0,5. Avec un tel rapport de composition de l'Al relativement élevé, les atomes de Si implantés deviennent difficiles à activer. Par conséquent, il est difficile d'abaisser la résistance de contact entre la couche de transfert d'électrons et les électrodes de source et de drain 9S et 9D.
Comme représenté sur la figure 3A, en mettant en contact la couche de transfert d'électrons 3 et les électrodes de source et de drain 9S et 9D au moyen des régions alliées, la résistance de contact entre la couche de transfert d'électrons 3 et les électrodes de source et de drain 9S et 9D peut être abaissée.
La figure 3B représente une modification du MESFET du second mode de réalisation represente sur la figure 3A. Pour le MESFET représenté sur la figure 3A, les électrodes de source et de drain 9S et 9D sont telles qu'elles sont en contact avec la couche de contact de grille 5. Cependant, pour le MESFET représenté sur la figure 3B, les électrodes de source et de drain 9S et 9D sont telles qu'elles sont amenées en contact avec la couche de relaxation 4. Les autres structures sont similaires à celles du MESFET représenté sur la figure 3A.
Par ailleurs, dans la structure représentée sur la figure 3B, la couche de transfert d'électrons 3 et les électrodes de source et de drain 9S et 9D sont connectées au moyen de contacts ohmiques sans utiliser les régions dopées au Si formées au travers de la couche de contact de grille 5. Par conséquent, une augmentation de la résistance de contact entre la couche de transfert d'électrons 3 et les électrodes de source et de drain 9S et 9D peut être atténuée.
Dans le MESFET représenté sur la figure 3B, les électrodes de source et de drain 9S et 9D sont en contact avec la couche de relaxation 4. Si la couche de relaxation 4 n'est pas formée ou dans d'autres cas, elles peuvent être amenées en contact direct avec la couche de transfert d'électrons 3.
Selon les premier et second modes de réalisation, un substrat en
GaAs est utilisé, la couche de transfert d'électrons 3, la couche de relaxation 4, la couche d'espacement 6 et la couche capuchon 8 sont réalisées en GaAs, et la couche de contact de grille 5 ainsi que la couche d'arrêt de gravure sont réalisées en AlGaAs. D'autres matériaux peuvent être utilisés en lieu et place.
GaAs est utilisé, la couche de transfert d'électrons 3, la couche de relaxation 4, la couche d'espacement 6 et la couche capuchon 8 sont réalisées en GaAs, et la couche de contact de grille 5 ainsi que la couche d'arrêt de gravure sont réalisées en AlGaAs. D'autres matériaux peuvent être utilisés en lieu et place.
Par exemple, dans le cas d'un substrat en GaAs, les autres matériaux peuvent être l'InGaAs pour la couche de transfert d'électrons 3, l'InGaAs ou le GaAs pour la couche de relaxation 4, l'AlGaAs pour la couche de contact de grille 5 et la couche d'arrêt de gravure 7 et le GaAs pour la couche d'espacement 6 et la couche capuchon 8. Dans le cas d'un substrat en InP, les autres matériaux peuvent être l'InGaAs pour la couche de transfert d'électrons 3, la couche de relaxation 4 et la couche d'espacement 6, l'AlInAs pour la couche de contact de grille 5 et la couche d'arrêt de gravure 7 et l'InP pour la couche capuchon 8.
La présente invention a été décrite en connexion avec les modes de réalisation particuliers. L'invention n'est pas limitée seulement aux modes de réalisation mentionnés ci-avant. Il apparaîtra à l'homme de l'art que diverses modifications, améliorations, combinaisons et similaire peuvent être apportées sans que l'on s'écarte du cadre de l'invention.
Claims (24)
1. Dispositif à semiconducteur caractérisé en ce qu'il comprend:
un substrat de support (1; 50);
une couche de transfert de porteurs (3 ; 51) en un matériau semiconducteur composite disposée sur ou au-dessus dudit substrat de support;
une électrode de grille (11 ; 55) disposée sur ou au-dessus de ladite couche de transfert de porteurs au niveau d'une région partielle de celle-ci;
une couche capuchon (8 ; 53) en un matériau semiconducteur composite non dopé disposée sur ou au-dessus de ladite couche de transfert de porteurs au niveau des deux côtés de ladite électrode de grille, ladite couche capuchon présentant une épaisseur de 100 nm ou plus ; et
deux électrodes de courant (9S, 9D ; 54S, 54D) en contact ohmique avec ladite couche de transfert de porteurs.
2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre
une couche de contact de grille (5 ; 52) en un matériau semiconducteur composite présentant une bande interdite supérieure à la bande interdite de ladite couche de transfert de porteurs (3 ; 51), ladite couche de contact de grille étant disposée entre ladite couche de transfert de porteurs et ladite électrode de grille (11; 55).
3. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que lesdites deux électrodes de courant sont formées sur ladite couche capuchon.
4. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'il comprend en outre deux évidements formés au niveau de régions correspondant aux régions au niveau desquelles lesdites deux électrodes de courant (9S, 9D ; 54S, 54D) sont formées, lesdits deux évidements s'étendant depuis la surface supérieure de ladite couche capuchon jusqu'à au moins la surface inférieure de ladite couche capuchon, et lesdites deux électrodes de courant étant disposées dans lesdits deux évidements.
5. Dispositif à semiconducteur selon la revendication 4, caractérisé en ce qu'il comprend en outre deux évidements formés au niveau de régions correspondant aux régions au niveau desquelles lesdites deux électrodes de courant sont formées, lesdits deux évidements s'étendant depuis la surface supérieure de ladite couche capuchon jusqu'à au moins la surface inférieure de ladite couche de contact de grille, et lesdites deux électrodes de courant (9S, 9D ; 54S, 54D) étant disposées dans lesdits deux évidements.
6. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'un potentiel interne s'instaurant au niveau de l'interface entre ladite électrode de grille et ladite couche de contact de grille et une épaisseur et une concentration en impuretés de ladite couche de transfert de porteurs sont choisis de telle sorte que ladite couche de transfert de porteurs au niveau de la région sous ladite électrode de grille soit appauvrie sur la totalité de sa largeur avec pour condition qu'une tension externe n'est pas appliquée à ladite électrode de grille.
7. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que ladite électrode de grille comporte des parois latérales faisant face auxdites couches capuchon et lesdites couches capuchon sont en contact avec lesdites parois latérales de ladite électrode de grille.
8. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'une distance entre lesdites deux électrodes de courant est de 4 pm ou moins.
9. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'il comprend en outre
une couche de relaxation (4) en un matériau semiconducteur composite non dopé qui est le même que celui de ladite couche de transfert de porteurs, ladite couche de relaxation étant disposée entre ladite couche de transfert de porteurs et ladite couche de contact de grille.
10. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'il comprend en outre:
une couche d'espacement (6) en un matériau semiconducteur composite non dopé disposée entre ladite couche de contact de grille et ladite couche capuchon ; et
une couche d'arrêt de gravure (7) disposée entre ladite couche d'espacement et ladite couche capuchon et présentant une vitesse de gravure différente des vitesses de gravure de ladite couche d'espacement et de ladite couche capuchon, dans lequel ladite électrode de grille est disposée de manière à être en contact avec ladite couche d'espacement.
11. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que
ledit substrat de support et ladite couche capuchon sont réalisés en GaAs non dopé;
ladite couche de transfert de porteurs est réalisée en GaAs dopé avec des impuretés de type N ; et
ladite couche de contact de grille est réalisée en AlGaAs non dopé.
12. Dispositif à semiconducteur selon la revendication 11, caractérisé en ce que le rapport de composition de l'Al dans ladite couche de contact de grille est compris entre 0,4 et 1,0.
13. Dispositif à semiconducteur selon la revendication 9, caractérisé en ce que
ledit substrat de support, ladite couche capuchon et ladite couche de relaxation sont réalisés en GaAs non dopé
ladite couche de transfert de porteurs est réalisée en GaAs dopé avec des impuretés de type N ; et
ladite couche de contact de grille est réalisée en AlGaAs non dopé.
14. Dispositif à semiconducteur selon la revendication 10, caractérisé en ce que
ledit substrat de support, ladite couche capuchon et ladite couche d'espacement sont réalisés en GaAs non dopé;
ladite couche de transfert de porteurs est réalisée en GaAs dopé avec des impuretés de type N ; et
ladite couche de contact de grille et ladite couche d'arrêt de gravure sont réalisées en AlGaAs non dopé.
15. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que:
ledit substrat de support et ladite couche capuchon sont réalisés en GaAs non dopé;
ladite couche de transfert de porteurs est réalisée en InGaAs dopé avec des impuretés de type N; et
ladite couche de contact de grille est réalisée en AlGaAs non dopé.
16. Dispositif à semiconducteur selon la revendication 15, caractérisé en ce que le rapport de composition de l'Al dans ladite couche de contact de grille est compris entre 0,4 et 1,0.
17. Dispositif à semiconducteur selon la revendication 9, caractérisé en ce que
ledit substrat de support et ladite couche capuchon sont réalisés en GaAs non dopé;
ladite couche de transfert de porteurs est réalisée en InGaAs dopé avec des impuretés de type N;
ladite couche de contact de grille est réalisée en AlGaAs non dopé ; et
ladite couche de relaxation est réalisée en InGaAs non dopé ou en GaAs non dopé.
18. Dispositif à semiconducteur selon la revendication 10, caractérisé en ce que
ledit substrat de support, ladite couche capuchon et ladite couche d'espacement sont réalisés en GaAs non dopé
ladite couche de transfert de porteurs est réalisée en InGaAs dopé avec des impuretés de type N ; et
ladite couche de contact de grille et ladite couche d'arrêt de gravure sont réalisées en AlGaAs non dopé.
19. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que
ledit substrat de support et ladite couche capuchon sont réalisés en InP non dopé;
ladite couche de transfert de porteurs est réalisée en InGaAs dopé avec des impuretés de type N ; et
ladite couche de contact de grille est réalisée en Alias non dopé.
20. Dispositif à semiconducteur selon la revendication 9, caractérisé en ce que:
ledit substrat de support et ladite couche capuchon sont réalisés en InP non dopé;
ladite couche de transfert de porteurs est réalisée en InGaAs dopé avec des impuretés de type N;
ladite couche de contact de grille est réalisée en Alitas non dopé; et
ladite couche de relaxation est réalisée en InGaAs non dopé.
21. Dispositif à semiconducteur selon la revendication 10, caractérisé en ce que
ledit substrat de support et ladite couche capuchon sont réalisés en InP non dopé;
ladite couche de transfert de porteurs est réalisée en InGaAs dopé avec des impuretés de type N ; et
ladite couche de contact de grille et ladite couche d'arrêt de gravure sont réalisées en Alias non dopé.
22. Dispositif à semiconducteur, caractérisé en ce qu'il comprend:
un substrat de support (1; 50);
une couche de transfert de porteurs (3 ; 51) disposée sur ou audessus dudit substrat de support, ladite couche de transfert de porteurs étant réalisée en un matériau semiconducteur composite contenant des impuretés pour conférer une certaine conductivité;
une électrode de grille (11 ; 55) disposée sur ou au-dessus de ladite couche de transfert de porteurs au niveau d'une région partielle de celle-ci
une région de source (95 ; 54S) et une région de drain (9D ; 54D) connectées électriquement à ladite couche de transfert de porteurs, lesdites régions de source et de drain étant disposées au niveau des deux côtés de ladite électrode de grille et étant espacées de ladite électrode de grille ; et
une région capuchon (8 ; 53) en un matériau semiconducteur composite disposée sur ou au-dessus de ladite couche de transfert de porteurs au niveau de régions entre ladite électrode de grille et lesdites régions de source et de drain, ladite région capuchon présentant une épaisseur égale ou supérieure à l'épaisseur d'une couche d'appauvrissement de surface s'étendant depuis la surface supérieure de la région capuchon jusqu'à l'intérieur de celle-ci.
23. Dispositif à semiconducteur selon la revendication 22, caractérisé en ce qu'il comprend en outre
une couche de contact de grille (5 ; 52) en un matériau semiconducteur composite présentant une bande interdite supérieure à la bande interdite de ladite couche de transfert de porteurs, ladite couche de contact de grille étant disposée entre ladite couche de transfert de porteurs et ladite électrode de grille.
24. Dispositif à semiconducteur selon la revendication 22, caractérisé en ce qu'un potentiel interne instauré au niveau de l'interface entre ladite électrode de grille et ladite couche de contact de grille et une épaisseur et une concentration en impuretés de ladite couche de transfert de porteurs sont choisis de telle sorte que ladite couche de transfert de porteurs au niveau de la région sous ladite électrode de grille soit appauvrie sur la totalité de sa largeur avec pour condition qu'une tension externe n'est pas appliquée à ladite électrode de grille.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04016096A JP3616447B2 (ja) | 1996-02-27 | 1996-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2745421A1 true FR2745421A1 (fr) | 1997-08-29 |
| FR2745421B1 FR2745421B1 (fr) | 1999-05-28 |
Family
ID=12573018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9610436A Expired - Fee Related FR2745421B1 (fr) | 1996-02-27 | 1996-08-26 | Mesfet du type enrichissement |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5949095A (fr) |
| JP (1) | JP3616447B2 (fr) |
| KR (1) | KR100250793B1 (fr) |
| FR (1) | FR2745421B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1630860A3 (fr) * | 1998-09-29 | 2008-03-05 | Raytheon Company | Transistors pseudomorphiques à haute mobilité d'électrons |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3141841B2 (ja) * | 1998-05-28 | 2001-03-07 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ |
| JP3416532B2 (ja) * | 1998-06-15 | 2003-06-16 | 富士通カンタムデバイス株式会社 | 化合物半導体装置及びその製造方法 |
| JP3707766B2 (ja) | 1999-09-09 | 2005-10-19 | 株式会社村田製作所 | 電界効果型半導体装置 |
| US6528405B1 (en) * | 2000-02-18 | 2003-03-04 | Motorola, Inc. | Enhancement mode RF device and fabrication method |
| US6452221B1 (en) * | 2000-09-21 | 2002-09-17 | Trw Inc. | Enhancement mode device |
| WO2003050849A2 (fr) * | 2001-12-06 | 2003-06-19 | Hrl Laboratories, Llc | Transistor a effet de champ et a heterojonction gan pour hyperfrequences a faible bruit et haute puissance |
| US6893947B2 (en) * | 2002-06-25 | 2005-05-17 | Freescale Semiconductor, Inc. | Advanced RF enhancement-mode FETs with improved gate properties |
| TWI430341B (zh) * | 2003-09-09 | 2014-03-11 | Univ California | 單一或多重閘極場平板之製造 |
| JP2006173571A (ja) | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | 半導体素子のトランジスタ及びその製造方法 |
| JP2006202862A (ja) * | 2005-01-19 | 2006-08-03 | Sony Corp | ヘテロ接合半導体装置及びその製造方法 |
| JP2008235347A (ja) * | 2007-03-16 | 2008-10-02 | Sharp Corp | リセスゲート型ｈｆｅｔの製造方法 |
| US8129749B2 (en) * | 2008-03-28 | 2012-03-06 | Intel Corporation | Double quantum well structures for transistors |
| US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
| KR102456957B1 (ko) | 2019-05-17 | 2022-10-21 | 한국전자통신연구원 | 전계효과 트랜지스터 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043777A (en) * | 1989-04-03 | 1991-08-27 | Westinghouse Electric Corp. | Power FETS with improved high voltage performance |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143577A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 埋め込みゲ−ト電界効果トランジスタの製造方法 |
| JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4641161A (en) * | 1984-09-28 | 1987-02-03 | Texas Instruments Incorporated | Heterojunction device |
| US4888626A (en) * | 1985-03-07 | 1989-12-19 | The United States Of America As Represented By The Secretary Of The Navy | Self-aligned gaas fet with low 1/f noise |
| US4656076A (en) * | 1985-04-26 | 1987-04-07 | Triquint Semiconductors, Inc. | Self-aligned recessed gate process |
| US5411914A (en) * | 1988-02-19 | 1995-05-02 | Massachusetts Institute Of Technology | III-V based integrated circuits having low temperature growth buffer or passivation layers |
| JPH01268071A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 化合物半導体素子 |
| JP2518397B2 (ja) * | 1989-06-02 | 1996-07-24 | 三菱電機株式会社 | 電界効果トランジスタ |
| JPH05206171A (ja) * | 1992-01-27 | 1993-08-13 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
| JP3294411B2 (ja) * | 1993-12-28 | 2002-06-24 | 富士通株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-02-27 JP JP04016096A patent/JP3616447B2/ja not_active Expired - Fee Related
- 1996-08-13 US US08/689,661 patent/US5949095A/en not_active Expired - Lifetime
- 1996-08-26 FR FR9610436A patent/FR2745421B1/fr not_active Expired - Fee Related
-
1997
- 1997-01-20 KR KR1019970001484A patent/KR100250793B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043777A (en) * | 1989-04-03 | 1991-08-27 | Westinghouse Electric Corp. | Power FETS with improved high voltage performance |
Non-Patent Citations (6)
| Title |
|---|
| CHANG-LEE CHEN ET AL: "HIGH-BREAKDOWN-VOLTAGE MESFET WITH A LOW-TEMPERATURE-GROWN GAAS PASSIVATION LAYER AND OVERLAPPING GATE STRUCTURE", 1 June 1992, IEEE ELECTRON DEVICE LETTERS, VOL. 13, NR. 6, PAGE(S) 335 - 337, XP000370722 * |
| GREENBERG D R: "A PSEUDOMORPHIC A1GAAS/N+-INGAAS METAL-INSULATOR-DOPED CHANNEL FET FOR BROAD-BAND, LARGE-SIGNAL APPLICATIONS", 1 August 1991, IEEE ELECTRON DEVICE LETTERS, VOL. 12, NR. 8, PAGE(S) 436 - 438, XP000216547 * |
| HIDETOSHI MATSUMOTO ET AL: "0.15 M GATE I-ALGAAS/N-GAAS HIGFET WITH A 13.3 S/VCM K-VALUE", 1 September 1993, IEICE TRANSACTIONS ON ELECTRONICS, VOL. E76-C, NR. 9, PAGE(S) 1373 - 1377, XP000411548 * |
| LAUTERBACH C ET AL: "ION IMPLANTED CONFINEMENT LAYER FOR AN INP/INGAAS/INP:FE HETEROJUNCTION FIELD-EFFECT TRANSISTOR", 30 July 1990, APPLIED PHYSICS LETTERS, VOL. 57, NR. 5, PAGE(S) 481 - 483, XP000150150 * |
| NAOTAKA IWATA ET AL: "HIGH-POWER AND HIGH-EFFICIENCY GAAS MESFETS WITH UNDOPED GAAS LAYERS IN THE CHANNELS", 1 July 1992, NEC RESEARCH AND DEVELOPMENT, VOL. 33, NR. 3, PAGE(S) 286 - 295, XP000327424 * |
| SANDEEP R BAHL ET AL: "AN IN0.52AL0.48AS/N+-INXGA1-XAS HETEROSTRUCTURE FIELD-EFFECT TRANSISTOR WITH AN IN-ENRICHED CHANNEL 1", 23 April 1990, PROCEEDINGS OF THE INDIUM PHOSPHIDE AND RELATED MATERIALS CONFERENC, DENVER, APR. 23 - 25, 1990, VOL. VOL. 1, NR. CONF. 2, PAGE(S) 100 - 103, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, XP000170200 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1630860A3 (fr) * | 1998-09-29 | 2008-03-05 | Raytheon Company | Transistors pseudomorphiques à haute mobilité d'électrons |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100250793B1 (ko) | 2000-04-01 |
| JP3616447B2 (ja) | 2005-02-02 |
| FR2745421B1 (fr) | 1999-05-28 |
| US5949095A (en) | 1999-09-07 |
| JPH09232336A (ja) | 1997-09-05 |
| KR970063789A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0017531B1 (fr) | Transistor à effet de champ à fréquence de coupure élevée et son procédé de réalisation | |
| FR2745421A1 (fr) | Mesfet du type enrichissement | |
| FR2600821A1 (fr) | Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative | |
| FR2700890A1 (fr) | Dispositif à transistor composé à effet de champ ayant une électrode de Schottky. | |
| FR2593966A1 (fr) | Structure semi-conductrice monolithique d'un transistor bipolaire a heterojonction et d'un laser | |
| FR2568410A1 (fr) | Transistor statique a induction et son circuit integre | |
| EP0305253B1 (fr) | Transistor hyperfréquence à double hétérojonction | |
| EP0070211A1 (fr) | Transistor balistique à multiples hétérojonctions | |
| EP0522952B1 (fr) | Transistor à effet de champ, à couches minces de barrière et couche mince dopée | |
| EP0317024B1 (fr) | Procédé de réalisation d'un photodétecteur infrarouge intégré | |
| FR2701166A1 (fr) | Transistor à effet de champ et procédé pour la fabrication d'un tel transistor. | |
| EP0051504A1 (fr) | Transistors à effet de champ à grille ultra courte | |
| EP0854522A1 (fr) | Photodétecteur métal-semiconducteur-métal | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky | |
| FR2696873A1 (fr) | Transistor à effet de champ et procédé pour sa fabrication. | |
| FR2681188A1 (fr) | Transistor a effet de champ comportant une diode a effet tunnel resonnant. | |
| EP0684653B1 (fr) | Composant à hétérostructure semi-conductrice, commandé par la lumière pour la génération d'oscillations hyperfréquences | |
| FR2569056A1 (fr) | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor | |
| EP0083531B1 (fr) | Dispositif unipolaire à transfert d'électrons du type diode gunn | |
| EP0027761A1 (fr) | Dispositif semiconducteur à effet de champ pour hautes fréquences et transistor utilisant un tel dispositif semiconducteur | |
| FR2471050A1 (fr) | Dispositifs semi-conducteurs a effet de champ | |
| FR2555814A1 (fr) | Composant semi-conducteur fonctionnant comme un transistor bipolaire destine a un circuit imprime | |
| FR2764119A1 (fr) | Transistor bipolaire a grille isolee et procede pour sa fabrication | |
| EP0145566B1 (fr) | Transistor de puissance à effet de champ, et procédé de réalisation de ce transistor | |
| FR2550888A1 (fr) | Transistor a effet de champ a grille ultracourte et a structure horizontale, et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140430 |