DE2637479A1

DE2637479A1 - Mos-feldeffekt-transistor

Info

Publication number: DE2637479A1
Application number: DE19762637479
Authority: DE
Inventors: James R Cricchi; Michael D Fitzpatrick
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1975-09-04
Filing date: 1976-08-20
Publication date: 1977-03-10
Also published as: JPS61256U; GB1561903A; JPS5232281A; US4053916A; US4053916B1; CA1053381A

Description

DipUng. Peter-C. Sroka Or.-Ing. Ernst Stratmann

Patentanwälte

4 Düsseldorf 1 · Schadowplatz 9

Düsseldorf, 19. Aug. 1976

Westinghouse Electric Corporation
Pittsburgh,' PaY/ V.' St." A.

MOS-FeTdef f ekt-Tratis istor

Die Erfindung betrifft einen MOS-Feldeffekt-Transistor.

Typische bekannte MOS-Transistoren, die Halbleitersubstrate verwenden, die von einer isolierenden Schicht getragen werden (wobei Silizium auf Saphir ein Beispiel für eine derartige Technologie ist), zeigen verhältnismäßig hohe Empfindlichkeit gegenüber Strahlung, besonders dann, wenn diese Transistoren mit einer (im Ruhezustand) Steuerelektroden-Vorspannung von 0 V betrieben wurden. Die elektrischen Eigenschaften dieser Transistoren umfaßten auch zwei "Knicke" in ihren Kennlinien, die hauptsächlich durch die potentialmäßig frei schwebende Kanal-Substrat-Region verursacht wurde. Diese ungewünschten Charakteristika von bekannten MOS-Transistoren führten zu schwierigen Konstruktionsproblemen.

Aufgabe der vorliegenden Erfindung ist es, die Knicke in den Transistor-Kennlinien von Transistoren bekannter Art zu beseitigen.

Erfindungsgemäß wird die Aufgabe durch die im Hauptanspruch genannten Merkmale gelöst.

709810/0787

Telefon (0211) 32O8 58 Telegramme Custopat

Die Erfindung liegt also, allgemein gesagt, darin, daß bei einem MOS-Feldeffekt-Transistor mit isolierter Steurelektrode ein Kanalbereich von erster Leitfähigkeitsart zwischen zwei Bereichen von zweiten, entgegengesetzter Leitfähigkeitsart angeordnet wird. Zumindest ein Leitfähigkeitsbereich besitzt eine höhere Leitfähigkeit als die anderen Bereiche, die an einen der Bereiche mit zweiter Leitfähigkeitsart anschließen. Außerdem besteht eine'elektrische Verbindung zwischen dem Bereich mit höherer Leitfähigkeit und dem daran anschließenden Bereich mit der Leitfähigkeit zweiter Art.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert, die in den Zeichnungen dargestellt sind.

Es zeigt:

Fig. 1 eine Draufsicht auf eine Ausführungsform der Erfindung;

Fig. 2 einen Querschnitt durch die Fig. 1 längs der Linie H-II;

Fig. 3 einen zweiten Querschnitt durch die Fig. 1 längs der Linie IH-III;

Fig. 4 eine Draufsicht auf eine zweite Ausführungsform der Erfindung;

Fig. 5 eine Querschnitts-Ansicht durch die Fig. 4 längs der Linie V-V;

Fig. 6 eine Querschnitts-Ansicht der Fig. 4 längs der Linie VI-VI; und

Fig. 7 urven zur Erläuterung des Unterschiedes zwischen den elektrischen Kennlinien eines MOS-Transistors mit einem freischwebenden

709810/0787

Kanal und einem MOS-Transistor mit einem Kanal-Bereich, der mit der Quelle verbunden ist.

In Fig. 1" ist eine Draufsicht auf eine vorzugsweise Ausführungsform der Erfindung dargestellt. Der MOS-Transistor, der eine vorzugsweise Ausführungsform der Erfindung darstellt, umfaßt einen Senken-Anschluß 10, einen Quellen-Anschluß 11 und einen Steuer-Anschluß 12. Der Quellenbereich des Transistors enthält mehrere relativ schmale Bereiche 13 von stark dotiertem Halbleitermaterial. Diese Bereiche erstrecken sich von dem Kanalbereich zum Quellenbereich des Transistors.

Fig. 2 ist eine Querschnittsansicht des in Fig. 1 dargestellten Transistors, und zwar längs der Schnittlinie II-II. Bei der vorzugsweisen Ausführungsform der Erfindung, die in der Draufsicht der Fig. 1 wiedergegeben ist, ist der Transistor auf einer Halbleiterinsel konstruiert, die von einem isolierenden Substrat gestützt wird. In Fig. 2 kann das isolierende Substrat 14 beispielsweise aus Saphir bestehen. Der Halbleiterteil der Struktur, längs der Schnittlinie II-II umfaßt einen P+-Senken-Bereich 16, einen η-artigen Kanal-Bereich 17 und einen n+-Bereich 13 hoher Leitfähigkeit, der den Kanal-Bereich 17 mit der Quellen-Elektrode 11 verbindet. Die obere Oberfläche der Halbleiterstruktur ist mit einer Oxidschicht bedeckt, die die Steuerelektrode 12 von dem n-Kanal-Bereich trennt. Die Isolierschicht 18 besitzt auch zwei Öffnungen, die es ermöglichen, die Senken-Elektrode 10 mit dem P+-Senken-Bereich 16 und die Quellen-Elektrode 11 mit dem n+-Bereich 13 hoher Leitfähigkeit und dem P+-Quellen-Bereich 20 (Fig. 3) in Kontakt zu bringen. Jeder der n+-Bereiche 13 mit hoher Leitfähigkeit, der in Fig. 1 illustriert ist, ist identisch zu dem in Fig. 3 im Querschnitt dargestellten Bereich.

Fig. 3 ist eine Querschnitts-Ansicht des in Fig. 1 dargestellten Transistors, und zwar längs der Schnittlinie III-III. Diese Figur erläutert die P+-Quellen-Bereiche 20, die mit den

709810/0787

2837479

n+-Bereichen 13 hoher Leitfähigkeit verzahnt sind. Wie bereits erläutert wurde, wird der Transistor durch das isolierende Substrat 14 gestützt und umfaßt einen P+-Quellenbereich 20, der von dem P+-Senkenbereich 16 durch den n-Kanal-Bereich 17 getrennt ist. Ein Steueranschluß 12 ist von dem Kanal-Bereich durch die Isolier-Schicht 18 getrennt. Die Isolier-Schicht 18 umfaßt auch zwei Öffnungen, die es ermöglichen, zwischen der Quellen-Elektrode 11 und dem P+-Quellen-Bereich 20 sowie zwischen der Senken-Elektrode 13 und dem P+-Senkenbereich 16 einen elektrischen Kontakt herzustellen. Die Quellen-Elektrode- 11 überlappt und stellt elektrischen Kontakt her mit einer Vielzahl von hochleitenden Bereichen 13 und P+-Quellen-Bereichen 20, die diese Bereichee über einen sehr niedrigen elektrischen Wegwiderstand miteinander verbinden. Die hochleitenden n+-Bereiche 13 (Fig. 2) verbinden den Kanalbereich 17 mit der Quellen-Elektrode 11, wobei die P+-Quellen-Bereiche als normale Quellen-Bereiche eines herkömmlichen MOS-Transistors arbeiten.

Fig. 4 ist eine andere Ausführungsform der Erfindung, die eine getrennte Kanal-Substrat-Elektrode liefert, die es möglich macht, das Kanal-Substrat auf jedes gewünschte Potential vorzuspannen, unabhängig sowohl von der Quelle als auch von der Senke. Die in Fig. 4 dargestellte andere Ausführungsform umfaßt eine Senken-Elektrode 25, eine Steuer-Elektrode 26, eine Quellen-Elektrode 27 und eine Kanal-Substrat-Elektrode

Fig. 5 stellt eine Querschnitts-Darstellung des in Fig. 4 in Draufsicht dargestellten Transistors dar, und zwar längs der Schnittlinie V-V. Diese Ansicht erläutert den P+-Senken-Bereich 31, der durch den Kanal 30 von dem P+-Quellen-Bereich getrennt ist. Die Steuer-Elektrode 26 ist von dem Kanal-Bereich 30 durch eine Isolierschicht 32, beispielsweise aus Siliziumoxid, getrennt. Die Senken-Elektrode 25 kontaktiert den Senken-Bereich 31 durch eine öffnung in der Isolierschicht 32 hindurch. In ähnlicher Weise kontaktiert die Quellen-Elektrode 27 den P+-Quellen-Bereich 33 durch eine öffnung

709810/0787

in der Isolierschicht 32 hindurch. Die Substrat-Elektrode 28 ist von dem P+-Quellen-Bereich 33 durch die Isolierschicht isoliert.

Fig. 6 ist eine Querschnitts-Ansicht des in Fig. 4 in Draufsicht dargestellten Transistors, und zwar längs der Schnittlinie VI-VI. Der in Fig. 4 in Draufsicht dargestellte Transistor ist auf einem isolierenden Substrat 24 aufgebaut, das beispielsweise aus Saphir bestehen kann. Wie schon vorstehend erläutert wurde, umfaßt der Transistor einen P+-Senken-Bereich 31, der von dem Quellen-Bereich durch einen η-artigen Kanal getrennt ist. Die Steuer-Elektrode 26 ist von dem Kanal-Bereich 30 durch eine Isolierschicht 32 getrennt. Die Isolierschicht umfaßt öffnungen, die es der Senkenelektrode 25 ermöglichen, mit dem Senken-Bereich 31 Kontakt herzustellen. Die Kanal-Substrat-Elektrode 28 stellt ebenfalls einen Kontakt mit den n+-Bereichen 29 hoher Leitfähigkeit her, und zwar durch eine öffnung in der Isolierschicht 32 hindurch. Der n+-Bereich 29 hoher Leitfähigkeit erstreckt sich von der Substrat-Elektrode bis zu dem Kanal-Bereich 30 und liefert dadurch eine elektrische Verbindung zu dem Kanal-Substrat. Wie in der Draufsicht der Fig. 4 angedeutet ist, gibt es zahlreiche derartige Bereiche, wobei alle Bereiche mit der Kanal-Substrat-Elektrode 28 durch öffnungen in der Isolierschicht 32 verbunden sind. Dies liefert einen Kontakt niedrigen Widerstandes mit dem Kanal-Substrat.

Die Substrat-Elektrode 28 kann dazu verwendet werden, das Kanal-Substrat auf ein Potential vorzuspannen, das gegenüber der Quelle unterschiedlich ist, jedoch sollten die Vorspannungs-Schaltkreise in der Weise angeordnet werden, daß der P-n-übergang, der von den n+-Bereichen 29 und den Quellen-Bereichen gebildet wird, in Gegenrichtung vorgespannt wird, wodurch diese Bereiche voneinander elektrisch isoliert werden.

Fig. 7 erläutert die elektrische Kennlinie eines auf einem Saphier montierten Silizium-MOS-Transistors bekannter' Art im

709810/0787

Vergleich zu der Kennlinie einer Einrichtung, wie sie in den Fig. 1 und 4 dargestellt ist. Die Kennlinien zeigen den Senkenstrom über der Senken-Quellen-Spannung bei konstanter Steuer-Elektroden-Spannung. Die Kennlinie einer frei-schwebenden Kanal-Substrat-Einrichtung ist bei der Bezugszahl 40 dargestellt und umfaßt zwei mit "Knick 1" und "Knick 2" bezeichnete Knicke in der Kennlinie. Diese Kennlinie wird in der Literatur über auf Saphir aufgebaute Silizium-MOS-Transistoren ausführlich erläutert und es wird daher angenommen, daß eine ausführliche Darstellung der Gründe, warum diese Knicke auftreten, hier nicht erforderlich sind. Die Kennlinie der in Fig. 1 und 4 wiedergegebenen Einrichtung, bei der der Kanal-Substrat-Bereich mit der Quelle verbunden ist, wie es bei der Bezugszahl 41 erläutert ist, macht deutlich, daß die Knicke durch die verbesserte Struktur im wesentlichen beseitigt wurden. Zusätzlich ergibt sich eine elektrische Verbindung niedrigen Widerstandes zwischen dem Kanalbereich und der Quelle, wodurch die Verschiebung der Schwellwert-Spannung des Transistors im wesentlichen beseitigt wird, wenn er mit einer Steuer-Elektroden-Vorspannung von Null arbeitet und einer Strahlung ausgesetzt wird. Somit liefert die in Fig. 1 dargestellte Einrichtung eine wesentliche Verbesserung gegenüber Einrichtungen bekannter Art, weil die Kennlinie der verbesserten Einrichtung im wesentlichen frei von Knickeffekten ist und der Widerstand gegenüber Strahlungsbeeinflussung verbessert wurde.

Der oben beschriebene Transistor kann mittels bekannter Diffusions- und Ätzverfahren hergestellt werden. Daher werden die Verfahrensschritte, die zur Konstruktion des oben beschriebenen Transistors erforderlich sind, in Einzelheiten nicht beschrieben.

Zwar wurde in dem dargestellten Ausführungsbeispiel eine n-Kanal-Einrichtung beschrieben, jedoch kann selbstverständlich in gleicher Weise auch eine P-Kanal-Einrichtüng erzeugt werden.

Patentansprüche: 709810/0787

Claims

P a t e' n' t a η s ρ r ii c h e

Feldeffekt-Transistor mit isolierter Steuerelektrode, gekennzeichnet durch einen Kanal-Bereich (17; 30) einer ersten Leitfähigkeitsart, der zwischen zwei Bereichen (16, 20; 31, 33) einer zweiten, entgegengesetzten Leitfähigkeitsart angeordnet ist, durch zumindest einen leitenden Bereich (13; 29) mit einer höheren Leitfähigkeit als die anderen Bereiche und in Fortsetzung eines der Bereiche zweiter Leitfähigkeitsart (20; 33); und durch eine elektrische Verbindung (11), die den Bereich hoher Leitfähigkeit (13; 29) mit dem daran anschließenden Bereich zweiter Leitfähigkeit (20; 33) verbindet.

Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich höherer Leitfähigkeit von der ersten Leitfähigkeitsart ist.

Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich höherer Leitfähigkeit von der zweiten Leitfähigkeitsart ist.

Transistor nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Bereich zweiter Leitfähigkeitsart, der an dem Bereich hoher Leitfähigkeit anschließt, die Quelle darstellt.

Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Bereich zweiter Leitfähigkeitsart, der an den Bereich hoher Leitfähigkeit anschließt, die Senke darstellt.

6. Transistor nach einem der vorhergehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein isolierendes Substrat (14; 24) vorgesehen ist, auf dem die Halbleiter-Struktur ge-' bildet ist.

709810/0787

7. Transistor nach Anspruch 6, dadurch gekennzeichnet, daß das isolierende Substrat aus Saphir besteht.

8. Transistor nach einem der vorhergehenden Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die erste Leitfähigkeitsart P+ ist.

9. Transistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die erste Leitfähigkeitsart n+ ist.

10. Transistor nach einem der vorhergehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, daß mehrere Bereiche hoher Leitfähigkeit (13; 29) vorhanden sind.

11. Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Bereich hoher Leitfähigkeit (13; 29) mit den Bereichen der ersten Leitfähigkeitsart (20; 33) verzahnt ist.

ES/hs 3

709810/0787