DE10138951A1 - SOI-MOSFET und Herstellungsverfahren hierfür - Google Patents
SOI-MOSFET und Herstellungsverfahren hierfürInfo
- Publication number
- DE10138951A1 DE10138951A1 DE10138951A DE10138951A DE10138951A1 DE 10138951 A1 DE10138951 A1 DE 10138951A1 DE 10138951 A DE10138951 A DE 10138951A DE 10138951 A DE10138951 A DE 10138951A DE 10138951 A1 DE10138951 A1 DE 10138951A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- region
- area
- silicon
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 210000000746 body region Anatomy 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
Die Erfindung bezieht sich auf einen Metall-Oxid-Halbleiter-Feldeffekttransistor vom Silizium-auf-Isolator-Typ mit einem Halbleitersubstrat (50), einer vergrabenen Oxidschicht (51) darauf, einem Körperbereich (440) auf der vergrabenen Oxidschicht, der einen aktiven Transistorbereich darstellt, einer Gate-Oxidschicht (48) auf einem Körperbereich, einer Gate-Elektrode (48) auf der Gate-Oxidschicht und einem Körperkontaktbereich (422) zur Leistungszuführung für den Körperbereich sowie auf ein zugehöriges Herstellungsverfahren. DOLLAR A Erfindungsgemäß beinhaltet der Körperkontaktbereich (442) einen Graben, der sich durch einen Isolationsbereich, den Körperbereich (440) und die vergrabene Oxidschicht (51) hindurch erstreckt und mit einem leitfähigen Material gefüllt ist, so dass der Körperbereich mit dem Halbleitersubstrat (50) elektrisch verbunden ist. DOLLAR A Verwendung in der SOI-MOSFET-Halbleitertechnologie.
Description
Die Erfindung bezieht sich auf einen Metall-Oxid-Halbleiter-Feldeffekt
transistor vom Silizium-auf-Isolator-Typ (SOI-MOSFET) nach dem Oberbe
griff des Anspruchs 1 und auf ein Verfahren zur Herstellung eines solchen
Feldeffekttransistors.
In Transistoren dieses und ähnlicher Typen dienen Körperkontakte dazu,
den sogenannten Körper-Potentialschwebeeffekt zu unterbinden. Der Kör
per-Potentialschwebeeffekt ist ein Phänomen, bei dem die Schwellen
spannung schwankt, weil der Körperbereich des Transistors während des
Betriebs keinen bestimmten, festen Spannungswert besitzt. Der Körper-
Potentialschwebeeffekt ist besonders in analogen MOS-Techniken von
Bedeutung. Beim Entwurf von analogen MOS-Schaltungen ist ein Knoten
mit einer vorgegebenen Gleichspannung mit dem Körperbereich eines
Transistors verbunden, um den Körper-Potentialschwebeeffekt zu verhin
dern. Die Versorgungsquelle mit einer niedrigen oder hohen Spannung für
einen Chip ist in einem digitalen Schaltkreis mit dem Körperbereich eines
Transistors abhängig vom Leitfähigkeitstyp (p--leitend oder n--leitend) des
Körperbereichs verbunden. Auch im Fall von SOI-MOSFETs werden vor
gegebene Spannungen an Transistor-Körperbereiche angelegt, so dass
der Körper-Potentialschwebeeffekt nicht auftritt.
Fig. 1 zeigt eine Draufsicht auf einen SOI-MOSFET mit einem Körperkon
takt gemäß einer herkömmlichen Grabentechnik. Wie aus Fig. 1 ersichtlich,
beinhaltet dieser SOI-MOSFET einen externen Grabenisolationsring 11,
einen Körper-Spannungsversorgungsring 12 mit einer p+-Zone, einen von
einem peripheren, aktiven Bereich isolierten partiellen Grabenisolationsring
13, einen aktiven Bereich 14, z. B. eine Drain-Elektrode eines Transistors,
einen aktiven Bereich 15, z. B. ein Source-Bereich des Transistors, eine
Gate-Elektrode 16 zwischen der Drain- und der Source-Elektrode, ein Kon
taktfenster 17 zum Kontaktieren des Spannungsversorgungsrings 12 und
einen peripheren aktiven Bereich 19.
Fig. 2 zeigt den herkömmlichen SOI-MOSFET in einem Querschnitt längs
der Linie X-X' von Fig. 1. Wie daraus ersichtlich, umfasst diese Transistor
struktur ein p--leitendes Halbleitersubstrat 20, auf dieser eine vergrabene
Oxidschicht 21, p--leitende Körperbereiche 14 und 15 auf der vergrabenen
Oxidschicht 21, den partiellen Grabenisolationsring 13 um die p--leitenden
Körperbereiche 14 und 15 herum, den p+-leitenden Körper-Spannungs
versorgungsring 12 in direkter Nachbarschaft zum partiellen Grabenisolati
onsring 13, den externen Grabenisolationsring 11 in direkter Nachbarschaft
zum p+-leitenden Körper-Spannungsversorgungsring 12, eine Gate-Oxid
schicht 18 auf den p--leitenden Körperbereichen 14 und 15, eine Gate-
Elektrode 16 auf der Gate-Oxidschicht 18 und den peripheren aktiven Be
reich 19.
Fig. 3 zeigt eine Querschnittansicht dieses SOI-MOSFETs entlang der Li
nie Y-Y' von Fig. 1. Hieraus sind wiederum das p--leitende Halbleitersub
strat 20, die vergrabene Oxidschicht 21 auf dem Substrat 20, die Körperbe
reiche, welche eine Drain-Elektrode 14 und eine Source-Elektrode 15 auf
der vergrabenen Oxidschicht 21 bilden, die Gate-Elektrode 16 zwischen
der Drain-Elektrode 14 und der Source-Elektrode 15, die Gate-Oxidschicht
18 unterhalb der Gate-Elektrode 16, der partielle Grabenisolationsring 13,
der die Drain-Elektrode 14 und die Source-Elektrode 15 umgibt, der Kör
per-Spannungsversorgungsring 12 in direkter Nachbarschaft zum partiellen
Grabenisolationsring 13 zur Spannungs-, d. h. Leistungszuführung zum
Körperbereich, d. h. ein p+-leitender Bereich, und der externe Grabenisola
tionsring 11 ersichtlich. Des weiteren ist ein p--leitender Bereich 22 unter
halb des partiellen Grabenisolationsrings 13 zu erkennen.
An Kontaktgebieten 100 und 110 zwischen dem p+-leitenden Bereich, d. h.
dem Körperkontakt 12, und dem p--leitenden Bereich, d. h. den Körperbe
reichen 14 und 15 des Transistors, existieren Streukapazitäten in dem her
kömmlichen SOI-MOSFET der Fig. 1 bis 3. Solche Streukapazitäten kön
nen das Leistungsvermögen des Transistors beschränken, insbesondere
die Betriebsgeschwindigkeit und Frequenz einer zugehörigen Schaltung.
Eine metallische Verbindungsleitung, die einen breiten Flächenbereich er
fordert, ist beim Entwurf nicht einfach zu bilden, wenn eine Spannung, z. B.
eine Massespannung, an den Körperbereich anzulegen ist.
Der Erfindung liegt als technisches Problem die Bereitstellung eines SOI-
MOSFETs der eingangs genannten Art und eines zugehörigen Herstel
lungsverfahrens zugrunde, mit denen der Körper-Potentialschwebeeffekt
reduziert werden kann, ohne dass Streukapazitäten an Kontaktgebieten
auftreten und eine zusätzliche metallische Verbindungsleitung zur Span
nungszuführung zum Kontaktgebiet notwendig ist.
Die Erfindung löst dieses Problem durch die Bereitstellung eines SOI-
MOSFETs mit den Merkmalen des Anspruchs 1 und eines Herstellungs
verfahrens hierfür mit den Merkmalen des Anspruchs 7.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen
angegeben.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung
sowie das zu deren besseren Verständnis oben erläuterte, herkömmliche
Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
Fig. 1 eine Draufsicht auf einen SOI-MOSFET mit Körperkontakt ge
mäß einer herkömmlichen Grabentechnik,
Fig. 2 eine Querschnittansicht längs der Linie X-X' von Fig. 1,
Fig. 3 eine Querschnittansicht längs der Linie Y-Y' von Fig. 1,
Fig. 4 eine Draufsicht auf einen erfindungsgemäßen SOI-MOSFET mit
Körperkontakt,
Fig. 5 eine Querschnittansicht längs der Linie X-X' von Fig. 4,
Fig. 6 bis 9 Querschnittansichten zur Veranschaulichung eines erfin
dungsgemäßen Verfahrens zur Herstellung des SOI-MOSFETs
der Fig. 4 und 5 in aufeinanderfolgenden Herstellungsstufen,
Fig. 10 eine Querschnittansicht entsprechend Fig. 9 für eine erste Gra
bengestaltungsvariante und
Fig. 11 eine Querschnittansicht entsprechend Fig. 9 für eine zweite
Grabengestaltungsvariante.
Die Fig. 4 und 5 zeigen einen erfindungsgemäßen SOI-MOSFET mit Kör
perkontakt in einer Draufsicht bzw. einer Querschnittansicht. Wie daraus
ersichtlich, beinhaltet dieser erfindungsgemäße SOI-MOSFET eine Gate-
Elektrode 46, einen Source-Elektrode 45, eine Drain-Elektrode 44, Isolati
onsbereiche 41, einen p--leitenden Körperbereich 440, einen Feldoxid
schichtbereich 441 und einen Körperkontaktbereich 442. Der Körperkon
takt 442 ist hierbei im Feldoxidschichtbereich 441 so gebildet, dass er di
rekt als Anschluss eines Körperbereichs dient, der in den Source-Bereich
45 und den Drain-Bereich 44 eines p--leitenden Halbleitersubstrats 50 un
terteilt ist. Des weiteren ist ein peripherer aktiver Bereich 49 vorgesehen.
Speziell zeigt Fig. 5 das p--leitende Halbleitersubstrat 50, auf diesem eine
vergrabene Oxidschicht 51, auf dieser den p--leitenden Körperbereich 440,
die Isolationsbereiche 41 in direkter Nachbarschaft zum p--leitenden Kör
perbereich 440, eine auf dem p--leitenden Körperbereich 440 gebildete Ga
te-Oxidschicht 48, auf dieser die Gate-Elektrode 46, den Feldoxidschicht
bereich 441 auf einer Seite des p--leitenden Körperbereichs 440, den Kör
perkontaktbereich 442 in direktem Kontakt zum Feldoxidschichtbereich
441, einen p+-leitenden Bereich 443, in den Störstellenionen zur Bildung
eines ohmschen Kontaktes implantiert sind, wenn der p--leitende Körperbe
reich 440 das p--leitende Halbleitersubstrat 50 elektrisch verbindet, ein Me
tall 446, mit dem der Körperkontakt 442 dotiert ist, sowie Wolfram 444 auf
dem Metall 446. Des weiteren bildet ein Bereich 445 einen Kontakt, der
den p--leitenden Körperbereich 440 mit dem p+-leitenden Bereich 443 ver
bindet. Der periphere aktive Bereich 49 stellt einen externen aktiven Be
reich dar.
Wie aus den Fig. 4 und 5 deutlich wird, wird bei diesem erfindungsgemä
ßen SOI-MOSFET Leistung für das Halbleitersubstrat 50 dem p--leitenden
Körperbereich 440 über den Körperkontakt 442 zugeführt, der mit Materia
lien hoher elektrischer Leitfähigkeit gefüllt ist, nämlich dem Wolfram 440
und dem Metall 446. Es besteht daher keine Notwendigkeit, eine zusätzli
che metallische Leitung zu verwenden, um einen Körper-Potentialschwe
beeffekt für den p--leitenden Körperbereich 440 zu verhindern. Außerdem
tritt im Bereich 445 keine Streukapazität auf. Um den Körper-Potential
schwebeeffekt zu unterbinden, weist der Körperkontakt 442 einen kleine
ren Flächenbereich auf als eine metallische Leiterbahn. Dies reduziert die
Chipabmessung.
Ein Verfahren zur Herstellung des SOI-MOSFETs der Fig. 4 und 5 gemäß
der Erfindung ist in aufeinanderfolgenden Herstellungsstufen in den Fig. 6
bis 9 veranschaulicht.
Gemäß Fig. 6 werden hierfür zunächst eine vergrabene Oxidschicht 51
und ein Siliziumkörperbereich 52 auf einem Halbleitersubstrat 50 gebildet.
Gemäß Fig. 7 wird dann auf dem Siliziumkörper 52 eine Grabenmasken
schicht 53 gebildet, auf der ein nicht gezeigtes Photoresist abgeschieden
wird. Unter Verwendung des Photoresists als Maske wird der Siliziumkör
per 52 zur Bildung der Isolationsbereiche 41, des p--leitenden Körper- bzw.
Kanalbereichs 440, des Feldoxidschichtbereichs 441, des Körperkontakt
bereichs 442 und des peripheren aktiven Bereichs 49 geätzt. Dabei wer
den die Isolationsbereiche 41 und der Feldoxidschichtbereich 441 jeweils
bis zu einer vorbestimmten Tiefe geätzt. Die Grabenmaskenschicht 53
kann eine Oxidschicht- oder Nitridschichtauflage oder eine harte Masken
schicht sein.
Gemäß Fig. 8 werden die Isolationsbereiche 41 dann bis zur vergrabenen
Oxidschicht 51 weiter geätzt. Hierbei wird zuvor ein Photoresist 54 auf den
übrigen Gebieten aufgebracht, um diese vor weiterem Ätzen zu schützen.
Wie aus Fig. 9 ersichtlich, werden dann in den Isolationsbereichen 41 und
im Feldoxidschichtbereich 441 schraffiert wiedergegebene Oxidschichten
gebildet. Auf dem Kanalbereich 440 und auf Teilen der Oxidschichten, die
in Kontakt zu beiden Seiten des Kanalbereiches 440 in den Isolationsge
bieten 41 und dem Feldoxidschichtbereich 441 gebildet sind, werden dann
nacheinander die Gate-Oxidschicht 48 und die Gate-Elektrode 46 erzeugt.
Die schraffiert wiedergegebenen Oxidschichten werden hierbei vorzugs
weise durch chemische Gasphasenabscheidung (CVD) erzeugt. Sie wer
den abschließend durch einen Planarisierungsprozess behandelt, wie
durch Zurückätzen oder chemisch-mechanisches Polieren. Die Gate-
Oxidschicht 48 ist eine thermisch gebildete Oxidschicht.
Die Gate-Elektrode 46 besteht bevorzugt in nicht gezeigter Weise aus ei
nem Stapel einer leitfähigen Schicht und eines Deckisolators. Sie kann je
doch auch nur aus einer leitfähigen Schicht bestehen. Die leitfähige
Schicht besteht aus Polysilizium oder einem Metall, der Deckisolator wird
durch CVD als CVD-Oxid oder -Siliziumnitrid gebildet.
Wie aus Fig. 9 weiter ersichtlich, wird dann eine ganzflächige Oxidschicht
55 erzeugt. Für den Körperkontakt 442 des Halbleitersubstrats 50 wird
dann ein Graben gebildet, wonach vorgegebene Störstellenionen in einen
bestimmten Bereich des Substrats, und zwar in den Boden des Grabens,
implantiert werden, um auf diese Weise einen ohmschen Bereich 60 her
zustellen. Die Oxidschicht 55 dient als Puffer und nimmt die Belastung
durch den Ionenimplantationsprozess auf.
Der Graben wird nun mit leitfähigen Materialien gefüllt, auf denen dann ei
ne Oxidschicht 57 gebildet wird. Die leitfähigen Materialien sind vorzugs
weise Wolfram, ein anderes Metall, eine epiktaktische Siliziumschicht oder
eine Kombination von wenigstens zwei dieser Materialien.
Fig. 10 zeigt eine Realisierungsvariante, bei welcher der Graben die Form
eines invertierten Trapezes aufweist. Der Graben wird folglich beim Aus
führungsbeispiel von Fig. 10 mit zunehmender Tiefe schmäler, wodurch
sich besonders gut Hohlräume zwischen den leitfähigen Materialien und
der darauf gebildeten Oxidschicht 57 verhindern lassen.
Fig. 11 zeigt eine Realisierungsvariante, bei welcher der Graben stufen
förmig gebildet ist. Der Graben verengt sich bei diesem Ausführungsbei
spiel mit zunehmender Tiefe stufenförmig, wodurch wiederum besonders
gut Hohlräume zwischen den leitfähigen Materialien und der darauf gebil
deten Oxidschicht 57 verhindert werden können. Zur Bildung dieses Gra
bens wird zunächst ein erster Graben in einer vorgegebenen Tiefe gebil
det, wonach ein demgegenüber schmalerer, zweiter Graben vom Boden
des ersten Grabens aus nach unten gebildet wird.
Wie anhand der oben erläuterten Ausführungsformen deutlich wird, ist
beim erfindungsgemäßen SOI-MOSFET keine zusätzliche metallische
Verbindungsleitung zur Zuführung von Leistung zu einem Körperbereich
erforderlich. Dies reduziert die benötigte Fläche und verhindert zuverlässig
eine Fehlfunktion eines betreffenden Schaltkreises aufgrund von Streuka
pazitäten eines entsprechenden Kontaktbereiches.
Claims (8)
1. Metall-Oxid-Halbleiter-Feldeffekttransistor vom Silizium-auf-Isolator-
Typ (SOI-MOSFET) mit
einem Halbleitersubstrat (50),
einer auf dem Halbleitersubstrat gebildeten, vergrabenen Oxidschicht (51),
einem Körperbereich (440) auf der vergrabenen Oxidschicht, der ei nen aktiven Transistorbereich bildet,
einer auf dem Körperbereich gebildeten Gate-Oxidschicht (48),
einer auf der Gate-Oxidschicht gebildeten Gate-Elektrode (46) und
einem Körperkontaktbereich (442) zur Leistungszuführung für den Kontaktbereich,
dadurch gekennzeichnet, dass
der Körperkontaktbereich einen Graben beinhaltet, der sich durch ei nen Isolationsbereich (55), den Körperbereich (440) und die vergrabene Oxidschicht (51) hindurch erstreckt und mit einem leitfähigen Material ge füllt ist, so dass der Körperbereich elektrisch mit dem Halbleitersubstrat (50) verbunden ist.
einem Halbleitersubstrat (50),
einer auf dem Halbleitersubstrat gebildeten, vergrabenen Oxidschicht (51),
einem Körperbereich (440) auf der vergrabenen Oxidschicht, der ei nen aktiven Transistorbereich bildet,
einer auf dem Körperbereich gebildeten Gate-Oxidschicht (48),
einer auf der Gate-Oxidschicht gebildeten Gate-Elektrode (46) und
einem Körperkontaktbereich (442) zur Leistungszuführung für den Kontaktbereich,
dadurch gekennzeichnet, dass
der Körperkontaktbereich einen Graben beinhaltet, der sich durch ei nen Isolationsbereich (55), den Körperbereich (440) und die vergrabene Oxidschicht (51) hindurch erstreckt und mit einem leitfähigen Material ge füllt ist, so dass der Körperbereich elektrisch mit dem Halbleitersubstrat (50) verbunden ist.
2. Metall-Oxid-Halbleiter-Feldeffekttransistor vom Silizium-auf-Isolator-
Typ nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Gate-
Elektrode aus einem Metall und/oder aus Polysilizium gebildet ist.
3. Metall-Oxid-Halbleiter-Feldeffekttransistor vom Silizium-auf-Isolator-
Typ nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass das
leitfähige Material, mit dem der Graben gefüllt ist, eine Wolframschicht, ei
ne Schicht aus einem anderen Metall, eine epiktaktische Siliziumschicht
oder eine kombinierte Schicht aus wenigstens zwei solcher Schichten ist.
4. Metall-Oxid-Halbleiter-Feldeffekttransistor vom Silizium-auf-Isolator-
Typ nach einem der Ansprüche 1 bis 3, weiter gekennzeichnet durch einen
Bereich (443), in den vorgegebene Störstellenionen implantiert sind und
der im Halbleitersubstrat angrenzend an den unteren Teil des Körperkon
taktbereichs zur Bildung eines ohmschen Kontaktes zwischen dem Kör
perkontaktbereich und dem Halbleitersubstrat ausgebildet ist.
5. Metall-Oxid-Halbleiter-Feldeffekttransistor vom Silizium-auf-Isolator-
Typ nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet,
dass der Graben mit zunehmender Tiefe enger werdend ausgebildet ist.
6. Metall-Oxid-Halbleiter-Feldeffekttransistor vom Silizium-auf-Isolator-
Typ nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet,
dass der Graben mit zunehmender Tiefe stufenweise enger werdend aus
gebildet ist.
7. Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekt
transistor vom Silizium-auf-Isolator-Typ,
gekennzeichnet durch die Schrittfolge:
- - Bilden einer vergrabenen Oxidschicht (51) auf einem Halbleitersub strat (50),
- - Bilden einer Körperschicht (52) aus Silizium auf der vergrabenen Oxidschicht,
- - Definieren der Silizium-Körperschicht in einen Körper- oder Kanalbe reich (440), einen Körperkontaktbereich (442), einen Isolationsbereich (41), einen Feldoxidschichtbereich (441) und einen peripheren aktiven Bereich (49) und Ätzen des Isolationsbereichs und des Feldoxidschichtbereichs,
- - Weiterätzen des Isolationsbereichs (41), bis die vergrabene Oxid schicht (51) freiliegt,
- - Bilden von Oxidschichten im Isolationsbereich (41) und im Feldoxid schichtbereich (441),
- - Bilden einer Gate-Oxidschicht (48) auf einem vorgegebenen Teil des Körperbereichs (440) und Bilden einer Gate-Elektrode (46) auf der Gate- Oxidschicht,
- - grabenbildendes Ätzen durch einen Teil des Körperbereichs (440) und der vergrabenen Oxidschicht (51) hindurch bis zum Halbleitersubstrat (50),
- - Implantieren vorgegebener Störstellenionen in einen vorbestimmten Bereich des Halbleitersubstrates zur Bildung eines ohmschen Kontaktes und
- - Füllen des Grabens mit einem leitfähigen Material.
8. Herstellungsverfahren nach Anspruch 7, weiter dadurch gekennzeich
net, dass der vorbestimmte Bereich des Halbleitersubstrates der Boden
des Grabens ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20000046613 | 2000-08-11 | ||
KR10-2001-0019943A KR100393221B1 (ko) | 2000-08-11 | 2001-04-13 | 플로팅 바디효과를 제거하기 위한 바디접촉부를 포함하는soi 전계효과트랜지스터 및 제조방법. |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10138951A1 true DE10138951A1 (de) | 2002-03-07 |
Family
ID=26638297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10138951A Ceased DE10138951A1 (de) | 2000-08-11 | 2001-08-03 | SOI-MOSFET und Herstellungsverfahren hierfür |
Country Status (5)
Country | Link |
---|---|
US (2) | US6794716B2 (de) |
JP (1) | JP2002083975A (de) |
DE (1) | DE10138951A1 (de) |
FR (1) | FR2812970B1 (de) |
TW (1) | TW501227B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US6844224B2 (en) * | 2001-11-15 | 2005-01-18 | Freescale Semiconductor, Inc. | Substrate contact in SOI and method therefor |
US6680240B1 (en) * | 2002-06-25 | 2004-01-20 | Advanced Micro Devices, Inc. | Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide |
US7353538B2 (en) * | 2002-11-08 | 2008-04-01 | Federal Network Systems Llc | Server resource management, analysis, and intrusion negation |
US7376732B2 (en) * | 2002-11-08 | 2008-05-20 | Federal Network Systems, Llc | Systems and methods for preventing intrusion at a web host |
KR100481868B1 (ko) * | 2002-11-26 | 2005-04-11 | 삼성전자주식회사 | 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법 |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
JP2005116623A (ja) * | 2003-10-03 | 2005-04-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
EP3570374B1 (de) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integriertes hf-frontend |
DE102005010944B4 (de) * | 2005-03-10 | 2009-09-10 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen |
US7605429B2 (en) * | 2005-04-15 | 2009-10-20 | International Business Machines Corporation | Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US20070045698A1 (en) * | 2005-08-31 | 2007-03-01 | International Business Machines Corporation | Semiconductor structures with body contacts and fabrication methods thereof |
US20070045697A1 (en) * | 2005-08-31 | 2007-03-01 | International Business Machines Corporation | Body-contacted semiconductor structures and methods of fabricating such body-contacted semiconductor structures |
WO2007080545A1 (en) * | 2006-01-12 | 2007-07-19 | Nxp B.V. | Method of fabricating a semiconductor on insulator device having a frontside substrate contact |
US20070257310A1 (en) * | 2006-05-02 | 2007-11-08 | Honeywell International Inc. | Body-tied MOSFET device with strained active area |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
DE102007029756A1 (de) * | 2007-06-27 | 2009-01-02 | X-Fab Semiconductor Foundries Ag | Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben |
EP3346611B1 (de) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Verfahren und vorrichtung für digitale abstimmung eines kondensators bei einer integrierten schaltung |
WO2010008586A2 (en) | 2008-07-18 | 2010-01-21 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
US7989893B2 (en) * | 2008-08-28 | 2011-08-02 | International Business Machines Corporation | SOI body contact using E-DRAM technology |
US7939865B2 (en) * | 2009-01-22 | 2011-05-10 | Honeywell International Inc. | Metal semiconductor field effect transistor (MESFET) silicon-on-insulator structure having partial trench spacers |
US8680617B2 (en) * | 2009-10-06 | 2014-03-25 | International Business Machines Corporation | Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS |
US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
CN103117225B (zh) * | 2013-01-29 | 2017-01-25 | 中航(重庆)微电子有限公司 | 防止沟槽式功率mos晶体管体效应的工艺制备方法 |
US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
US9620640B2 (en) * | 2013-11-04 | 2017-04-11 | Mediatek Inc. | Body-contact metal-oxide-semiconductor field effect transistor device |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9716036B2 (en) | 2015-06-08 | 2017-07-25 | Globalfoundries Inc. | Electronic device including moat power metallization in trench |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
SG10201803464XA (en) * | 2017-06-12 | 2019-01-30 | Samsung Electronics Co Ltd | Semiconductor memory device and method of manufacturing the same |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
US11476279B2 (en) | 2020-08-06 | 2022-10-18 | Globalfoundries U.S. Inc. | Devices with staggered body contacts |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646123A (en) * | 1983-10-11 | 1987-02-24 | At&T Bell Laboratories | Latchup-preventing CMOS device |
US5273921A (en) | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
JP2808965B2 (ja) * | 1992-02-19 | 1998-10-08 | 日本電気株式会社 | 半導体装置 |
US5591650A (en) * | 1995-06-08 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contacted SOI MOSFET |
WO1996042112A1 (fr) | 1995-06-12 | 1996-12-27 | Hitachi, Ltd. | Circuit integre a semi-conducteur, son procede de fabrication et plaquette semi-conductrice |
JP3222380B2 (ja) * | 1996-04-25 | 2001-10-29 | シャープ株式会社 | 電界効果トランジスタ、および、cmosトランジスタ |
JP2924814B2 (ja) * | 1996-09-26 | 1999-07-26 | 日本電気株式会社 | 半導体装置の製造方法 |
US5889293A (en) * | 1997-04-04 | 1999-03-30 | International Business Machines Corporation | Electrical contact to buried SOI structures |
KR100281109B1 (ko) | 1997-12-15 | 2001-03-02 | 김영환 | 에스오아이(soi)소자및그의제조방법 |
JP2001527293A (ja) | 1997-12-19 | 2001-12-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | バルクcmosアーキテクチャと互換性のあるシリコン・オン・インシュレータ構成 |
US6121659A (en) * | 1998-03-27 | 2000-09-19 | International Business Machines Corporation | Buried patterned conductor planes for semiconductor-on-insulator integrated circuit |
US6091123A (en) | 1998-06-08 | 2000-07-18 | Advanced Micro Devices | Self-aligned SOI device with body contact and NiSi2 gate |
US5998847A (en) * | 1998-08-11 | 1999-12-07 | International Business Machines Corporation | Low voltage active body semiconductor device |
US6156589A (en) * | 1998-09-03 | 2000-12-05 | Micron Technology, Inc. | Compact SOI body contact link |
JP3534668B2 (ja) | 1998-11-20 | 2004-06-07 | セイコーインスツルメンツ株式会社 | 半導体集積回路 |
US6476445B1 (en) * | 1999-04-30 | 2002-11-05 | International Business Machines Corporation | Method and structures for dual depth oxygen layers in silicon-on-insulator processes |
US6245600B1 (en) * | 1999-07-01 | 2001-06-12 | International Business Machines Corporation | Method and structure for SOI wafers to avoid electrostatic discharge |
-
2001
- 2001-07-24 TW TW090118016A patent/TW501227B/zh not_active IP Right Cessation
- 2001-07-31 JP JP2001232469A patent/JP2002083975A/ja active Pending
- 2001-08-03 DE DE10138951A patent/DE10138951A1/de not_active Ceased
- 2001-08-08 US US09/924,787 patent/US6794716B2/en not_active Expired - Lifetime
- 2001-08-09 FR FR0110647A patent/FR2812970B1/fr not_active Expired - Fee Related
-
2002
- 2002-04-22 US US10/127,637 patent/US20020115244A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
Also Published As
Publication number | Publication date |
---|---|
TW501227B (en) | 2002-09-01 |
FR2812970A1 (fr) | 2002-02-15 |
US6794716B2 (en) | 2004-09-21 |
JP2002083975A (ja) | 2002-03-22 |
US20020047158A1 (en) | 2002-04-25 |
US20020115244A1 (en) | 2002-08-22 |
FR2812970B1 (fr) | 2005-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10138951A1 (de) | SOI-MOSFET und Herstellungsverfahren hierfür | |
DE2832388C2 (de) | Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat | |
DE102004036330B4 (de) | Halbleiterbauelement | |
DE10350684B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung | |
DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
DE19845003C1 (de) | Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren | |
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
DE4326846C2 (de) | Halbleitervorrichtung mit einer Isolierung durch ein dielektrisches Element und Herstellungsverfahren dafür | |
DE19727232C2 (de) | Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10234601B4 (de) | Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür | |
DE10353387A1 (de) | Leistungstransistoranordnung und Verfahren zu deren Herstellung | |
DE10203164A1 (de) | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10062232A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
EP1151478A1 (de) | Mos-leistungsbauelement und verfahren zum herstellen desselben | |
DE19649686A1 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE102008028519A1 (de) | Integrierter Schaltkreis mit Feldeffekttransistor mit bezüglich der Austrittsarbeit mehrteiliger Gateelektrode | |
DE10143256A1 (de) | Integrierter SOI-Halbleiterschaltkreis und Herstellungsverfahren hierfür | |
DE112005001675T5 (de) | Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches | |
DE2903534A1 (de) | Feldeffekttransistor | |
DE19747776A1 (de) | Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE10351028B4 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
EP0652594B1 (de) | Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen | |
DE19637189A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |