FR2527385A1 - Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor - Google Patents

Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor Download PDF

Info

Publication number
FR2527385A1
FR2527385A1 FR8305592A FR8305592A FR2527385A1 FR 2527385 A1 FR2527385 A1 FR 2527385A1 FR 8305592 A FR8305592 A FR 8305592A FR 8305592 A FR8305592 A FR 8305592A FR 2527385 A1 FR2527385 A1 FR 2527385A1
Authority
FR
France
Prior art keywords
thin
film transistor
layer
silicon
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8305592A
Other languages
English (en)
Other versions
FR2527385B1 (fr
Inventor
Toshihiko Mano
Toshimoto Kodaira
Hiroyuki Oshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57061440A external-priority patent/JPS58178564A/ja
Priority claimed from JP57064892A external-priority patent/JPS58182272A/ja
Priority claimed from JP57143786A external-priority patent/JPS5933877A/ja
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of FR2527385A1 publication Critical patent/FR2527385A1/fr
Application granted granted Critical
Publication of FR2527385B1 publication Critical patent/FR2527385B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

L'INVENTION CONCERNE LES TRANSISTORS A COUCHE MINCE. UN TRANSISTOR MOS A COUCHE MINCE CONSTITUE PAR UNE COUCHE DE SILICIUM POLYCRISTALLIN 202 SUR UN SUBSTRAT ISOLANT 200 EST CARACTERISE PAR LE FAIT QUE L'EPAISSEUR T DE LA COUCHE MINCE EST INFERIEURE A 250NM DANS LA REGION DE CANAL DU TRANSISTOR. LES REGIONS D'EMETTEUR ET DE BASE PEUVENT EVENTUELLEMENT AVOIR UNE EPAISSEUR SUPERIEURE. CETTE CONFIGURATION REDUIT NOTABLEMENT LE COURANT DE FUITE DU TRANSISTOR A L'ETAT BLOQUE. APPLICATION AUX DISPOSITIFS D'AFFICHAGE A CRISTAUX LIQUIDES COMPORTANT UNE MATRICE D'ELEMENTS ACTIFS.

Description

La présente invention concerne un transistor à couche mince et en
particulier un transistor à couche mince
utilisant du silicium polycristallin ou du silicium amorphe.
Un but de l'invention est d'améliorer les caractéristiques d'un transistor à couche mince L'invention porte également sur un panneau à matrice active qui utilise un transistor à
couche mince formé sur un substrat transparent.
Les études concernant la formation d'un transistor à couche mince sur un substrat isolant ont fait l'objet de développements récents On peut envisager de nombreuses
applications de cette technologie, comme par exemple un dis-
positif d'affichage plat à panneau à matrice active utili-
sant un substrat isolant économique, ou un circuit intégré tridimensionnel dans lequel des éléments actifs tels qu'un
transistor sont formés sur un circuit intégré à semiconduc-
teur classique, etc Un dispositif d'affichage plat du type précité comprend des transistors à couche mince disposés en
une matrice sur un substrat isolant et il présente des ima-
ges vidéo par l'utilisation de ces transistors en tant qu'éléments de commutation Ce type de panneau à matrice
active peut contribuer à réduire les coûts de fabrication.
L'invention a pour but d'améliorer notablement les caracté-
ristiques des transistors à couche mince et peut être appli-
quée à d'autres dispositifs utilisant des transistors à cou-
che mince, en plus des dispositifs mentionnés ci-dessus Le
processus de fabrication d'un transistor à couche mince uti-
lisant une couche mince de silicium polycristallin est
expliqué ci-apres.
Conformément à la figure 1 (a), on forme une pre-
mière couche mince de silicium polycristallin sur un substrat isolant 101 et on définit un motif dans celui-ci pour former un îlot 102 On forme une couche d'isolation de grille 103 par oxydation thermique de l'îlot 102 ou par dépôt chimique en phase vapeur On dépose ensuite une seconde couche mince de silicium polycristallin, de silicofluoroxyde de métal, ou
de métal et on définit un motif dans cette couche pour for-
mer une électrode de grille 104 On diffuse ensuite vers l'îlot 102 des impuretés 105 telles que du phosphore, de l'arsenic ou du bore, introduites par implantation ionique, en utilisant l'électrode de grille 104 comme masque, pour former des régions de source et de drain 106 du transistor,
représentées sur la figure 1 (b) On forme une couche d'iso-
lation 107 et on ouvre des fenêtres de contact 108, comme le montre la figure 1 (c) Enfin, on forme une interconnexion en métal 109, en aluminium ou en un corps analogue, comme le
montre la figure 1 (d).
Les figures 2 et 3 montrent les caractéristiques d'un transistor à couche mince fabriqué par le processus ci-dessus Sur la figure 2, l'axe des abscisses représente la tension de grille VGS et l'axe des ordonnées représente le courant de drain ID La tension entre le drain et la source, VDS, est fixée à 4 V On obtient trois sortes de
courbes caractéristiques I D-VS pour trois épaisseurs dif-
férentes du silicium polyçristallin T (qui correspondent à la dimension T représentée sur la figure 1 (d)): l'épaisseur TA correspondant à la courbe (A) est de 400 nm, l'épaisseur
TB correspondant à la courbe (BA est de 300 nm et l'épais-
seur TC correspondant à la courbe (C) est de 200 nm La figure 3 montre la relation entre l'épaisseur T du silicium polycristallin et le courant de drain ID dans le cas o la
tension de grille VGS est égale à zéro.
L'examen des figures 2 et 3 montre que le courant de fuite du transistor à l'état bloqué dépend de l'épaisseur T du silicium polycristallin, et le courant de fuite est d'autant plus faible que l'épaisseur est faible La figure 3 montre en outre que le courant de fuite ID (pour V G 50) est presque constant dans la plage d'épaisseur T supérieure à 250 nm et diminue fortement pour une épaisseur inférieure à 250 nm Cette tendance est la même pour d'autres couches minces de silicium, comme par exemple le silicium amorphe, etc. L'épaisseur précitée du silicium polycristallin doit donc être fixée à la valeur appropriée pour limiter le courant de fuite à une valeur minimale dans l'état bloqué du transistor à couche mince, pour pouvoir utiliser ce transis- tor à couche mince en silicium polycristallin en tant qu'élément de commutation L'un des modes de réalisation de l'invention utilise ce transistor à couche mince en silicium polycristallin en tant qu'élément de commutation dans un panneau à matrice active à cristaux liquides et ceci est expliqué ci-après sur la base des résultats expérimentaux précités. Le panneau à cristaux liquides de l'invention a 2,2 des éléments d'image de 0,01 mm à 0,09 mm dans lesquels la
résistance des cristaux liquides est d'environ 10 i L-.
Ainsi, le courant de fuite du transistor à couche mince doit
être inférieur au dixième de celui correspondant à la résis-
tance équivalente des cristaux liquides, c'est-à-dire qu'il doit être inférieur à 10 l A L'expérience montre que l'épaisseur T du silicium polycristallin doit être fixée à une valeur inférieure à 250 nm pour maintenir le courant de fuite au-dessous de 10 i 1 A. Un but de l'invention est d'obtenir d'excellentes caractéristiques pour un transistor à couche mince constitué par du silicium polycristallin ou du silicium amorphe c'est-à-dire d'obtenir un transistor à couche mince dans lequel le rapport entre le courant à l'état conducteur et le courant à l'état bloqué soit extrêmement élevé et dans
lequel le courant de fuite puisse être réduit considérable-
ment en fixant l'épaisseur de la couche mince à une valeur
inférieure à 250 nm De plus, un élément de commutation uti-
lisant ce transistor à couche mince peut être appliqué à un
dispositif d'affichage à matrice active dans le but d'amé-
liorer la qualité de l'image On décrira ultérieurement un
mode de réalisation de l'invention.
Un dispositif d'affichage à cristaux liquides uti-
lisant un transistor à couche mince en tant qu'élément de commutation comprend de façon générale un substrat de verre sur le côté supérieur, un autre substrat sur lequel les transistors à couche mince sont montés, du côté inférieur, et une matière à cristaux liquides enfermée entre les deux substrats Les éléments d'attaque des cristaux liquides sont formés et disposés selon un format matriciel sur l'un des substrats et certains de ces éléments sont sélectionnés par des circuits de sélection externes Les tensions d'attaque
sont appliquées à des électrodes situées au-dessus des élé-
ments d'attaque On peut ainsi afficher n'importe quels caractères, graphismes, dessins et images sur le panneau à cristaux liquides Les figures 4 (a) et 4 (b) montrent un schéma de la structure générale du dispositif d'affichage à
cristaux liquides.
La figure 4 (a) représente le schéma de la configu-
ration de type matriciel des éléments d'attaque des cristaux liquides qui sont formés sur un substrat Les éléments d'attaque des cristaux liquides, 2, sont disposés selon un format matriciel dans une région d'affichage entourée par une ligne 1 La référence 3 désigne des lignes de signal de données et la référence 4 désigne des lignes de signal d'adresse qui sont connectées aux éléments d'attaque des cristaux liquides, 2 La figure-4 (b) montre la structure
détaillée des éléments d'attaque des cristaux liquides, 2.
Un transistor à couche mince 5 commande l'application du signal de données à une électrode On utilise un condensateur
6 pour maintenir les signaux de données Les cellules à cris-
taux liquides 7 sont constituées par une électrode d'attaque des cristaux liquides, 7-1 correspondant à chaque élément d'attaque des cristaux liquides, et par une électrode 7-2
qui est montée sur le substrat de verre supérieur Le tran-
sistor à couche mince dans l'élément d'attaque des cristaux liquides est ainsi utilisé en tant qu'élément de commutation sélectionnant le signal de données à appliquer à la cellule à cristaux liquides décrite précédemment On peut dire que les performances du panneau à matrice active sont fortement affectées par les caractéristiques du transistor à couche mince Les exigences imposées aux caractéristiques de ce
transistor à couche mince sont les suivantes.
( 1) Un courant suffisant doit circuler vers un con-
densateur pour charger celui-ci dans le cas o le transistor
à couche mince est à l'état conducteur.
( 2) Un courant faible ne doit pas circuler vers une électrode dans le cas o le transistor à couche mince
est dans l'état bloqué.
( 3) Les caractéristiques de ce transistor à couche mince doivent être parfaitement stabilisées, et il doit
avoir des performances reproductibles et une fiabilité suf-
fisante sur une longue durée.
La condition ( 1) concerne les caractéristiques du transistor à couche mince en ce qui concerne l'application d'un signal de données à un condensateur Le transistor à couche mince doit accepter un courant élevé de façon à
introduire complètement le signal de données dans le conden-
sateur en une courte durée, du fait que la qualité de l'affichage par cristaux liquides dépend de la capacité du condensateur Cette valeur de courant (qu'on appellera ci-après "courant à l'état conducteur") est déterminée par la capacité du condensateur et par le temps nécessaire pour
écrire le signal de données dans le condensateur Les carac-
téristiques du transistor à couche mince doivent donc satis-
faire la condition concernant le courant à l'état conduc-
teur Cette condition dépend en fait dans une large mesure de la taille (en particulier de la longueur et de la largeur de canal), de la structure et du processus de fabrication du transistor à couche mince, ainsi que de la tension d'entrée
appliquée à une grille Un transistor à couche mince en sili-
cium polycristallin est capable d'acheminer un courant suffi-
sant à l'état conducteur et de satisfaire la condition ( 1), du fait que le silicium polycristallin a une mobilité élevée des porteurs, en comparaison de celle des semiconducteurs amorphes. La condition ( 2) concerne les possibilités liées au
temps de maintien des données écrites dans un condensateur.
De façon générale, les données écrites dans un condensateur doivent être conservées pendant une durée extrêmement longue en comparaison de la durée d'écriture des données dans le condensateur Pendant l'état bloqué du transistor à couche mince, la tension d'attaque de l'électrode est rapidement forcée au niveau de tension de la ligne de signal de données s'il existe un faible courant de fuite (qu'on appelle ci-après "courant à l'état bloqué") dans le transistor à couche mince, du fait que la capacité du condensateur a généralement une très faible valeur, par exemple 1 p F Il
est ainsi difficile de conserver correctement dans un con-
densateur le signal de donnees ecrit, pendant l'état bloqué du transistor à couche mince En particulier, dans le cas du silicium polycristallin, de nombreux niveaux de piège sont répartis de façon non uniforme dans un grain de cristal de la structure polycristalline, ce qui fait qu'un courant de fuite élevé circule par l'intermédiaire de ces niveaux de piège. Comme indiqué ci-dessus, un transistor à couche mince en silicium polycristallin dégrade la possibilité de
conservation du signal de données écrit, pendant l'état blo-
qué, à cause de l'existence d'un courant de fuite, même si
un courant relativement élevé peut circuler vers le condensa-
teur pendant l'état conducteur du transistor à couche mince.
On doit donc faire en sorte de limiter autant que possible
la valeur du courant de fuite Cette exigence est générale-
ment imposée dans de nombreuses technologies correspondant à diverses applications, en plus d'un panneau à matrice active utilisant des transistors à couche mince Par exemple, dans le cas de la réalisation d'un circuit logique en employant des transistors à couche mince, le courant de repos augmente,
et dans le cas o on réalise un circuit de mémoire en emplo-
yant des transistors à couche mince, certains défauts de fonctionnement se manifestent.
La condition ( 3) concerne la stabilité, la repro-
ductibilité et la fiabilité des caractéristiques du transis-
tor à couche mince D'une façon générale, plusieurs dizaines de milliers de transistors à couche mince sont formés sur un seul substrat à matrice active, et ils doivent tous avoir
des caractéristiques uniformes et une excellente reproducti-
bilité, sans dispersion entre les lots de fabrication En
outre, ce transistor à couche mince doit avoir des performan-
ces stables et fiables à long terme.
Comme indiqué ci-dessus, un grand nombre d'exigen-
ces sévères sont imposées à un transistor à couche mince
utilisé sur un substrat à matrice active.
Dans l'art antérieur, lorsqu'on forme des transis-
tors à couche mince en tant qu'éléments actifs sur un
substrat, on utilise en tant que couche mince de semiconduc-
teur un semiconducteur composé tel que le séléniure de cadmium ou un corps analogue, ou bien un semiconducteur non
cristallin tel que le silicium amorphe ou un corps analogue.
Cependant, ces semiconducteurs ne peuvent pas satisfaire à
l'heure actuelle l'ensemble des trois conditions indiquées.
Par exemple, un semiconducteur composé satisfait suffisam-
ment la condition ( 1) à cause de la valeur élevée de la mobi-
lité des porteurs, mais il ne peut pas satisfaire les condi-
tions ( 2) et ( 3), du fait que ce type de semiconducteur pré-
sente une stabilité et une reproductibilité médiocres Un
semiconducteur non cristallin a une faible mobilité des por-
teurs et fait donc circuler un courant relativement faible à
l'état conducteur.
Comme indiqué ci-dessus, un panneau à matrice active de l'art antérieur utilisant des transistors à couche
mince sur un substrat ne présente pas de bonnes caractéris-
tiques susceptibles de donner une qualité d'image satisfai-
sante pour ce panneau à matrice active.
Un autre but de l'invention est d'éliminer les défauts précités et de procurer un panneau à matrice active
économique utilisant des transistors à couche mince qui pré-
sentent une reproductibilité et une fiabilité excellentes,
un courant suffisamment élevé à l'état conducteur et un cou-
rant extrêmement faible à l'état bloqué.
L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation et en se
référant aux dessins annexés sur lesquels Les figures 1 (a)-l(d) montrent une structure de transistor à couche mince et son processus de fabrication,
dans le but d'expliquer l'invention.
Les figures 2 et 3 montrent les caractéristiques
d'un transistor à couche mince, conformément à l'invention.
Les figures 4 (a) et 4 (b) montrent respectivement
un schéma d'une configuration matricielle d'éléments d'atta-
que de cristaux liquides et un schéma du circuit correspon-
dant, dans le cas de l'un des modes de réalisation de l'in-
vention. Les figures 5 (a)-5 (d) montrent une structure de transistor à couche mince et son processus de fabrication
qui sont utilisés pour l'un des modes de réalisation de l'in-
vention. Les figures 6 (a)-6 (e) montrent une structure de
transistor à couche mince et son processus de fabrication-
qui correspondent à un perfectionnement du transistor à cou-
che mince des figures 5 (a)-5 (d).
La figure 7 montre une coupe de la structure d'un
substrat à matrice active formé conformément à l'invention.
Les figures 8 (a)-8 (e) montrent un procédé de fabrication du substrat à matrice active qui est représenté
sur la figure 7.
La figure 9 montre la relation entre la concen-
tration d'impuretés diffusées vers la région de canal et la
valeur dit courant à l'état bloqué dans un transistor à cou-
che mince du type à canal N. La figure 10 montre une coupe de la structure d'un substrat à matrice active, dans le cas o on forme la ligne de signal de données et l'électrode d'attaque au
moyen de la même couche conductrice transparente.
On va maintenant considérer les figures 5 (a)-5 (d) qui montrent une forme d'un processus de fabrication de transistor à couche mince Le procédé de fabrication du transistor à couche mince est identique à celui décrit en relation avec les figures 1 (a)-l(d) et on ne l'expliquera
donc pas ici Les numéros de référence portés sur les figu-
res 5 (a)-5 (d) présentent la correspondance suivante avec ceux qui sont portés sur les figures 1 (a)-l(d): 101-201,
101-202,, 109-209.
Ce mode de réalisation de l'invention permet d'obtenir un dispositif totalement satisfaisant, du fait que son épaisseur de couche de silicium polycristallin T' (qui correspond à la dimension T' indiquée sur la figure (d))est inférieure à 250 nm. En effet, comme il est indiqué dans le préambule
de la description, l'épaisseur de couche de tout transistor
à couche mince utilisant une couche mince de silicium doit être inférieure à 250 nm pour minimiser le courant à l'état bloqué, ce qui permet d'obtenir dans une mesure suffisante les performances exigées pour le dispositif construit avec
ce transistor à couche mince.
Comme indiqué précédemment, on peut réduire le courant à l'état bloqué en diminuant l'épaisseur de couche T' du silicium polycristallin 202, mais lorsqu'on réduit l'épaisseur de la couche, le métal d'interconnexion 209, consistant par exemple en Al ou en Al-Si>traverse la couche
de diffusion, ce qui rend impossible l'obtention d'un con-
tact suffisant avec les régions de source et de drain Par conséquent, la détermination de l'épaisseur de la couche de silicium polycristallin pour diminuer le courant à l'état bloqué est limitée par la condition nécessaire qui consiste en ce que le métal d'interconnexion doit établir un contact stable avec les régions de source et de drain, même s'il est
possible de réduire encore davantage le courant à l'état blo-
qué Pour résoudre ce problème l'invention procure la struc-
ture de transistor à couche mince suivante L'épaisseur de la couche mince est réduite dans la région de canal, grâce à quoi le métal d'interconnexion peut établir un bon contact avec les régions de source et de drain, tout en procurant une
réduction du courant à l'état bloqué.
On va maintenant considérer les figures 6 (a)-6 (e) pour décrire un autre mode de réalisation de l'invention
portant sur un transistor à couche mince utilisant du sili-
cium polycristallin On forme une couche de silicium poly-
cristallin avec une épaisseur suffisante pour qu'un métal d'interconnexion puisse établir un bon contact avec des régions de source et de drain, et on définit un motif dans cette couche pour former l'îlot 302 représenté sur la figure 6 (a) L'épaisseur de l'îlot 302 dans la région de canal doit être réduite par attaque à une valeur inférieure à 250 nm, ce qui forme une partie concave 302, et on forme une couche d'isolation de grille 303 par oxydation thermique ou par dépôt chimique en phase vapeur, comme le montre la figure 6 (b) On dépose ensuite une seconde couche mince de silicium polycristallin, de silicofluoroxyde de métal, ou de métal sur la partie concave 300 et on forme un motif dans cette couche pour définir une électrode de grille 304 On diffuse dans l'îlot 302 des impuretés 305 telles que du phosphore,
de l'arsenic ou du bore, introduites par implantation ioni-
que, en utilisant l'électrode de grille 304 comme masque,
pour former les régions de source et de drain 306 du transis-
tor, comme le montre la figure 6 (c) Ensuite, comme le montre
-27385
la figure 6 (d), on forme une couche d'isolation 307 et on ouvre des fenêtres de contact 308 pour établir un contact entre un métal d'interconnexion et les régions de source et de drain 306 Enfin, on dépose un métal d'interconnexion 309 tel que de l'aluminium ou un corps analogue, comme le montre
la figure 6 (e).
Conformément à cette structure, le métal d'inter-
connexion peut être en contact parfait avec les régions de source et de drain, tandis que le courant de fuite peut être extrêmement réduit à l'état bloqué du transistor à couche mince, du fait que l'épaisseur de la couche de silicium polycristallin dans la région de canal est limitée à une
valeur inférieure à 250 nm.
Comme indiqué ci-dessus et conformément à l'inven-
tion, on bénéficie de l'avantage consistant dans une amélio-
ration notable des caractéristiques d'un transistor à couche mince, par une stricte limitation du courant de fuite dans l'état bloqué du transistor à couche mince, ce qui répond aux exigences de dispositifs utilisant un transistor à couche
mince en silicium polycristallin.
On va maintenant considérer la figure 7 qui repré-
sente une coupe de la structure d'un substrat à matrice acti-
ve conforme à l'invention Pour simplifier le dessin, un seul élément d'attaque des cristaux liquides est représenté On dépose une couche mince de silicium polycristallin sur un substrat isolant 8 tel que du quartz ou un corps analogue, pour former un transistor à couche mince et une électrode de condensateur Dans le transistor à couche mince, la région de canal 9 est en silicium polycristallin intrinsèque On forme les régions de source 10 et de drain 11 par dopage du silicium polycristallin intrinsèque avec des impuretés telles que du phosphore, de l'arsenic ou du bore On forme une couche d'isolation de grille 12 par oxydation du silicium polycristallin intrinsèque 9 par traitement thermique La
référence 13 désigne une ligne de signal d'adresse de l'élec-
trode de grille et la référence 14 désigne une couche iso-
lante qui constitue le diélectrique du condensateur La réfé-
rence 15 désigne une ligne de signal de données de l'électro-
de de source ou de drain, la référence 16 désigne une élec-
trode d'attaque de l'électrode de source ou de l'électrode de drain et la référence 17 désigne une électrode commune du
condensateur destiné à conserver le signal de données.
Les figures 8 (a)-8 (e) montrent une forme du pro-
cessus de fabrication du substrat à matrice active qui est
représenté sur la figure 7 On forme du silicium polycris-
tallin intrinsèque 9 sur le substrat isolant 8, puis on for-
me la couche d'isolation de grille 12 par oxydation thermi-
que, comme le montre la figure 8 (e) On forme ensuite, comme le montre la figure 8 (b), l'électrode de grille 13 et l'électrode commune 17 du condensateur, qui peuvent être formées simultanément avec la même manière conductrice On introduit ensuite des impuretés de dopage pour former les régions de source et de drain 10 et 11 On forme ensuite la couche d'isolation 14 et on ouvre des trous de contact, comme le montre la figure 8 (c) On utilise généralement la
diffusion thermique ou l'implantation ionique pour introdui-
re des impuretés de dopage dans la source et le drain On forme ensuite une ligne de signal de données 15, comme le montre la figure 8 (d) puis on forme l'électrode d'attaque
16, comme le montre la figure 3 (e) Une autre technique con-
siste à former la ligne de signal 15 après avoir formé
l'électrode d'attaque 16.
La caractéristique originale du panneau à matrice active conforme à l'invention, représenté sur les figures 7 et 8 (a)-8 (e),consiste en ce qu'on utilise une couche de silicium polycristallin intrinsèque pour la région de canal et en ce qu'on utilise en tant que couche d'isolation de grille la couche qui est formée par oxydation de ce silicium
polycristallin intrinsèque au moyen d'un traitement thermi-
que. Ces caractéristiques sont expliquées ci-après de
façon plus détaillée.
On utilise une couche de silicium polycristallin
intrinsèque pour la région de canal dans le but de faire cir-
culer un courant élevé à l'état conducteur et, simultanément,
de limiter à une valeur minimale le courant à l'état bloqué.
Il peut ainsi circuler un courant à l'état conducteur suffi-
sant pour l'application à un substrat à matrice active, du
fait que le silicium polycristallin à une mobilité de por-
teurs élevée, d'environ 10 cm /V s De plus, on peut limiter
à une valeur minimale le courant à l'état bloqué, par l'uti-
lisation de silicium polycristallin intrinsèque, sans aucune impureté. Dans le transistor de type MOS classique utilisant du silicium polycristallin, on diminue le courant à l'état bloqué en utilisant une jonction PN dans laquelle on emploie un substrat de type P pour un canal N et un substrat de type N dans le cas d'un canal P Au contraire, dans le cas de
l'utilisation de silicium polycristallin, on ne peut pas par-
venir à la formation favorable d'une jonction PN et on ne
peut donc pas diminuer suffisamment le courant à l'état blo-
qué.
La figure 9 montre la relation entre la concentra-
tion en impuretés diffusées dans la région de canal dans un transistor à couche mince à canal N, et le courant à l'état
bloqué, et cette relation correspond à des résultats expéri-
mentaux obtenus par la demanderesse On utilise en tant qu'impureté du bore introduit par implantation ionique, pour former la région de canal de type P L'axe des abscisses
représente la quantité de bore introduit et l'axe des ordon-
nées représente la valeur du courant à l'état bloqué dans le
cas d'une tension de grille nulle ( 0).
L'examen de la figure 9 montre que le courant à l'état bloqué est limité au minimum dans le cas o il n'y a pas d'introduction de bore, c'est-àdire lorsqu'on utilise du silicium polycristallin intrinsèque Ceci vient du fait
que le courant de fuite dans le cas d'une jonction PN augmen-
te lorsque la concencration en impuretés s'élève Au contrai-
re, dans le cas de la formation d'une région de canal de type N, c'est-àdire de la formation d'un transistor du type à appauvrissement, le courant à l'état bloqué augmente On peut donc obtenir une valeur minimale du courant à l'état bloqué
dans le cas o on utilise du silicium polycristallin intrin-
sèque. On accomplit une oxydation thermique du silicium polycristallin intrinsèque pour former la couche d'isolation de grille, de façon à pouvoir atteindre une valeur élevée
pour le courant à l'état conducteur, ce qui procure un tran-
sistor à couche mince ayant d'excellentes caractéristiques
de stabilité, de reproductibilité et de fiabilité Le sili-
cium polycristallin doit être soumis à un traitement thermi-
que à une température supérieure à 9001 C pour réaliser une oxydation thermique A ce moment, la taille de grain des particules cristallines augmente et leur mobilité augmente fortement Comme il est bien connu, dans le cas de la forma-
tion d'une couche d'isolation de grille par oxydation ther-
mique de silicium polycristallin, on peut obtenir un plus
faible niveau d'états d'interface entre le silicium poly-
cristallin et sa couche d'oxydation thermique, par rapport à celui correspondant au cas de la formation externe d'une
couche de Si O 2 par un traitement de pulvérisation, un trai-
* tement de croissance en phase vapeur, etc On peut ainsi diminuer la tension de seuil du transistor On peut donc parvenir à une valeur élevée de courant à l'état conducteur en utilisant pour le canal du silicium polycristallin intrinsèque ayant une mobilité élevée et une faible tension
de seuil.
En outre, on peut obtenir un transistor ayant
d'excellentes caractéristiques de stabilité, de reproducti-
bilité et de fiabilité en oxydant ce silicium polycristallin
pour former une couche d'isolation de grille; avec le traite-
ment thermique qu'on utilise pour former habituellement la couche d'isolation de grille dans un transistor de type MOS, conformément à la technologie habituelle du silicium On peut ainsi former de façon stable une excellente interface ayant un faible niveau d'états d'interface, de façon à améliorer considérablement la stabilité et la reproductibilité du transistor La fiabilité est également extrêmement améliorée
du fait que l'interface de ce transistor est formée en uti-
lisant des matières stables telles que le silicium et sa cou-
che d'oxydation thermique, par le traitement qui est utilisé
dans la technologie habituelle du silicium.
Conformément à la description précédente, l'inven-
tion procure un substrat à matrice active perfectionné uti-
lisant un transistor à couche mince d'excellente qualité Un traitement thermique à une température supérieure à 9000 C est obligatoire, du fait qu'on utilise une couche d'oxyde thermique de silicium polycristallin en tant que couche d'isolation de grille du transistor à couche mince De ce fait, il est nécessaire d'utiliser pour le substrat un substrat isolant ayant un point de fusion élevé capable de
supporter une atmosphère à haute température (comme par exem-
ple du verre au quartz) Ceci augmente le coût de fabrication du substrat à matrice active, du fait qu'un substrat à point de fusion élevé, par exemple en quartz, est plus coûteux qu'un substrat à bas point de fusion Il est donc nécessaire de réduire le coût d'autres éléments De façon générale, un processus de fabrication complexe est nécessaire pour former un substrat à matrice active La simplification du processus
de fabrication permet donc de réduire effectivement le coût -
Compte tenu de ceci, l'invention procure une structure de substrat à matrice active formé par un processus simplifié, c'est-à-dire par la formation de la ligne de signal de
données et de l'électrode d'attaque avec la même couche con-
ductrice transparente.
La figure 10 montre la structure d'un substrat à matrice active dans le cas o on forme la ligne de signal de
données et l'électrode d'attaque avec la même couche conduc-
trice transparente La structure fondamentale est la même que celle représentée sur la figure 7, à l'exception de la ligne de signal de données 15 et de l'électrode d'attaque 16 On utilise pour la couche conductrice transparente de l'oxyde
d'indium, de l'oxyde d'étain ou de l'oxyde d'indium-étain.
Cette structure permet de supprimer l'opération qui est représentée sur la figure 8 (d) Cette structure simplifie très efficacement le traitement de définition de motif, pour réduire le coût de fabrication, du fait que le traitement de définition de motif (traitement de photogravure) représente un pourcentage élevé du coût de fabrication d'un dispositif à semiconducteur Cinq traitements de définition de motif
sont nécessaires pour le processus de fabrication qui corres-
pond à la figure 7, tandis que quatre traitements de défini-
tion de motif suffisent dans le cas correspondant à la figure De plus, le dépôt de deux types de couches conductrices devient inutile Une telle simplification du processus de fabrication est extrêmement efficace pour l'obtention d'un
substrat à matrice active économique.
Conformément à l'invention, il est avantageux que le courant de fuite d'un transistor à couche mince à l'état
bloqué puisse être extrêmement réduit et qu'un courant suf-
fisant puisse circuler à l'état conducteur vers l'électrode des cristaux liquides, par l'intermédiaire du transistor à couche mince En outre, la structure du transistor à couche
mince propre à l'invention contribue à stabiliser les carac-
téristiques du transistor et permet d'obtenir une reproducti-
bilité et une fiabilité excellentes pour une longue durée d'utilisation.
Il va de soi que de nombreuses modifications peu-
vent être apportées au dispositif décrit et représenté, sans
sortir du cadre de l'invention.

Claims (6)

REVENDICATIONS
1 Transistor MOS à couche mince formé par une couche mince de silicium, caractérisé en ce que l'épaisseur
de cette couche mince de silicium est inférieure à 250 nm.
2 Transistor MOS à couche mince formé par une couche mince de silicium, caractérisé en ce que l'épaisseur de cette couche mince de silicium est plus faible dans la
région de canal que dans les régions de source et de drain.
3 Transistor à couche mince selon l'une quelcon-
que des revendications 1 ou 2, caractérisé en ce qu'on uti-
lise du silicium polycristallin pour la couche mince -de silicium.
4 Transistor à couche mince selon la revendica-
tion 2, caractérisé en ce que l'épaisseur de la couche min-
ce de silicium dans la région de canal est inférieure à
250 nm.
Structure de matrice active pour un dispositif d'affichage à cristaux liquides comprenant un ensemble de lignes de données et de lignes d'adresse disposées en lignes
et en colonnes dans la matrice, avec un ensemble de transis-
tors à couche mince et d'électrodes pour l'attaque des cris-
taux liquides placés aux points d'intersection des lignes de données et des lignes d'adresse, caractérisée en ce que la région de canal de chaque transistor à couche mince consiste
en silicium polycristallin intrinsèque, et la couche d'iso-
lation de grille est formée par oxydation de la couche de silicium polycristallin intrinsèque au moyen d'un traitement thermique.
6 Structure à matrice active selon la revendica-
tion 4, caractérisée en ce que les lignes de données et les
électrodes d'attaque sont formées par la même couche conduc-
trice transparente.
FR8305592A 1982-04-13 1983-04-06 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor Expired FR2527385B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57061440A JPS58178564A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ
JP57064892A JPS58182272A (ja) 1982-04-19 1982-04-19 薄膜トランジスタ
JP57143786A JPS5933877A (ja) 1982-08-19 1982-08-19 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
FR2527385A1 true FR2527385A1 (fr) 1983-11-25
FR2527385B1 FR2527385B1 (fr) 1987-05-22

Family

ID=27297500

Family Applications (2)

Application Number Title Priority Date Filing Date
FR8305592A Expired FR2527385B1 (fr) 1982-04-13 1983-04-06 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
FR838320366A Expired - Lifetime FR2536194B1 (fr) 1982-04-13 1983-12-20 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor

Family Applications After (1)

Application Number Title Priority Date Filing Date
FR838320366A Expired - Lifetime FR2536194B1 (fr) 1982-04-13 1983-12-20 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor

Country Status (5)

Country Link
US (2) US5124768A (fr)
DE (2) DE3348083C2 (fr)
FR (2) FR2527385B1 (fr)
GB (1) GB2118365B (fr)
HK (1) HK88687A (fr)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37441E1 (en) 1982-08-24 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US5468653A (en) * 1982-08-24 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
US5391893A (en) * 1985-05-07 1995-02-21 Semicoductor Energy Laboratory Co., Ltd. Nonsingle crystal semiconductor and a semiconductor device using such semiconductor
USRE38727E1 (en) 1982-08-24 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
GB2140203B (en) * 1983-03-15 1987-01-14 Canon Kk Thin film transistor with wiring layer continuous with the source and drain
GB8406330D0 (en) * 1984-03-10 1984-04-11 Lucas Ind Plc Amorphous silicon field effect transistors
JPS60213062A (ja) * 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
JPS61228671A (ja) * 1985-04-02 1986-10-11 Hitachi Ltd 薄膜トランジスタ
US4839707A (en) * 1987-08-27 1989-06-13 Hughes Aircraft Company LCMOS displays fabricated with implant treated silicon wafers
WO1989002095A1 (fr) * 1987-08-27 1989-03-09 Hughes Aircraft Company Affichages a cristaux liquides mos fabriques avec des tranches de silicium traitees par implantation
US4849805A (en) * 1987-11-20 1989-07-18 General Electric Company Radiation hardened integrated circuit and method of making the same
US5231039A (en) * 1988-02-25 1993-07-27 Sharp Kabushiki Kaisha Method of fabricating a liquid crystal display device
JPH01217325A (ja) * 1988-02-25 1989-08-30 Sharp Corp 液晶表示装置
DE68916401T2 (de) * 1988-10-03 1994-11-17 Toshiba Kawasaki Kk Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung.
JP3226223B2 (ja) * 1990-07-12 2001-11-05 株式会社東芝 薄膜トランジスタアレイ装置および液晶表示装置
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5218214A (en) * 1991-05-17 1993-06-08 United Technologies Corporation Field oxide termination and gate oxide
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2894391B2 (ja) * 1991-09-20 1999-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5459347A (en) * 1991-12-30 1995-10-17 Nippon Telegraph And Telephone Corporation Method of making field-effect semiconductor device on SOI
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
KR940006273A (ko) * 1992-06-20 1994-03-23 오가 노리오 스태틱램(sram) 장치 및 그 제조방법
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2708142B1 (fr) * 1993-07-22 1995-08-18 Commissariat Energie Atomique Procédé de fabrication d'un transistor en technologie silicium sur isolant.
US5567966A (en) * 1993-09-29 1996-10-22 Texas Instruments Incorporated Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain
US5418391A (en) * 1994-03-31 1995-05-23 Vlsi Technology, Inc. Semiconductor-on-insulator integrated circuit with selectively thinned channel region
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) * 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
US5567958A (en) * 1995-05-31 1996-10-22 Motorola, Inc. High-performance thin-film transistor and SRAM memory cell
US5627097A (en) * 1995-07-03 1997-05-06 Motorola, Inc. Method for making CMOS device having reduced parasitic capacitance
US5736435A (en) * 1995-07-03 1998-04-07 Motorola, Inc. Process for fabricating a fully self-aligned soi mosfet
US5742373A (en) * 1995-10-13 1998-04-21 Massachusetts Institute Of Technology Color microdisplays and methods of manufacturing same
JP3296975B2 (ja) * 1996-08-22 2002-07-02 シャープ株式会社 薄膜トランジスタ及びその製造方法
US5965861A (en) * 1997-02-07 1999-10-12 Ncr Corporation Method and apparatus for enhancing security in a self-service checkout terminal
US5982553A (en) 1997-03-20 1999-11-09 Silicon Light Machines Display device incorporating one-dimensional grating light-valve array
US5982004A (en) * 1997-06-20 1999-11-09 Hong Kong University Of Science & Technology Polysilicon devices and a method for fabrication thereof
US6088102A (en) 1997-10-31 2000-07-11 Silicon Light Machines Display apparatus including grating light-valve array and interferometric optical system
US6271808B1 (en) 1998-06-05 2001-08-07 Silicon Light Machines Stereo head mounted display using a single display device
US6130770A (en) 1998-06-23 2000-10-10 Silicon Light Machines Electron gun activated grating light valve
US6101036A (en) 1998-06-23 2000-08-08 Silicon Light Machines Embossed diffraction grating alone and in combination with changeable image display
US6215579B1 (en) 1998-06-24 2001-04-10 Silicon Light Machines Method and apparatus for modulating an incident light beam for forming a two-dimensional image
JP4401488B2 (ja) * 1998-09-01 2010-01-20 キヤノン株式会社 光電変換装置
FR2815143B1 (fr) * 2000-10-11 2005-11-18 Lg Philips Lcd Co Ltd Substrat reseau pour un affichage a cristaux liquides et methode de fabrication de celui-ci
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6952040B2 (en) * 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
CN100508140C (zh) * 2001-11-30 2009-07-01 株式会社半导体能源研究所 用于半导体器件的制造方法
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP3992976B2 (ja) 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
WO2003088280A1 (fr) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Procede de fabrication de poudre d'alliage d'aimant permanent de fer au neodyme et de bore
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6839479B2 (en) 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US7046420B1 (en) 2003-02-28 2006-05-16 Silicon Light Machines Corporation MEM micro-structures and methods of making the same
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
JP2006041115A (ja) * 2004-07-26 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器
US8127706B2 (en) * 2005-05-02 2012-03-06 Fairfield Industries Incorporated Deck configuration for ocean bottom seismometer launch platforms
JP2007081335A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置
US7891818B2 (en) 2006-12-12 2011-02-22 Evans & Sutherland Computer Corporation System and method for aligning RGB light in a single modulator projector
US8358317B2 (en) 2008-05-23 2013-01-22 Evans & Sutherland Computer Corporation System and method for displaying a planar image on a curved surface
US8702248B1 (en) 2008-06-11 2014-04-22 Evans & Sutherland Computer Corporation Projection method for reducing interpixel gaps on a viewing surface
US8077378B1 (en) 2008-11-12 2011-12-13 Evans & Sutherland Computer Corporation Calibration system and method for light modulation device
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR102352590B1 (ko) * 2009-12-18 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR102471810B1 (ko) * 2010-01-15 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
CN102714026B (zh) 2010-01-24 2016-09-14 株式会社半导体能源研究所 显示装置
US9641826B1 (en) 2011-10-06 2017-05-02 Evans & Sutherland Computer Corporation System and method for displaying distant 3-D stereo on a dome surface
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2070858A (en) * 1980-03-03 1981-09-09 Raytheon Co A shallow channel field effect transistor
FR2490874A1 (fr) * 1980-09-19 1982-03-26 Nippon Telegraph & Telephone Transistors du type a grille isolee
EP0051396A2 (fr) * 1980-11-03 1982-05-12 Xerox Corporation Procédé pour la fabrication de matrices comportant des transistors à couches minces

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL282170A (fr) * 1961-08-17
US3484662A (en) * 1965-01-15 1969-12-16 North American Rockwell Thin film transistor on an insulating substrate
SE317137B (fr) * 1966-08-04 1969-11-10 Rca Corp
GB1267975A (en) * 1968-06-24 1972-03-22 Westinghouse Electric Corp Thin film electronic components on flexible substrates and the apparatus and process for producing same
US3669060A (en) * 1970-09-24 1972-06-13 Westinghouse Electric Corp Mask changing mechanism for use in the evaporation of thin film devices
DE2636873A1 (de) * 1976-08-17 1978-02-23 Siemens Ag Halbleiterbauelement mit zwei gekreuzten teildioden und mit transistorartigen eigenschaften
US4119992A (en) * 1977-04-28 1978-10-10 Rca Corp. Integrated circuit structure and method for making same
US4177473A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. Amorphous semiconductor member and method of making the same
JPS5522811A (en) * 1978-08-04 1980-02-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacturing of semiconductor apparatus
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
JPS5598868A (en) * 1979-01-23 1980-07-28 Sumitomo Electric Ind Ltd Insulated gate type field effect semiconductor device
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4317686A (en) * 1979-07-04 1982-03-02 National Research Development Corporation Method of manufacturing field-effect transistors by forming double insulative buried layers by ion-implantation
US4431271A (en) * 1979-09-06 1984-02-14 Canon Kabushiki Kaisha Display device with a thin film transistor and storage condenser
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
JPS5662356A (en) * 1979-10-26 1981-05-28 Seiko Instr & Electronics Ltd Logic integrated circuit device and its manufacturing method
IL61679A (en) * 1979-12-13 1984-11-30 Energy Conversion Devices Inc Thin film,field effect transistor
JPS5692573A (en) * 1979-12-26 1981-07-27 Citizen Watch Co Ltd Display panel
GB2140617B (en) * 1980-03-03 1985-06-19 Raytheon Co Methods of forming a field effect transistor
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5710266A (en) * 1980-06-23 1982-01-19 Fujitsu Ltd Mis field effect semiconductor device
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS57126131A (en) * 1981-01-28 1982-08-05 Toshiba Corp Manufacture of semiconductor device
JPS5812365A (ja) * 1981-07-15 1983-01-24 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタ及びその製造方法
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US4399605A (en) * 1982-02-26 1983-08-23 International Business Machines Corporation Method of making dense complementary transistors
JPS5978557A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 相補型ｍｏｓ半導体装置の製造方法
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
US5047356A (en) * 1990-02-16 1991-09-10 Hughes Aircraft Company High speed silicon-on-insulator device and process of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2070858A (en) * 1980-03-03 1981-09-09 Raytheon Co A shallow channel field effect transistor
FR2490874A1 (fr) * 1980-09-19 1982-03-26 Nippon Telegraph & Telephone Transistors du type a grille isolee
EP0051396A2 (fr) * 1980-11-03 1982-05-12 Xerox Corporation Procédé pour la fabrication de matrices comportant des transistors à couches minces

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS LETTERS, vol. 17, no. 18, 3 septembre 1981, Hitchin, GB; M. AKIYA et al. "High-voltage buried-channel mos fabricated by oxygen implantation into silicon" *

Also Published As

Publication number Publication date
DE3348083C2 (fr) 1993-07-01
FR2536194B1 (fr) 1990-11-30
DE3312743C2 (de) 1986-12-18
GB2118365A (en) 1983-10-26
GB2118365B (en) 1986-04-30
HK88687A (en) 1987-12-04
US5294555A (en) 1994-03-15
GB8309750D0 (en) 1983-05-18
FR2527385B1 (fr) 1987-05-22
FR2536194A1 (fr) 1984-05-18
DE3312743A1 (de) 1983-10-13
US5124768A (en) 1992-06-23

Similar Documents

Publication Publication Date Title
FR2527385A1 (fr) Transistor a couche mince et panneau d&#39;affichage a cristaux liquides utilisant ce type de transistor
US5561075A (en) Method of manufacturing an active matrix panel
US6861670B1 (en) Semiconductor device having multi-layer wiring
US7863655B2 (en) Phase change memory cells with dual access devices
US5869362A (en) Method of manufacturing semiconductor device
US8999823B2 (en) Semiconductor device, method for manufacturing same, and display device
US20050133778A1 (en) Chalcogenide glass constant current device, and its method of fabrication and operation
FR2488013A1 (fr) Dispositif a matrice d&#39;elements actifs
FR2472246A1 (fr) Cellule programmable pour reseaux electroniques programmables
US20090032794A1 (en) Phase change memory device and fabrication method thereof
US5736751A (en) Field effect transistor having thick source and drain regions
US6242777B1 (en) Field effect transistor and liquid crystal devices including the same
FR3045938A1 (fr) Circuit integre cointegrant un transistor fet et un point memoire rram
KR100517037B1 (ko) 박막 트랜지스터 및 그 제조방법
FR2490860A1 (fr) Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit
EP0896370B1 (fr) Dispositif de mémoire à grille flottante sur SOI et procédé de fabrication correspondant
EP2764550B1 (fr) Point mémoire ram a un transistor
JP2000269512A (ja) 半導体装置およびその作製方法
EP3404730B1 (fr) Memoire non volatile favorisant une grande densite d&#39;integration
KR100271082B1 (ko) 반도체장치 제작방법
US5698864A (en) Method of manufacturing a liquid crystal device having field effect transistors
JPH0534837B2 (fr)
FR2532116A1 (fr) Transistor a couche mince et dispositif d&#39;affichage a cristaux liquides utilisant ce transistor
EP4117038B1 (fr) Circuit mémoire comprenant une pluralité de cellules mémoire 1t1r
EP1289024A1 (fr) Cellule mémoire du type FAMOS à plusieurs niveaux logiques de programmation