FR2532116A1 - Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor - Google Patents

Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor Download PDF

Info

Publication number
FR2532116A1
FR2532116A1 FR8313382A FR8313382A FR2532116A1 FR 2532116 A1 FR2532116 A1 FR 2532116A1 FR 8313382 A FR8313382 A FR 8313382A FR 8313382 A FR8313382 A FR 8313382A FR 2532116 A1 FR2532116 A1 FR 2532116A1
Authority
FR
France
Prior art keywords
electrode
region
thin
film transistor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8313382A
Other languages
English (en)
Other versions
FR2532116B1 (fr
Inventor
Toshimoto Kodaira
Hiroyuki Oshima
Toshihiko Mano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57074015A external-priority patent/JPS58190063A/ja
Priority claimed from JP57074014A external-priority patent/JPS5921064A/ja
Priority claimed from JP57075814A external-priority patent/JPH0656461B2/ja
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of FR2532116A1 publication Critical patent/FR2532116A1/fr
Application granted granted Critical
Publication of FR2532116B1 publication Critical patent/FR2532116B1/fr
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

A.L'INVENTION CONCERNE UN DISPOSITIF D'AFFICHAGE A CRISTAUX LIQUIDES. B.LA TENSION DE CLAQUAGE D'UNE COUCHE ISOLANTE FORMEE ENTRE LES LIGNES DE SOURCE ET LES LIGNES DE GRILLE EST SUPERIEURE A LA TENSION DE CLAQUAGE D'UNE ISOLANTE DE GRILLE DUDIT TRANSISTOR, QUI EST UN TRANSISTOR A COUCHE MINCE. C.APPLICATION AUX PANNEAUX D'AFFICHAGE DU TYPE A MATRICE D'ELEMENTS ACTIFS.

Description

* 1
La présente invention concerne un transistor à cou-
che mince pour un panneau d'affichage à cristaux liquides de type transparent, et elle porte plus particulièrement sur un transistor à couche mince ayant une structure offrant des caractéristiques de contact stables et excellentes Cette structure permet en outre de réduire le courant induit par effet photoélectrique L'invention-porte également sur un dispositif d'affichage à cristaux liquides ayant des éléments d'images disposés en une matrice utilisant des transistors à effet de champ MOS, et sur un procédé de fabrication dans lequel des défauts d'éléments d'image peuvent être compensés aisément. Une technique de formation d'un transistor à couche mince sur une couche isolante a fait l'objet récemment de recherches plus actives Le développement de cette technique
peut donner lieu à des applications dans de nombreux domai-
nes, comme les panneaux d'affichage à matrice active de type mince avec un substrat isolant économique, les circuits intégrés tridimensionnels dans lesquels un élément actif tel
qu'un transistor est formé sur un circuit intégré à semicon-
ducteur, des capteurs d'images économiques et à hautes per-
formances, des dispositifs de mémoire à haute densité, etc. Dans le premier cas, en particulier, on est en présence d'un panneau d'affichage de type transparent lorsqu'une électrode transparente constituée par une matière telle que de l'oxyde d'indium, de l'oxyde d'étain, de l'oxyde d'indium-étain ou une matière analogue, est utilisée en tant qu'électrode, d'attaque d'affichage d'un dispositif d'affichage Un tel panneau d'affichage de type transparent comprend l'électrode
d'attaque d'affichage transparente, une électrode transparen-
te composée et une matière à cristaux liquides enfermée entre les deux électrodes On décrira l'invention en considérant un transistor à couche mince appliqué à un panneau d'affichage à
cristaux liquides de type transparent.
La figure 1 montre une coupe d'un transistor à cou-
che mince de type général qui est employé en tant qu'élément
de commutation dans un panneau d'affichage à cristaux liqui-
des Une couche isolante 102 constituée par du silicium poly-
cristallin, du silicium amorphe, du séléniure de cadmium ou une matière analogue, est formée sur une couche isolante 101. La référence 103 désigne une couche isolante et la référence
104 désigne une électrode de grille La référence 105 dési-
gne des électrodes de source et de drain La référence 106
désigne une couche isolante formée entre des couches conduc-
trices La référence 107 désigne une couche métallique d'interconnexion On réalise ainsi un élément consistant en un transistor à couche mince Un panneau d'affichage à
matrice active utilisant des transistors à couche mince com-
prend de façon générale un substrat transparent supérieur, 1; un substrat transparent inférieur sur lequel sont formés des
transistors à couche mince et une matière à cristaux liqui-
des qui est enfermée entre les substrats Des éléments
d'attaque des -cristaux liquides sont associés à des électro-
des d'attaque des cristaux liquides et sont disposés sous forme de matrice sur le substrat inférieur Un circuit de
sélection externe sélectionne certains des éléments d'affi-
chage à cristaux liquides, et des électrodes d'attaque des
cristaux liquides associéesde façon correspondante sont exci-
tées pour afficher des lettres, des chiffres ou des images
donnés.
Les figures 2 (a) et 2 (b) montrent un schéma d'élé-
ments à cristaux liquides comprenant des transistors à couche
mince, dans un panneau d'affichage à matrice active La figu-
re 2 (a) montre la disposition des éléments d'attaque des cristaux liquides dans la matrice, sur un substrat inférieur sur lequel des transistors à couche mince sont formés Des éléments d'attaque des cristaux liquides, 2, sont formés dans la matrice à l'intérieur de la zone d'affichage 1 Des signaux de données et d'horloge sont appliqués aux éléments d'attaque des cristaux liquides, 2, par des lignes d'entrée respectives 3 et 4 La figure 2 (b) est une représentation-en plan agrandie d'un réseau de transistors à couche mince, comprenant un élément d'affichage à cristaux liquides, 2 La
référence 202 désigne une couche de silicium polycristallin.
La référence 204 désigne une ligne de signal d'horloge pour un élément d'affichage à cristaux liquides 2, c'est-à-dire
pour une région d'électrode de grille de balayage La réfé-
rence 207 désigne une ligne de signal de données pour un élément d'attaque des cristaux liquides, c'est-à-dire pour une région d'électrode de signal La région d'électrode de signal 207 est amenée en contact avec une couche de silicium polycristallin 101 dans une région de contact 208 Une région d'électrode d'affichage 210 est connectée à une couche de
silicium polycristallin 101 dans une région de contact 209.
Dans le cas d'un panneau d'affichage à cristaux liquides de type transparent, on utilise une électrode transparente pour
la région d'électrode d'affichage 210 Une électrode trans-
parente située dans la région d'électrode d'affichage 210 doit donc être connectée à une électrode de drain dans une
couche de silicium polycristallin On se référera à la figu-
re 3 pour décrire le transistor à couche mince classique,
connecté à une électrode transparente.
Un transistor représenté sur la figure 3 comporte une structure d'lélectrodes à trois couches, dans Laquelle une couche métallique 307 destinée à l'interconnexion est
connectée à une électrode de drain et à une électrode trans-
parente 310 en oxyde d'indium-étain ou en une mnatière simi-
laire Les numéros de référence de la figure 3 correspondent
à ceux de la figure 1 de la manière suivante: 101 corres-
pond à 301, et 107 correspond à 307 Cependant, la struc-
ture classique est'désavantageuse en ce qui concerne les caractéristiques de contact Par exemple, si une couche
métallique est en aluminium, la conductivité devient mauvai-
se à cause d'une couche d'oxyde d'aluminium (A 1203) formée
entre une couche d'aluminium et une électrode transparente.
il en résulte une variation du contraste d'affichage produi-
te par un état presque isolé de régions de contact, ce qui
donne de mauvaises caractéristiques d'affichage.
Un but de l'invention est de procurer un transis-
tor à couche mince perfectionné pour un dispositif d'affi- chage à cristaux liquides de type transparent ayant une
structure dans laquelle une électrode transparente est con-
nectée à une électrode de drain formée dans une couche de
silicium polycristallin, avec des caractéristiques de con-
tact stables et excellentes.
L'invention a également pour but de procurer un
transistor à couche mince perfectionné formé sur un subs-
trat isolant, dans lequel le courant induit par effet photo-
électrique soit réduit On considérera ci-après cet aspect de l'invention en liaison avec un transistor à couche mince appliqué à un panneau d'affichage à matrice active, à titre
de mode de réalisation Le transistor à couche mince confor-
me à l'invention s'applique également très bien à divers cas
autres que celui d 'un panneau d'affichage à matrice active.
La figure 2 (c) est un schéma d'un élément d'atta-
que de cristaux liquides, 2, appartenant au panneau d'affi-
chage à matrice active représenté sur la figure 1 (a) La référence 5 désigne un transistor à couche mince pour la commutation des données Un condensateur 6, qui n'est pas obligatoire si la capacité de la matière à cristaux liquides est suffisamment grande, est employé pour mémoriser les données Une cellule à cristaux liquides 7 comprend une
électrode d'attaque des cristaux liquides, 7-1, qui est for-
mée en correspondance avec chaque élément d'attaque des
cristaux liquides, et un panneau transparent supérieur -7-2.
La figure 6-est une coupe montrant la structure générale du transistor à couche mince à canal N de type classique, formé sur un substrat isolant La référence 8 désigne un substrat transparent isolant, en une matière telle que du verre ou du quartz La référence 9 désigne une
couche mince de semiconducteur telle que-du silicium poly-
cristallin La référence 10 désigne une région de source for-
mée par dopage de la couche mince de semiconducteur avec une impureté telle que du phosphore, de l'arsenic, ou une matière analogue La référence Il désigne une région de drain formée de la même manière que la région de source 10 La référence 12 désigne une couche de grille La référence 13 désigne une
électrode de grille La référence 14 désigne-une couche iso-
lante La référence 15 désigne une électrode de source et la référence 16 désigne une électrode de drain Dans le cas ou un transistor à couche mince est appliqué à un panneau à matrice active, un transistor à couche mince commande l'application de tensions de signal de données aux cristaux liquides Pour obtenir des performances d'affichage élevées, un transistor à couche mince doit avoir les caractéristiques suivantes ( 1) Lorsqu'un transistor à couche mince est à l'état conducteur, ildoit être capable de fournir un courant
suffisant pour charger un condensateur.
( 2) Lorsqu'un transistor à couche mince est à
l'état bloqué, le courant de fuite doit être très faible.
L'exigence ( 1) est une caractéristique obligatoire pour un transistor à couche mince qui concerne l'écriture de
données dans un condensateur Du fait que le niveau des per-
-formances d'un dispositif d'affichage à cristaux liquides dépend du potentiel d'un condensateur, la charge doit être emmagasinée dans un condensateur en une courte durée En d'autres termes, on désire qu'un transistor à couche mince soit capable de fournir un courant suffisant pour écrire écrire des données dans un condensateur de manière exacte en un.temps très court La valeur du courant pour l'écriture
des données (qu'on appellera ci-après courant à l'état con-
ducteur) est déterminée-conformément à la capacité du conden-
sateur associé et au temps disponible pour écrire les données Par conséquent, un transistor à couche mince doit être formé de façon à fournir un courant à l'état conducteur d'une valeur suffisante, cette valeur étant déterminée par le
condensateur associé La valeur du courant à l'état conduc-.
teur que fait circuler un transistor à couche mince dépend de O nombreux facteurs tels que la structure et le processus de
fabrication du transistor à couche mince, la taille du tran-
sistor à couche mince (longueur de canal et/ou largeur de canal), la tension appliquée à la grille ou au drain, etc. L'exigence ( 2) est une caractéristique obligatoire d'un transistor à couche mince, concernant la conservation
pendant une-longue durée des données écrites dans un conden-
sateur De façon générale, une fois que des données ont été écrites dans un condensateur, elles doivent être conservées
pendant un temps plus long que le temps nécessaire à l'écri-
ture des données La capacité du condensateur utilisé est habituellement faible, de l'ordre de 1 p F Par conséquent, la charge représentative des données qui est emmagasinée dans
le condensateur est faible et peut donc être aisément affec-
tée par un courant de fuite de valeur faible circulant entre la source et le drain En d'autres termes, si un courant de fuite apparaît lorsqu'un transistor à couche mince passe à l'état bloqué (on appellera ci-après ce courant "courant à l'état bloqué"), le potentiel sur un drain au niveau duquel un condensateur est branché à un transistor à couche mince, devient rapidement proche du potentiel de la source de ce transistor Il en résulte que les données écrites dans un condensateur ne sont pas conservées inchangées On désire donc fortement réduire le courant à l'état bloqué entre la
source et le drain.
Lorsqu'on irradie un transistor à couche mince avec de la lumière, la densité de porteurs dans la région d'accumulation est augmentée à cause de la lumière, et la couche d'appauvrissement à la jonction PN est rétrécie par la densité de porteurs augmentée Il en résulte que les valeurs du courant à l'état conducteur et du courant à l'état bloqué
augmentent également En particulier> la vitesse d'augmenta-
tion de la valeur du courant à l'état bloqué est très élevée.
En fait, comme un incrément de courant de fuite produit par
irradiation par de la lumière est proportionnel à l'éclaire-
ment de la lumière, le courant à l'état bloqué augmente d'autant plus que l'environnement est lumineux Un transistor à couche mince est donc désavantageux pour l'utilisation en tant qu'élément de commutation dans un dispositif d'affichage à cristaux liquides En effet, alors que, de façon générale, un dispositif d'affichage à cristaux liquides 'tire profit
d'un niveau lumineux élevé pour présenter un meilleur con-
traste et de bonnes caractéristiques d'affichage, un transis-
tor à couche mince dégrade les performances d'affichage à cause du courant à l'état bloqué qui est produit par la
lumière.
La figure 7 est un graphique qui illustre une
caractéristique du transistor à couche mince ayant la struc-
ture de la figure 6, et ce graphique est basé sur des résul-
tats expérimentaux obtenus par les inventeurs L'axe des abscisses représente-la tension de grille par rapport à la source VGS, et l'axe des ordonnées représente le courant de drain SIDS' La tension de drain par rapport à la source, VDS est constante et égale à 4 V Une ligne continue A montre -le courant de drain en l'absence d'irradiation par la lumière (courant d'obscurité) et une ligne en pointillés B montre le courant de drain dans le cas de l'irradiation avec une lumière de 10000 lux Comme on le voit sur la figure 7, alors que le courant à l'état conducteur augmente à peine en présence de lumière, le courant à l'état bloqué augmente fortement Il en résulte que la marge correspondant au rapport entre le courant à l'état conducteur et le-courant à l'état bloqué devient trop itroite pour que le transistor présente
d'excellentes caractéristiques.
Un but de l'invention est d 'éliminer les problèmes
mentionnés précédemment d'un transistor à couche mince classi-
que, et de procurer un transistor à couche mince perfectionné ayant une structure dans laquelle un courant induit par effet photoélectrique est réduit Conformément à l'invention, dans un transistor à couche mince utilisant une couche mince de semiconducteur et comportant une électrode de source, une électrode de drain et une électrode de grille, les régions de canal sont recouvertes en prolongeant l'électrode de source
et/ou l'électrode de drain.
On va maintenant considérer l'aspect de l'inven-
tion qui porte sur un dispositif d'affichage à cristaux liquides Les dispositifs d'affichage à cristaux liquides de grande taille, utilisant des éléments d'image arrangés en une matrice (qu'on appellera ci-après réseau matriciel) ont fait l'objet récemment d'un grand intérêt et sont de plus en plus
appliqués à divers appareils tels que les ordinateurs per-
sonnels de petite taille, les récepteurs de télévision de poche, etc L'utilisation d'éléments de commutation dans un réseau matriciel est maintenant envisagée sérieusement, en particulier pour un dispositif d'affichage de grande taille
pour aéronef.
La figure 2 (a) montre une configuration d'un réseau matriciel dans lequel des dispositifs non linéaires, associés à des éléments d'affichage à cristaux liquides, sont disposés en-une matrice Des éléments d'image à cristaux
liquides 2 comportant des dispositifs non linéaires sont dis-
posés en une matrice à l'intérieur d'une zone d'affichage 1.
Des signaux de données et des signaux d'horloge 'sont appli -
qués aux éléments d'image à cristaux liquides 2 par l'inter-
médiaire, respectivement, d'une ligne de source 3 et dune
ligne de grille 4 Un réseau matriciel tel que celui repré-
senté sur la figure 2 (a) est sujet à des défauts:'défaut dans le motif produit au moment de la définition du motif
pour la ligne de source, la ligne de grille et les disposi-
tifs non linéaires; mauvaise isolation au point d'inter-
section entre la ligne de source et la ligne de grille 4,
ou mauvaise isolation des éléments d image à cristaux liqui-
des 2 On peut exclure de ces défauts ceux qui résultent
d'un défaut du motif, en améliorant le processus de fabrica-
tion et en accomplissant la fabrication dans un environnement O extrêmement propre, ce qui permet d'augmenter le rendement de fabrication de produits Une amélioration de la qualité et
une augmentation de l'épaisseur d'une couche isolante dimi-
nueraient également la dégradation du rendement de fabrica-
tion qui résulte d'une mauvaise isolation dans un stade de
fabrication initial Cependant, une fois que le réseau matri-
ciel est complètement fabriqué, un défaut d'isolation entre
lignes peut se produire sous l'effet de l'électricité-stati-
que ou d'un facteur analogue Lorsqu'une ligne de source ou une ligne de grille reçoit de l'électricité statique hors de la zone d'affichage, un défaut d'isolation se produit à un point d'intersection entre la ligne et la ligne qui la
croise perpendiculairement Du fait de cette mauvaise isola-
tion, un signal de données fuit vers une ligne de grille ou un signal d'horloge fuit vers une ligne de source dans une région d'intersection entre une ligne de grille et une ligne de source, ce qui constitue ce qu'on appelle un défaut de ligne Il en résulte que tout affichage faisant intervenir
un élément d'image connecté à la ligne d'isolation défec-
tueuse devient défectueux Les caractéristiques d'affichage
d'un réseau matriciel sont ainsi considérablement dégradées.
Lorsque l'isolation devient mauvaise, le procédé de compen-
sation le plus général consiste à couper la ligne de source ou la ligne de grille autour de cette région présentant une
mauvaise isolation Cependant, ce procédé produit inévita-
blement un défaut de ligne, dans lequel l'élément connecté à la ligne de source interrompue ou à la ligne de grille
interrompue prend la condition d'absence d'éclairement.
Dans le cas dans lequel un réseau matriciel-est formé sur un substrat de silicium monocristallin, on peut protéger le réseau matriciel contre l'électricité statique en formant une diode ou une résistance dans le substrat de silicium Au contraire, dans le cas o un réseau matriciel comportant des transistors à couche mince est formé sur un substrat en verre, un défaut d'isolation a des chances de se produire, et il est très difficile de réaliser un circuit assurant la protection contre l'entrée d'électricité statique Il en résulte que le rendement de fabrication d'un réseau matriciel
est très mauvais, à cause d'une mauvaise isolation.
La figure 2 (c) montre un schéma du circuit équiva-
lent d'un élément d'image dans un réseau matriciel utilisant un transistor à effet de champ MOS en tant que dispositif non linéaire La référence 5 désigne un transistor à effet de champ MOS destiné à appliquer un signal de données à un
condensateur et au panneau La référence 6 désigne un con-
densateur destiné à conserver un signal de données Le
panneau à cristaux liquides 7 comprend une électrode d'atta-
que des cristaux liquides 7-1 qui est formée en correspon-
dance avec chaque élément-d'attaque des cristaux liquides,
et un panneau de verre supérieur 7-2.
La figure io(a) est une vue en plan détaillée d'un élément d'image des figures 2 (a), 2 (c), et la figure 10 (b) est une coupe de l'élément de la figure 10 (a) selon la ligne A-B Une couche de silicium polycristallin 8 est formée sur un substrat de verre 15 et une couche d'isolation de grille 13 est formée par oxydation de la surface de la couche
polycristalline 8 Une seconde couche de silicium polycris-
tallin est formée et photogravée pour former unrmotif dans cette couche, ce qui forme simultanément la ligne de grille et l'électrode de grille 9 d'un transistor, et l'une des
électrodes d'un condensateur On diffuse ensuite des impure-
tés dans la seconde couche de silicium polycristallin 9 et 12, et dans la première couche de silicium polycristallin 8, sauf dans la région recouverte par l'électrode de grille 9,
afin de former une source et un drain du transistor On for-
me ensuite une couche isolante 14 sur toute la surface et on forme des trous de contact dans la région de source et la région de drain du transistor Enfin, on forme une ligne de source 10 et une électrode d'attaque d'élément d'image il sur cette ligne Dans le cas de ce transistor, une couche isolante 14 qui isole la ligne de source 10 par rapport à la ligne de grille 9 est disposée entre les électrodes 11 et 12 pour former un condensateur Du fait que la capacité d'un condensateur est inversement proportionnelle à l'épaisseur de la couche isolante, la couche isolante 14 doit être mince pour obtenir une capacité élevée pour le condensateur Par exemple, dans le cas dans lequel un élément d'image a une
taille de 1 mm dans toutes les directions, l'aire du conden-
sateur est limitée à 200 2 m, pour ne pas affecter la lumi-
nosité de l'affichage Si une couche isolante consistant en oxyde de silicium a une épaisseur de 500 nm, la capacité du condensateur n'est que d'environ 2,5 p F Au contraire, la capacité des cristaux liquides dans un élément d'image est d'environ 9 p F lorsque l'épaisseur des cristaux liquides est de 10 pm La capacité du condensateur doit être au moins égale à celle des cristaux liquides et, dans le cas idéal,
elle doit être égale au double ou au triple de cette derniè-
re Pour satisfaire cette condition, l'épaisseur de la cou-
che isolante doit être divisée par cinq ou par dix, ou bien l'aire du condensateur doit être multipliée par cinq ou par
dix Cependant, du fait que l'aire du condensateur est limi-
tée pour garantir la luminosité du panneau d'affichage, la réduction de l'épaisseur de la couche isolante est le seul moyen de donner au condensateur une capacité supérieure à celle de la matière à cristaux liquides Par conséquent, dans ce cas, la couche d'oxyde de silicium doit avoir une épaisseur de 100 nm Même dans le cas o on utilise du
nitrure de silicium ayant une constante diélectrique relati-
vement supérieure, l'épaisseur de la couche isolante doit
être limitée à 100 à 200 nm.
D'autre part, une couche isolante de grille 13 d'un transistor a habituellement une épaisseur d'au moins à 200 nm De plus, lorsque la tension de claquage d'un transistor est élevée, la couche isolante de grille doit avoir 500 nm ou plus Si on compare la tension de claquage de la couche isolante 14 et celle de la couche isolante de grille 13, on note que la tension de claquage de la couche isolante de grille 13 est deux fois plus élevée que celle d'une couche isolante 14, si les deux couches ont la même épaisseur Ceci vient du fait que la couche isolante de
grille 13 est en oxyde de silicium formé par voie thermi-
que, tandis que la couche isolante est en oxyde de silicium déposé par dépôt chimique en phase vapeur Ainsi, lorsque les épaisseurs de la couche isolante de grille 13 et de la
couche isolante 14 sont de 100 à 200 nm, la tension de cla-
quage de la couche isolante 14 est nécessairement inférieure à celle de la couche isolante de grille 13 Il en résulte que l'électricité statique endommagerait inévitablement une ligne de grille ou une ligne de source dans une région d'intersection entre une ligne de grille et une ligne de source Lorsqu'on augmente l'épaisseur de la couche isolante
14 dans le but d'éviter la détérioration à un point d'inter-
section d'une ligne de grille et d'une ligne de source, la capacité du condensateur diminue et devient inférieure à
celle de la matière à cristaux liquides.
Un autre but de l'invention est de résoudre le problème mentionné cidessus Conformément à l'invention, on
donne une valeur élevée à la tension de claquage d'une cou-
che isolante dans une région d'intersection entre une ligne
de grille et une ligne de source, ce qui empêche l'appari-
tion d'un défaut de ligne lorsqu'on compense une détériora-
tion due à l'électricité statique, tandis que la capacité
d'un condensateur est suffisamment grande.
L'invention sera mieux comprise à la lecture de
la description qui va suivre de modes de réalisation et en
se référant aux dessins annexés sur lesquels: La figure 1 est une coupe montrant une structure
fondamentale d'un transistor à couche mince.
La figure 2 (a) montre la disposition matricielle d'éléments d'attaque à cristaux liquides; la figure ( 2 b)
est une représentation en plan agrandie d'un élément d'affi-
chage à cristaux liquides dans un réseau de transistors à couche pzince; et la figure 2 (c) est un schéma du circuit équivalent d'un élément d'affichage utilisé dans un réseau
matriciel d'un dispositif d'affichage à cristaux liquides.
La figure 3 est une coupe montrant la structure d'un transistor à couche mince classique, en contact avec
une électrode transparente -
La figure 4 montre un mode de réalisation de l'invention. La figure 5 montre un autre mode de réalisation
de l'invention.
La figure 6 est une coupe montrant la structure d'un transistor à couche mince à canal N, de type général,
formé sur un substratisolant.
La figure 7 est un graphique montrant une carac-
téristique du transistor-à couche mince classique La figure 8 est une coupe montrant la structure
d'un transistor à couche mince conforme à l'invention.
La figure 9 est un graphique montrant une carac-
téristique d'un transistor à couche mince conforme à l'iii-
vention. Les figures 10 (a) et 10 (b) sont respectivement
des représentations détaillées en plan et en coupe des élé-
ments d'image de la figure 2 (a).
Les figures ll(a) et 11 (b) sont respectivement
des représentations en plan et en coupe d'un mode de réali-
sation de l'invention.
Les figures 12 (a) et 12 (b) sont respectivement des représentations en plan et en coupe d'un autre mode de
réalisation de l'invention.
On va maintenant considérer la figure 4 sur laquelle on voit une couche de silicium polycristallin 402 qu'on a formée sur un substrat isolant transparent 401 et dans laquelle on a défini un motif ayant une configuration prédéterminée On forme ensuite une couche isolante de grille 403 sur la couche de silicium polycristallin-402 et on fabrique une électrode de grille 404 sur la couche isolante de grille On introduit des impuretés de type N dans la cou-
che de silicium polycristallin, par implantation ionique, en
utilisant l'électrode de grille 404 comme masque, pour for-
mer des régions diffusées qui font fonction d'électrodes de source et de drain 405 du transistor Après formation d'une couche isolante 406 sur cette structuré, on forme des trous de contact 408 et 409 dans les électrodes de source et de drain 405, par photogravure On forme ensuite une électrode transparente 410, en oxyde d'indium-étain ou en une matière
analogue, et on définit un motif dans cette électrode.
A ce moment, l'électrode transparente 410 est
amenée directement en contact avec la région de drain 405.
On forme ensuite, pour l'interconnexion, une couche d'élec-
trode de signal 407 en aluminium ou en une matière analogue.
Ainsi, le contact direct entre la région de drain et l'élec-
trode transparente permet d'obtenir des caractéristiques de contact stables et favorables L'invention offre en outre
l'avantage de pouvoir former des trous de contact relative-
ment grands et de pouvoir donner à l'électrode d'attaque des dimensions relativement grandes, du fait qu'il ne reste pas de métal opaque tel que de l'aluminium dans la région de contact, du côté de l'électrode de drain Par conséquent, on peut obtenir des caractéristiques de contact stables et excellentes du fait du contact direct entre du silicium
polycristallin et l'électrode transparente.
La figure 5 montre un autre mode de réalisation de l'invention Le transistor de la figure 5 est fabriqué de la
même manière que celui de la figure 4; Dans le dernier trai-
* tement de fabrication des couches d'électrode, une couche métallique 511 destinée à l'interconnexion, en aluminium ou en une matière analogue, est laissée en place de façon à recouvrir la région de contact entre une électrode de drain et une électrode transparente A Ktec cette structure, même si la couverture dans la région de contact dans la couche
d'électrode transparente est extrêmement mauvaise, la con-
ductivité vers une électrode d'attaque n'est jamais inter-
rompue, à cause de l'existence sur la région de contact
d'une couche métallique qui fait fonction de conducteur.
Ainsi, dans un dispositif d'affichage à cristaux liquides de type transparent utilisant le transistor représenté sur les figures 4 et 5, le contraste de l'affichage est exempt des variations qui résultent d'une mauvaise caractéristique
de contact.
L'invention procure donc un transistor à couche
mince perfectionné pour un dispositif d'affichage à cris-
taux liquides de type transparent, ayant des caractéristi-
ques de contact stables et excellentes entre une électrode de drain et une électrode transparente Dans les modes de réalisation décrits ici, qui ne sont présentés qu'à titre
d'exemple, on a utilisé une couche de silicium polycristal-
lin de type N sur le substrat On peut cependant appliquer
l'invention à d'autres cas, comme celui d'une couche poly-
cristalline de type P De plus, dans les modes de réalisa-
tion décrits ici, on a décrit un contact entre une région de drain et une électrode transparente, mais un contact entre une région de source et une électrode transparente
entre également dans le cadre de l'invention.
La figure 8 est une coupe montrant la structure d'un transistor à couche mince conforme à un autre aspect de l'invention Les numéros de référence correspondent à ceux de la figure 6 Comme le montre la figure 8, une
région de canal d'un transistor à couche mince est complè-
tement protégée vis-à-vis de la lumière du fait qu'elle est recouverte par l'électrode de source prolongée Dans ce cas, du fait que l'électrode de source et l'électrode de drain sont en aluminium, l'espace 17 entre elles par lequel la lumière peut passer doit être très étroit La largeur de l'espace 17 est déterminée par les possibilités de la tech-
nique de définition de motif Néanmoins, la lumière traver-
sant l'espace 17 génère essentiellement des porteurs dans la région de drain 11 et n'a pas d'influence sur l'augmentation du courant induit par effet photoélectrique En effet, la densité d'impuretés est tellement élevée que les porteurs générés ne peuvent pas exister pendant une longue durée et
la mobilité des porteurs est extrêmement faible Par consé-
quent, la structure représentée sur la figure 8 supprime la génération d'un courant induit par effet photoélectrique On peut également mettre en oeuvre l'invention en recouvrant la région de canal avec l'électrode de drain prolongée De plus, l'invention offre l'avantage qui consiste en ce que la région de source 10 ou la région de drain 11 est recouverte par l'électrode, comme la région de canal, ce qui fait que la lumière n'est dirigée que vers l'autre région parmi la
région de source et la région de drain De ce fait, le cou-
rant induit par effet photoélectrique est encore réduit davantage par rapport au cas dans lequel seule la région de
canal est recouverte par un masque qui empêche la pénétra-
tion de la lumière En outre, un transistor à couche mince conforme à l'invention peut être fabriqué sans nécessiter un processus de fabrication spécial En d'autres termes, un tel transistor à couche mince peut être fabriqué par le même processus que le transistor classique, en changeant seulement la définition du motif de l'électrode de source ou de l'électrode de drain La figure 9 est un graphique qui montre une caractéristique de transistor correspondant à la structure représentée sur la figure 8 Les données
présentées dans le graphique résultent d'expériences effec-
tuées par les inventeurs Divers paramètres sont identiques à ceux de la figure 7 La ligne continue C montre le courant de drain-en l'absence de lumière (c'est-à-dire le courant d'obscurité) et la ligne en pointillés D montre le courant de drain en présence d'une lumière de 10000 lux La courbe C correspond à la courbe A de la figure 7 On voit sur la figu- re 9 que le courant induit par effet photoélectrique est faible et que la valeur du courant à l'état bloqué augmente d'environ 1 p A en présence d'une lumière intense, de
10000 lux Cette faible augmentation du courant à l'état blo-
qué est inévitable et résulte de la lumière qui traverse l'espace situé entre l'électrode de source et l'électrode de drain Ainsi, conformément à l'invention, on obtient un transistor à couche mince perfectionné ayant une structure
excellente, dans laquelle le courant induit par effet photo-
électrique est fortement réduit En outre, l'invention peut
être mise en oeuvre selon un autre mode-de réalisation, con-
sistant par exemple en une structure dans laquelle la région
de canal est recouverte par l'électrode de drain prolongée.
On va maintenant envisager un autre aspect de l'invention en considérant la figure 11 (a) qui est une coupe, dans la même région que sur la figure 10 (b), d'un mode de réalisation conforme à l'invention, dans lequel un élément d'image est formé sur un substrat en verre 15 La -figure 11 (b) est une représentation en plan montrant une région d'intersection entre une ligne de grille 9 et une ligne de
source 10 Les éléments similaires à ceux du mode de réali-
sation représenté sur les figures 10 (a), 10 (b) sont dési-
gnés par les mêmes numéros de référence En plus des étapes de traitement suivies pour former la couche isolante 14 des figures 10 (a), 10 (b), une seconde couche d'oxyde de silicium est formée sur la totalité de la surface La seconde couche d'oxyde de silicium est ensuite enlevée par photogravure, sauf dans une région dans laquelle une ligne de grille 9 et une ligne de source 10 se croisent, comme indiqué par la référence 14-2 Des trous de contact sont ensuite formés
dans une région de source et une région de drain de la pre-
mière couche d'oxyde de silicium 14-1 Enfin, on forme une ligne de source 10 L'épaisseur de la première couche d'oxyde de silicium est de 100 nm ou moins, pour obtenir une capacité suffisante pour un condensateur D'autre part, l'épaisseur de la seconde couche d'oxyde est de 500 nm ou plus, pour élever la tension de claquage dans la région d'intersection entre une ligne de grille et une ligne de source La structure conforme à ce mode de réalisation est très avantageuse dans la mesure ou la tension de claquage dans une région d'intersection entre une électrode de ligne et une électrode de source peut être plus élevée qu'au niveau d'une grille d'un transistor, et o la capacité
d'un condensateur est suffisamment grande La seconde cou-
che d'oxyde de silicium 14-2 peut tout aussi bien être for-
mée en premier et photogravée avant la formation de la pre-
mière couche d'oxyde de silicium 14-1 Dans un cas dans
lequel les première et seconde couches isolantes sont for-
mées par la même matière telle qu'une couche d'oxyde de silicium, la couche isolante la plus épaisse qui isole une ligne de grille 9 par rapport à une ligne de source 10 est photogravée beaucoup plus aisément que la couche isolante plus mince En outre, dans le cas ou une première couche
isolante 14-1 est formée en premier et o une seconde cou-
che isolante 14-2 est ensuite formée sur elle, il est pré-
férable de former les deux couches avec des matières diffé-
rentes, comme par exemple une première couche de nitrure de silicium et une seconde couche d'oxyde de silicium, du fait que l'une ou l'autre de ces couches est photogravée au
moment de la définition d'un motif.
Les figures 12 (a) et 12 (b) représentent un autre mode de réalisation de l'invention La figure 12 (a) est une représentation en plan et la figure 12 (b) est une coupe selon la ligne en trait mixte A-B de la figure 12 (a) Comme sur les figures 11 (a), 11 (b), on forme une couche d'oxyde thermique 13 sur la surface d'une couche mince de silicium 8, et on forme des secondes couches minces de silicium 9 et
12 dans lesquelles on définit un motif On diffuse des impu-
retés dans les secondes couches de silicium 9 et 12 ainsi que dans la première couche de silicium 8, sauf dans la région recouverte par la couche de silicium 9 Après avoir
formé la première couche isolante 14-1, puis la seconde cou-
che isolante 14-2, on enlève par photogravure la seconde
couche isolante 14-2 dans la région de l'électrode de con-
densateur 12, ce qui fait que seule la première couche iso-
lante 14-1 est formée sur la couche de silicium 12 qui est une électrode d'un condensateur On forme ensuite des trous de contact dans une couche isolante, dans une région de source et une région de drain du transistor On forme enfin une ligne de source 10 et une électrode d'attaque d'élément d'image 11 De façon similaire, dans ce mode de réalisation, si l'épaisseur de la première couche isolante 14-1 est
d'environ 100 nm et si l'épaisseur *de la seconde-couche iso-
lante est de 500 nm ou plus, la tension de claquage dans une région d'intersection entre une ligne de source et une ligne de grille est plus élevée qu'au niveau d'une grille d'un
transistor En outre, un condensateur appartenant à un élé-
ment d'image peut avoir une capacité suffisante De plus, conformément au mode de réalisation des figures 12 (a), 12 (b), un élément d'image d'un transistor peut être protégé
par une couche isolante épaisse, ce qui permet une améliora-
tion de la fiabilité Comme l'indique la ligne-en pointillés 16 sur la figure 12 (a), une couche isolante épaisse peut coincider pratiquement avec un condensateur, ou recouvrir ce
dernier La capacité du condensateur est d'autant plus éle-
vée que l'aire de suppression de la couche isolante 14-2 est
grande Les couches isolantes 14-1 et 14-2 consistent habi-
tuellement en oxyde de silicium En outre, élle peuvent être en nitrure de silicium et en oxyde d'aluminium De plus, l'ordre de formation des deux couches isolantes peut être inversé, comme dans le mode de réalisation des figures 1 i (a),
11 (b).
On peut en outre élargir la zone d'affichage de l'électrode d'attaque 11, du fait que l'électrode d'attaque d'élément d'image il recouvre une ligne de grille 9 et une partie d'un transistor S Par conséquent, la luminosité de l'image est fortement améliorée Le recouvrement d'une ligne
de grille 9 et d'une partie d'un transistor x avec une élec-
trode d'attaque d'élément d'image il convient particulière-
ment bien pour une structure telle que le mode de réalisa-
tion des figures 12 (a), 12 (b), du fait qu'une couche isolan-
te épaisse 14-2 contribue à la diminution de défauts tels
qu'un court-circuit.
Comme décrit ci-dessus et conformément à l'inven-
tion, on peut donner à la tension de claquage dans une région d'intersection entre une ligne de source et une ligne de grille une valeur supérieure à celle de la tension de claquage d'une grille d'un transistor, en formant une couche isolante-plus épaisse dans une région d'intersection entre une ligne de source et une ligne de grille que dans une autre
région La détérioration d'un réseau matriciel par l'électri-
cité statique peut être limitée à un défaut portant sur un élément d'image et non un défaut portant sur une ligne Le
rendement de fabrication d'un réseau matriciel est donc con-
sidérablement amélioré, ce qui permet une production en grande quantité De plus, la capacité d'un condensateur est grande au point de permettre l'amélioration d'un réseau matriciel en ce qui concerne les caractéristiques de charge d'un signal de données Il en résulte qu'un dispositif d'affichage utilisant un tel réseau matriciel présente une
caractéristique d'affichage fortement améliorée.
Dans le mode de réalisation décrit ci-dessus, on considère un réseau matriciel dans lequel l'électrode de condensateur est formée indépendamment, mais il est clair que l'invention est applicable à un réseau matriciel dans 2-1 lequel une électrode d'un condensateur et la ligne de grillé de l'élément d'image adjacent à ce condensateur sont formées
en commun -
Il va de soi que de nombreuses modifications peu-
vent être apportées au dispositif décrit et représenté, sans
sortir du cadre de l'invention -

Claims (4)

REVENDICATIONS
1 Transistor à couche mince pour un panneau
d'affichage à cristaux liquides de type transparent, compre-
nant une région de source, une région de drain et une région de grille, caractérisé en ce que la région de source ou la région de drain est amenée en contact avec une électrode transparente et cette électrode transparente est en oxyde
d'indium, en oxyde d'étain ou en oxyde d'indium-étain.
2 Transistor à couche mince pour un panneau d'affichage à cristaux liquides de type transparent selon la revendication 1, caractérisé en ce qu'une région de contact entre la région de source ou la région de drain et l'électrode transparente est recouverte par une couche
d'électrode métallique.
3 Transistor à couche mince pour un panneau d'affichage à cristaux liquides de type transparent selon la revendication 1, caractérisé en-ce qu'une couche de silicium polycristallin est utilisée en tant que couche
mince de semiconducteur.
4 Transistor à couche mince formé sur un substrat isolant et comprenant une électrode de source,
une électrode de drain et une électrode de grille, caracté-
risé en ce que l'électrode de source ou l'électrode de drain est prolongée de façon à recouvrir une région de canal entre une région de source et une région de drain de
ce transistor à couche mince.
FR8313382A 1982-04-30 1983-08-17 Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor Expired FR2532116B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57074015A JPS58190063A (ja) 1982-04-30 1982-04-30 透過型液晶表示パネル用薄膜トランジスタ
JP57074014A JPS5921064A (ja) 1982-04-30 1982-04-30 液晶表示装置
JP57075814A JPH0656461B2 (ja) 1982-05-06 1982-05-06 マトリックスアレー

Publications (2)

Publication Number Publication Date
FR2532116A1 true FR2532116A1 (fr) 1984-02-24
FR2532116B1 FR2532116B1 (fr) 1987-08-07

Family

ID=27301378

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8313382A Expired FR2532116B1 (fr) 1982-04-30 1983-08-17 Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor

Country Status (4)

Country Link
FR (1) FR2532116B1 (fr)
GB (1) GB2122419B (fr)
HK (1) HK70189A (fr)
SG (1) SG39888G (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
US6583471B1 (en) 1999-06-02 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having first and second insulating films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514339B1 (de) * 1964-03-03 1970-03-26 Rca Corp Feldeffekt-Halbleiterbauelement
DE3113041A1 (de) * 1980-04-01 1982-01-28 Canon K.K., Tokyo Verfahren und vorrichtung zur anzeige von informationen
GB2081018A (en) * 1980-07-31 1982-02-10 Suwa Seikosha Kk Active Matrix Assembly for Display Device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384792A (en) * 1965-06-01 1968-05-21 Electro Optical Systems Inc Stacked electrode field effect triode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514339B1 (de) * 1964-03-03 1970-03-26 Rca Corp Feldeffekt-Halbleiterbauelement
DE3113041A1 (de) * 1980-04-01 1982-01-28 Canon K.K., Tokyo Verfahren und vorrichtung zur anzeige von informationen
GB2081018A (en) * 1980-07-31 1982-02-10 Suwa Seikosha Kk Active Matrix Assembly for Display Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS, vol. 24, no. 4, avril 1981, pages 357-362, Heidelberg, DE; A.J. SNELL et al.: "Application of amorphous silicon field effect transistors in addressable liquid crystal display panels" *

Also Published As

Publication number Publication date
SG39888G (en) 1989-01-27
GB2122419B (en) 1986-10-22
GB2122419A (en) 1984-01-11
GB8311878D0 (en) 1983-06-02
HK70189A (en) 1989-09-08
FR2532116B1 (fr) 1987-08-07

Similar Documents

Publication Publication Date Title
EP1419533B1 (fr) Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation
EP0216673B1 (fr) Procédé de fabrication d'un transistor de commande pour écran plat de visualisation, et élément de commande réalisé selon ce procédé
FR2488013A1 (fr) Dispositif a matrice d'elements actifs
EP0267824B1 (fr) Ecran de visualisation électrooptique à transistors de commande et procédé de réalisation
FR2530057A1 (fr) Afficheur a cristaux liquides en matrice de points
FR2768239A1 (fr) Afficheur a cristaux liquides et procede de fabrication de celui-ci
FR2536194A1 (fr) Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
FR2585863A1 (fr) Procede et structure pour dispositifs de visualisation a cristaux liquides adresses par matrice et transistors a couche mince.
EP0524067A1 (fr) Structure d'écran à cristal liquide, à matrice active et à haute définition
FR2585167A1 (fr) Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
FR2746961A1 (fr) Substrat a transistor pour un dispositif d'affichage a cristal liquide et son procede de fabrication
FR2621420A1 (fr) Structure a patte de protection pour emploi dans la fabrication de dispositifs de visualisation a cristaux liquides et transistors en couche mince adresses par matrice
FR2734082A1 (fr) Procede de fabrication d'un condensateur de stockage dans un dispositif d'affichage a cristaux liquides et dispositif d'affichage a cristaux liquides
FR2899982A1 (fr) Substrat de reseau, son procede de fabrication et dispositif d'affichage a cristaux liquides le comportant
FR2890236A1 (fr) Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin
FR2910714A1 (fr) Dispositif d'affichage a cristaux liquides muni d'un photocapteur et son procede de fabrication
EP0689721A1 (fr) Procede de fabrication de transistors a couches minces etages directs
EP0506528B1 (fr) Structure de commande matricielle pour écran de visualisation
EP1873836A1 (fr) Capteur d'images eclairé par la face arrière
FR2585864A1 (fr) Procede et structure pour dispositifs de visualisation a cristaux adresses par matrice a transistors a couche mince.
EP0564337B1 (fr) Ecran d'affichage à masque optique et procédé de réalisation de cet écran
EP1567911B1 (fr) Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice
FR2799869A1 (fr) Dispositif d'affichage a cristal liquide et son procede de fabrication
FR2532116A1 (fr) Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor
EP0368733B1 (fr) Procédé de fabrication d'un écran d'affichage à matrice de transistors pourvus d'un masque optique