FR2585863A1 - Procede et structure pour dispositifs de visualisation a cristaux liquides adresses par matrice et transistors a couche mince. - Google Patents

Procede et structure pour dispositifs de visualisation a cristaux liquides adresses par matrice et transistors a couche mince. Download PDF

Info

Publication number
FR2585863A1
FR2585863A1 FR8611186A FR8611186A FR2585863A1 FR 2585863 A1 FR2585863 A1 FR 2585863A1 FR 8611186 A FR8611186 A FR 8611186A FR 8611186 A FR8611186 A FR 8611186A FR 2585863 A1 FR2585863 A1 FR 2585863A1
Authority
FR
France
Prior art keywords
layer
pattern
amorphous silicon
silicon
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8611186A
Other languages
English (en)
Other versions
FR2585863B1 (fr
Inventor
Harold George Parks
William Weidman Piper
George Edward Possin
Donald Earl Castleberry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of FR2585863A1 publication Critical patent/FR2585863A1/fr
Application granted granted Critical
Publication of FR2585863B1 publication Critical patent/FR2585863B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

UN ELEMENT DE COMMUTATION A TRANSISTOR A EFFET DE CHAMP A COUCHE MINCE50, PLUS PARTICULIEREMENT UTILE DANS LES DISPOSITIFS DE VISUALISATION A CRISTRAUX LIQUIDES, EMPLOIE DES MATERIAUX PARTICULIERS ET EST FABRIQUE AVEC UN PROCEDE SPECIAL PERMETTANT D'ASSURER LA COMPATIBILITE CHIMIQUE ET LA FORMATION D'UN BON CONTACT ELECTRIQUE VIS-A-VIS D'UNE COUCHE DE SILICIUM AMORPHE TOUT EN OBTENANT DES TRANSISTORS A EFFET DE CHAMP PRESENTANT LES CARACTERISTIQUES SOUHAITABLES POUR DES DISPOSITIFS DE VISUALISATION A CRISTAUX LIQUIDES. CES MATERIAUX COMPRENNENT DU TITANE POUR L'ELECTRODE DE GRILLE14 ET DU SILICIUM AMORPHE N POUR AMELIORER LE CONTACT ELECTRIQUE ENTRE LES PASTILLES EN MOLYBDENE DE LA SOURCE24B ET DU DRAIN24A ET UNE COUCHE SOUS-JACENTE DE SILICIUM AMORPHE. LE PROCEDE DE LA PRESENTE INVENTION PERMET D'OBTENIR UN PLUS GRAND RENDEMENT DE FABRICATION ET DE MEILLEURES PERFORMANCES DU DISPOSITIF. APPLICATION AUX TRANSISTORS A EFFET DE CHAMP POUR DISPOSITIFS DE VISUALISATION A CRISTAUX LIQUIDES.

Description

La présente invention concerne généralement un procéd6 pour la fabrication
de transistors à effet de champ
à couche mince employés dans des dispositifs de visualisa-
tion à cristaux liquides adressés par matrice. Plus particu-
lièrement, la présente invention concerne l'utilisation de matériaux spécifiques dans le procédé de fabrication et la
structure de transistors à effet de champ. Plus particu-
lièrement encore, la présente invention concerne la solution des problèmes de compatibilité et de traitement de matériaux et des problèmes de la décharge des éléments d'image pendant
les cycles hors-service.
Un dispositif de visualisation à cristaux liquides comprend typiquement une paire de panneaux plats scellés de manière étanche à leurs bords extérieurs et renfermant une
certaine quantité de cristaux liquides. On divise typique-
ment en deux catégories les matériaux pour cristaux liqui-
des: les colorants dichroïques et un système "invité/hÈte" ou matériaux nématiques soumis à torsion. Les panneaux plats comprennent généralement un matériau transparent d'électrode qui est disposé sur leurs surfaces intérieures suivant des motifs prédéterminés. Il est fréquent qu'un panneau soit totalement recouvert d'une seule électrode transparente formant le "plan de masse". Le panneau opposé comporte un
réseau d'électrodes transparentes qu'on appelera ici élec-
trodes d'éléments d'image. Ainsi, une cellule typique dans -2- un dispositif de visualisation à cristaux liquides comporte
un matériau pour cristaux liquides disposé entre une élec-
trode d'élément d'image et une électrode de masse formant, de fait, une structure semblable à un condensateur qui est disposée entre des panneaux avant et arrière transparents. Cependant, en général, la transparence n'est nécessaire que pour l'un des deux panneaux et pour les électrodes disposées dessus. En marche, l'orientation du matériau des cristaux liquides est affectée par les tensions appliquées aux bornes des électrodes de chaque côté du matériau constituant les cristaux liquides. Typiquement, la tension appliquée à l'électrode d'élément d'image provoque un changement des propriétés optiques du matériau constituant les cristaux liquides. Ce changement optique a pour effet d'afficher une information sur l'écran du dispositif de visualisation à cristaux liquides. Dans les montres numériques classiques et dans les tout nouveaux écrans de visualisation à cristaux liquides qu'on utilise dans certains récepteurs miniatures de télévision, l'effet visuel est typiquement produit par
des variations de la lumière réfléchie. Cependant, l'utili-
sation de panneaux avant et arrière transparents et d'élec-
trodes transparentes permet également de produire les effets
visuels par des effets de transmission. Ces effets de trans-
mission peuvent être facilités par des sources lumineuses alimentées séparément destinées au système de visualisation, dont les dispositifs du type à lampe fluorescente. On peut également utiliser des écrans de visualisation à cristaux
liquides pour produire des images en couleur grâce à l'in-
corporation de mosaYques de filtres en couleur qui sont
cadrées avec le réseau d'électrodes d'éléments d'image.
Certaines structures peuvent employer des filtres polari-
sants soit pour améliorer soit pour fournir l'effet visuel désiré. On fait appel à des mécanismes électriques divers - 3 - pour mettre en service et hors service, tour à tour, les
éléments individuels d'image dans un dispositif de visuali-
sation à cristaux liquides. Par exemple, on a employé à cet
effet des dispositifs à varistor en oxyde métallique. Cepen-
dant, l'utilisation d'éléments de commutation en semi-con- ducteur à couche mince est des plus appropriée dans le cas présent. En particulier, l'élément de commutation de la présente invention comporte un transistor à effet de champ à couche mince employant une couche de silicium amorphe. On
préfère de tels dispositifs dans les systèmes de visualisa-
tion à cristaux liquides à cause de leurs dimensions poten-
tiellement faibles, de leur faible consommation d'énergie, des vitesses de commutation, de la facilité de fabrication, et de la compatibilité avec les structures classiques de visualisation à cristaux liquides. Cependant, des procédés de fabrication pour certaines structures désirées d'éléments
de commutation en semi-conducteur se sont avérés incompa-
tibles avec l'emploi de certains matériaux qu'on utilise
dans les électrodes transparentes des systèmes de visuali-
sation à cristaux liquides. On voit que, alors que certaines structures physiques de transistors à effet de champ ou certains dispositifs de visualisation à cristaux liquides sont souhaitables, il est souvent extrêmement difficile de
prévoir des procédés qui donnent satisfaction dans la pro-
duction de la structure désirée. En particulier, dans tout procédé du type envisagé ici, il est souhaitable que le nombre des étapes de masquage soit faible car, en général, plus la complexité du procédé est grande, moins la fiabilité du dispositif résultant et le rendement de fabrication sont
élevés.
L'un des problèmes importants de matériaux qu'on peut rencontrer dans la fabrication de transistor à effet de
champ à couche mince pour écrans de dispositifs de visuali-
sation à cristaux liquides est celui de la fourniture d'un bon contact électrique entre le métal des lignes de source - 4 - et de drain et la couche de silicium amorphe du transistor à effet de champ. En général, le molybdène est un métal qu'on souhaite employer pour les pastilles des électrodes de source et de drain, mais le molybdène peut ne pas présenter un bon contact électrique avec le silicium amorphe intrin- sèque. On peut prévoir une fine couche d'aluminium qu'on dépose entre le molybdène et le silicium amorphe comme cela est discuté dans la demande de brevet américain 761 939 déposée le 2 août 1985. Cependant, on doit veiller à éviter les problèmes de compatibilité des agents de gravure avec l'oxyde d'étain et d'indium utilisé pour constituer les électrodes des éléments d'image. En outre, l'aluminium a tendance à diffuser dans le silicium, d'o la dégradation potentielle des performances des dispositifs, en particulier dans le cas o l'on emploie des températures élevées dans
les étapes ultérieures du procédé.
Un autre problème important qu'on rencontre dans les dispositifs de visualisation à cristaux liquides est la tendance à la production d'une décharge capacitive pendant
les cycles hors-service. Dans cette situation, le conden-
sateur formé par l'électrode d'éléments d'image, l'électrode plane de masse et le matériau des cristaux liquides servant
de diélectrique, a tendance à se décharger dans le transis-
tor a effet de champ si les caractéristiques du dispositif incluant ce dernier ne sont pas appropriées. En particulier, il est souhaitable de limiter le courant de transistor à
effet de champ dans le cas d'une tension de grille inverse.
Si le courant du drain et de la source est élevé dans de telles conditions, une fuite capacitive a tendance à se
produire et cela peut avoir un effet sur la qualité de l'af-
fichage. Il est également souhaitable que la caractéris-
tiques courant-tension ne présente pas de grandes boucles d'hystérésis, car cela peut se traduire par une certaine
incertitude de la tension appliquée à l'électrode des élé-
ments d'image.
- 5 - En outre, il existe un certain nombre d'articles qui discutent des transistors à effet de champ en silicium
amorphe avec du silicium amorphe du type N+ pour des dis-
positifs de visualisation à cristaux liquides adressés par matrice. Parmi ces articles on peut citer; "Proceedings of the 1982 International Display Research Conference" (Comptes-rendus de la Conférence Internationale de 1982 sur les Recherches en matière de visualisation) de A. Lakatos, pages 146-151, IEEE (1982); "Society for Information Display (SID) Digest" de Kouji Souzuki, pages 146, 147 (1983); "Applied Physics", Volume 24, page 357 de Snell et al. (1981); "Elec. Letter" (Lettres sur l'électricité); Volume 18, n 20 de Stroomer et al. (Septembre 1982); "Proceedings of the Third International Display Research
Conference" (Comptes-rendus de la troisième conférence in-
ternationale sur les recherches en matière de visualisa-
tion), Paper n 5.3 de M. Sugata et al., SID et ITE (Octobre
1983). Cependant, aucun de ces articles ne décrit l'utili-
sation des matériaux et procédés spécifiques exposés ici.
Selon un mode de réalisation préféré de la pré-
sente invention, un procédé pour la fabrication de transis-
tors à effet de champ à couche mince est un procédé multi-
étapes employant du titane comme matériau pour l'électrode de grille, de l'oxyde d'étain et d'indium comme matériau
pour constituer l'électrode d'éléments d'image, et du sili-
cium amorphe du type N+ comme moyen pour lier les pas-
tilles des électrodes de source et de drain à une surface en silicium amorphe. La couche N+ employée sert également à améliorer sensiblement les caractéristiques des dispositifs
à transistor à effet de champ. Dans le procédé de la pré-
sente invention, on dépose une couche d'un motif de métal-
lisation de la grille sur un substrat isolant. La couche de
la grille comprend du titane. On dépose alors un motif d'é-
lectrodes d'éléments d'image en oxyde d'étain et d'indium sur le substrat, qu'on fait suivre d'une couche de nitrure - 6 - de silicium, d'une couche de silicium amorphe et d'une couche de silicium amorphe N+. On forme en motifs les couches de silicium de manière à obtenir une structure à
les qui finit par comprendre les parties actives du tran-
sistor à effet de champ. Il est important de noter ici qu'on peut former les îles de silicium avec seulement une étape de masquage. On applique alors la métallisation de la source et du drain sur le substrat et on forme un motif de cette couche pour obtenir des contacts de la source et du drain en liaison électrique avec le silicium N+ et simultanément, la formation du motif des électrodes de la source et du drain se traduit par la formation des lignes de sources (données) et de drains. On connecte soit la ligne de sources soit la ligne de drains de manière à ce qu'elles soient en
contact électrique avec les électrodes individuelles d'élé-
ments d'image, l'autre de ces deux électrodes de transistor à effet de champ étant reliée aux lignes de données. On connecte les électrodes de grille aux grilles d'attaque des grilles. Par conséquent, un objet de la présente invention est un procédé pour la fabrication de transistors à effet de champ à couche mince qui présentent des caractéristiques électriques se traduisant par un faible courant de retour et
une petite hystérésis.
La présente invention a pour autre objet un pro-
cédé pour la fabrication de transistors à effet de champ à
couche mince en conjonction avec la fabrication de disposi-
tifs de visualisation à cristaux liquides.
La présente invention a encore pour objet un dis-
positif de visualisation à cristaux liquides à matrice ac-
tive qui présente un meilleur contact de la métallisation de
la source et du drain avec du silicium amorphe sous-jacent.
La présente invention a encore pour objet des matériaux et procédés présentant une compatibilité chimique, en particulier en ce qui concerne l'utilisation de molybdène - 7 -
pour la métallisation de la source et du drain.
Enfin, mais sans que cela soit limitatif, la pré-
sente invention a pour objet un procédé pour la fabrication
de transistors à effet de champ à couche mince et de dispo-
sitifs de visualisation associés à cristaux liquides, don-
nant un plus grand rendement de fabrication et des compo-
sants et dispositifs de visualisation plus fiables.
La suite de la description de réfère aux figures
annexées qui représentent respectivement: Figure 1, un diagramme électrique illustrant le contexte dans lequel on emploie les transistors à effet de champ à couche mince de la présente invention; figure 2, une vue en élévation de côté, en coupe,
d'une partie d'une cellule d'éléments d'image pour un dispo-
sitif de visualisation à cristaux liquides, comprenant la structure de transistor à effet de champ de la présente invention; figure 3A, une vue en plan d'un transistor à effet de champ et d'une partie d'une électrode d'éléments d'image, selon la présente invention; figure 3B, une vue en élévation de côté, en coupe,
illustrant plus particulièrement l'alignement de la struc-
ture du transistor à effet de champ avec des parties repré-
sentées dans la vue en plan de la figure 3A; et figures 4A-4I, des vues en élévation de côté, en coupe, illustrant la suite des étapes de la fabrication de
la structure du transistor à effet de champ et de la struc-
ture de visualisation à cristaux liquides de la présente invention. figure 5, un graphique du courant source-drain en fonction de la tension de la grille pour des transistors classiques à effet de champ à couche mince (courbe A) et
pour des transistors à effet de champ à couche mince em-
ployant du silicium amorphe N+ selon la présente invention
(courbe B).
- 8 - La figure 1 illustre, sous forme schématique, un circuit d'un dispositif de visualisation à cristaux liquides adressé par matrice. Plus particulièrement, on a représenté un réseau N x M d'électrodes 16 d'éléments d'image, ainsi que les éléments associés de commutation 50 à transistor à effet de champ. Les électrodes de grille des éléments de commutation de la rangée i sont reliées à une ligne Gi d'attaque de grille. D'une manière identique, l'électrode de source dans chaque colonne j est connectée à une ligne de données ou de sources S.. Dans la figure représentée, j va de 1 a M et i de 1 à N. Cependant, on remarquera que de nombreuses structures de transistor à effet de champ sont symétriques en ce qui concerne les propriétés de la source et du drain et que dans de nombreux cas les connexions de la source et du drain peuvent être inversées. Néanmoins, la figure 1 indique plus particulièrement que chaque électrode 16 d'éléments d'image est reliée au drain de son transistor à effet de champ de commutation associé. En fonctionnement, eme etdeéme
l'élément d'image de la ime rangée et de la jme co-
lonne est mis en service en appliquant simultanément des signaux appropriés à la ligne de grilles G. et à la ligne de données S.. Cela a pour effet d'appliquer une tension J aux électrodes 16 d'éléments d'image qui agit pour modifier
les propriétés optiques des matériaux constituant les cris-
taux liquides disposés entre l'électrode 16 et le plan de masse ou contreélectrode (non visible en figure 1) (voir référence 76 en figure 2). Les électrodes 16 d'éléments d'image comprennent un matériau conducteur transparent tel
que l'oxyde d'étain et d'indium.
La figure 2 illustre une partie d'un dispositif de
visualisation à cristaux liquides selon la présente inven-
tion. Plus particulièrement, la figure 2 représente le pan-
neau supérieur et le panneau inférieur d'un dispositif de visualisation à cristaux liquides. On a également illustré dans la figure la relation physique entre la structure de - 9 - transistor à effet de champ et une électrode d'éléments d'image. En figure 2, on a représenté le panneau supérieur
du dispositif de visualisation, qui est typiquement cons-
titué d'un matériau tel que le verre. Disposée sur la sur-
face inférieure du panneau 70, une fine couche d'un matériau
tel que l'oxyde d'étain et d'indium 76 agit en contre-élec-
trode transparente, ou électrode plane de masse. Les diffé-
rences de potentiel électrique apparaissant entre l'élec-
trode 76 et l'électrode 16 produisent des variations opti-
ques dans le matériau 60 des cristaux liquides qui est dis-
posé entre ces électrodes. Ce sont les effets optiques pro-
duits par cette différence de potentiel qui provoquent l'af-
fichage de l'information sur le dispositif à cristaux liqui-
des. Le transistor à effet de champ 50 et l'électrode 16 d'élément d'image sont disposes sur une couche isolante 12, elle-même placée sur le panneau inférieur 10 du dispositif de visualisation. Le revêtement 12 est typiquement constitué d'un matériau tel que le bioxyde de silicium. Le panneau 10 est typiquement constitué d'un matériau tel que le verre. En général, le panneau 70, les électrodes de panneau 76, l'électrode 16 d'élément d'image, le revêtement 12 et le
panneau 10 peuvent tous être constitués d'un matériau trans-
parent. Cela est particulièrement utile dans le cas des
dispositifs de visualisation à cristaux liquides dans les-
quels la lumière renvoyée est employée pour former l'image souhaitée. Cependant, il est seulement nécessaire que soit le panneau supérieur 70 soit le substrat inférieur 10, en même temps que le revêtement de l'électrode associée, soit transparent. Comme on l'a indiqué ci-dessus, les électrodes 16
sont disposées sur l'un des panneaux du dispositif de visua-
lisation. Il est également nécessaire de relier chaque élec-
trode 16 à son élément associé de commutation en semi-con-
ducteur. Dans la présente application, l'élément de commuta-
tion 50 en semi-conducteur comprend un transistor à effet de
- 10 -
champ a base de silicium amorphe qui comporte une électrode
de grille 14 de préférence en titane. Au-dessus de l'élec-
trode 14, se trouve disposée une couche isolante 18 consti-
tuée typiquement d'un matériau tel que le nitrure de sili-
cium. Au-dessus de la couche isolante 18, se trouve une couche active de silicium amorphe 20. En général, il est souhaitable de disposer les électrodes de source et de drain en contact direct avec du silicium actif. Néanmoins, des matériaux tels que le molybdène qu'on emploie dans la couche de métallisation de la source et du drain peuvent ne pas former un bon contact électrique avec du silicium amorphe intrinsèque. Par conséquent, il est souhaitable d'employer
une couche de silicium amorphe N+ comme couche intermé-
diaire afin de faciliter et améliorer la liaison électrique avec le silicium amorphe. Dans la présente invention, cela
se traduit par la fabrication de couches 22a et 22b de sili-
cium amorphe N+ pour les électrodes 24a et 24b, respecti-
vement. En même temps, on fabrique et dispose l'électrode de drain 24b et l'électrode de source 24a de manière a fournir
un contact électrique avec l'électrode 16 d'éléments d'i-
mage, comme cela est représenté. Enfin, on place une couche de matériau de passivation 26, par exemple en nitrure de
silicium, sur le substrat inférieur du dispositif de visua-
lisation.
On remarquera également en figure 2 que l'élec-
trode de grille 14, ainsi que les lignes associées d'attaque de la grille, sont en contact avec la couche 12, comme cela
est aussi le cas de la couche 16 d'oxyde d'étain et d'in-
dium. Si l'on doit déposer ces couches approximativement
lors de la même étape du processus de fabrication, les ma-
tériaux choisis pour constituer ces couches doivent présen-
ter un certain degré de compatibilité. Cela est particu-
lièrement vrai lorsqu'il s'agit des agents de gravure qu'on emploie pour réaliser les motifs formes par les couches. Par
conséquent, la structure et le procédé de la présente inven-
- 11 -
tion font appel à du titane pour constituer le matériau de l'électrode de grille et à de l'oxyde d'étain et d'indium pour le matériau formant l'électrode transparente d'éléments
d'image. Cependant, ces problèmes de compatibilité ne con-
cernent pas l'électrode de masse disposée sur le substrat
supérieur 70.
La figure 3A est une vue en plan de la structure physique d'un élément de commutation 50 et de son électrode
associée 16 d'éléments d'image au voisinage de l'inter-
section de la ligne Gi d'attaque de grilles et de la ligne Sj d'attaque de données. Pour être complet, en figure 3B on a illustré en coupe les structures correspondantes. En particulier, la figure 3A représente la présence d'une île isolante constituée principalement de la couche isolante 18 et de la couche 20 de silicium amorphe intrinsèque et de la
couche 22 de silicium amorphe N Cette le assure l'iso-
lement entre la ligne de données S. et la ligne de grilles ] Gi. On peut voir aussi que la ligne de données Sj peut également servir directement d'électrode de source (ou d'électrode de drain dans une situation inverse) pour un transistor à effet de champ à couche mince. On peut voir également que l'électrode de grille 14 est de préf6rence prévue comme une extension de la ligne G. d'attaque de grilles. Les lignes d'attaque de grilles et les électrodes de grille sont de préférence fabriquées au cours de la même étape du procédé et comprennent le même matériau et, dans la présente invention, on emploie du titane pour assurer la
compatibilité avec l'électrode 16 en oxyde d'étain et d'in-
dium. Comme l'électrode de grille est fabriquée au début
du procédé, et est disposée sur le substrat isolant sous-
jacent, et étant donné que la couche isolante de la grille isole également des électrodes de grille et de source, on
décrit les structures de transistor à effet de champ repré-
sentées en figures 2 et 3B comme des transistors à effet de
- 12 -
champ inversés. Cependant, cette expression ne s'applique qu'A leurs propriétés physiques et non à leurs propriétés électriques. Bien qu'il puisse apparaître que la structure présentée en figures 1, 2 et 3 puisse se construire facile- ment, on doit également remarquer qu'il y a des problèmes importants de compatibilité des matériaux et des agents de
gravure qui sont impliqués dans la réalisation de la struc-
ture représentée. Le procédé de la présente invention em-
ploie des matériaux et fait appel à des étapes qui permet-
tent de surmonter ces problèmes de compatibilité, tout en
ayant un nombre minimal des opérations de masquage. L'utili-
sation d'un grand nombre d'opérations de masquage doit, en général, être évitée A cause des problèmes de fiabilité et de rendement de fabrication des dispositifs. Par conséquent, les figurs 4A à 4J illustrent les diverses étapes de la fabrication de dispositifs de la même manière que celles représentées en figures 1 A 3. En particulier, le procédé de fabrication illustré dans ces figurs concerne la production d'éléments de commutation de transistors à effet de champ à
base de silicium amorphe en couche mince qui sont compa-
tibles avec l'emploi de molybdène comme métal de la source
et du drain.
Dans le procédé de la présente invention, on nettoie un substrat isolant tel que le verre de manière à
obtenir une surface ayant la qualité convenable pour effec-
tuer le traitement. On forme alors la couche isolante 12, par exemple en oxyde de silicium, sur un côté du substrat 10 de manière a obtenir une surface stable pour les opérations ultérieures de traitement.Cependant, des études récentes
montrent que cette couche est facultative. La couche iso-
lante 12 est typiquement constituée d'une couche d'oxyde de
silicium qu'on dépose par pulvérisation suivant une épais-
seur d'environ 120 nm.
On dépose alors du titane, le forme suivant le
- 13 -
motif désiré et l'attaque par plasma de manière à obtenir les grilles des transistors et les lignes d'attaque des grilles. Le dépôt des lignes d'attaque des grilles sur le revêtement isolant 12 s'effectue généralement en faisant appel aux techniques classiques de masquage et de formation de motif. Par exemple, on peut déposer une couche de titane
par évaporation par faisceau électronique suivant une épais-
seur d'environ 80nm. On revêt cette couche d'une réserve et l'expose au motif de masquage désiré. On attaque alors le substrat par plasma, puis à l'état humide de manière a former les motifs des grilles. Dans un mode de réalisation préféré de la présente invention, l'attaque de la réserve par l'oxygène s'effectue à ce stade et a un double but, à savoir, le nettoyage de la réserve ainsi que l'exposition du métal de la grille à un environnement d'oxygène qui le durcit avant l'attaque au plasma lors de la définition des îles. La figure 4B illustre l'étape suivante du procédé de la présente invention. Dans cette etape, on dépose par pulvérisation le matériau 16 de l'électrode d'éléments d'image en oxyde d'étain et d'indium, et procède a une attaque à l'état humide. L'étape illustrée en figure 4B représente par conséquent la seconde étape de masquage
employée dans la présente invention. La formation des élec-
trodes d'éléments d'image s'effectue après la formation du motif de métallisation de la grille de manière à éviter l'exposition aux agents de gravure utilisés pour réaliser le motif du matériau de la grille. Le matériau de l'électrode 16 est de préférence déposé par pulvérisation d'oxyde
d'étain et d'indium suivant une épaisseur d'environ 90nm.
La figure 4C illustre l'étape suivante du procéde de la présente invention, laquelle concerne le dépôt de la couche isolante 18. Cette couche comprend de préférence du nitrure de silicium qu'on forme de préférence par dépôt par vapeur chimique amélioré par plasma suivant une épaisseur
- 14 -
d'environ 150nm. Ensuite, on dépose d'une manière identique
une couche de silicium amorphe suivant une épaisseur d'envi-
ron 200nm. On remarquera que la formation des couches de nitrure de silicium, de silicium amorphe et de silicium N+ est de préférence effectuée au cours d'une seule opération,
c'est-à-dire que les couches sont déposées a la suite sim-
plement en changeant les gaz utilisés dans le récipient sous
vide sans rompre son étanchéité. On trouvera une description
générale du procédé de dépôt par vapeur chimique amélioré
par plasma dans l'article intitulé "Plasma-promoted Deposi-
tion of Thin Inorganic Films" (Dépôt favorisé par plasma de pellicules minérales fines) de M. Rand dans J. Vac. Sci. Tech., Vol. 16, page 420 (1979). Bien que sensiblement moins souhaitable, il est également possible de former la couche de silicium amorphe par pulvérisation, qu'on fait suivre d'une opération d'hydrogénation. La structure résultante fait l'objet de la figure 4D. Ensuite, on dépose une couche de silicium amorphe N+ sur le substrat. La structure
résultante est représentée en figure 4E. La couche de sili-
cium N est désignée par la référence 22. On dépose les couches de nitrure de silicium, de silicium amorphe et de silicium N par vapeur chimique avec amélioration par plasma. Pour la couche de silicium amorphe, on exécute ledépôt en atmosphère d'argon avec 10% de silane SiH4. Pour le dépôt de nitrure de silicium, on emploie une atmosphère d'argon, d'ammoniac et de silane. Pour le silicium amorphe N, on utilise une atmosphère d'argon, de silane et de 0,1% de phosphine PH3 (en volume). On dépose la couche de
silicium N+ suivant une épaisseur d'environ 50nm.
La figure 4F illustre l'étape suivante du procédé dans laquelle on forme un motif des couches de silicium intrinsèque amorphe, de silicium N et de nitrure afin d'obtenir des les. Cette opération représente la troisième étape de masquage. L'agent de gravure employé pour enlever les couches de nitrure de silicium et de silicium amorphe
- 15 -
n'attaque pas la couche d'oxyde d'étain et d'indium.
La figure 4G illustre l'étape suivante du procédé de la présente invention, dans laquelle on dépose sur le substrat une couche de molybdène. Par exemple, on peut déposer ainsi une couche 24 de'molybdène d'une épaisseur de 300nm. Comme représenté en figure 4H, on forme alors un motif de cette couche en utilisant un agent de gravure a
l'état humide avec un mélange d'acide phosphorique et d'a-
cide nitrique, avec aucune attaque de l'oxyde d'étain et d'indium. Il s'agit là de la quatrième et dernière étape de masquage. On enlève par attaque au plasma le matériau N+ du canal en utilisant du molybdène à titre de masque. Cette étape, qui ne nécessite aucun masque supplémentaire, est appelé attaque en retour du canal. On enlève une partie de
la couche 20 dans cette étape du procédé. Le dépôt de molyb-
déne source-drain forme un siliciure autour des bords de
l'île qui se traduit par une fuite grille et source-drain.
Cependant, cela est éliminé par l'attaque au plasma de la surface exposée du silicium (attaque par canal en retour) et
on dépose alors du nitrure à faible température pour pro-
téger et passiver la surface exposée du silicium. Se repor-
ter à la figure 4I.
Dans une variante de réalisation de la présente invention, on dépose une couche de molybdène de 50 nm sur la couche de silicium N+ représentée en figure 4E. Cette couche est alors attaquée par île mesa. L'utilisation de cette couche sert a obtenir un contact électrique fiable
entre la couche de silicium N+ et les connexions ulté-
rieures de métallisation de la source et du drain. Cette variante de réalisation a également l'avantage que le laps de temps entre le dépôt de la couche de silicium N+ et la fine couche de molybdène n'est pas important dans la mesure
o l'on procède dans l'intervalle à des étapes supplémen-
taires de traitement. On forme alors un motif de l'île en silicium et attaque par plasma le "sandwich" total formé par
- 16 -
le silicium et le nitrure de silicium. Ensuite, on confère à la tranche la métallisation par molybdène de la source et du drain, laquelle est formée en motif et attaquée. La fine couche du motif de molybdène est de préférence légèrement plus petite que l'île de silicium et de nitrure de silicium. L'incorporation de la couche en silicium amorphe
N dans la présente invention confère des avantages impor-
tants au transistor à effet de champ en matière de perfor-
* mances,en particulier par rapport aux transistors à effet de champ employant une couche d'aluminium sur du silicium amorphe intrinsèque. La courbe A de la figure 5 représente les caractéristiques électriques de ce dernier type de dispositif de transistor à effet de champ, cette courbe représentant le courant source-drain en ampères en fonction de la tension de la grille (directe et inverse). La courbe B est une courbe semblable pour un transistor à effet de champ employant une couche de silicium amorphe N selon la
présente invention. Les courbes présentent plusieurs carac-
téristiques qui méritent d'être notées. En particulier, on voit que le courant dans le sens inverse est d'environ 2
ordres de grandeur plus faible pour les dispositifs fabri-
qués selon la présente invention. Cela signifie que la tendance à l'apparition de la fuite capacitive prévaut
beaucoup moins dans les dispositifs et systèmes de visuali-
sation fabriqués selon la présente invention. On notera également qu'il y a un effet d'hystérésis beaucoup plus grand pour les transistors à effet de champ en silicium amorphe intrinsèque/aluminium par rapport aux transistors à effet de champ de la présente invention. Des renseignements supplémentaires qu'on a recueillis mais qui ne figurent pas en figure 5 montrent que des conditions de marche à faible
courant pour une polarisationn inverse de la grille s'éten-
dent également au-delà de la plage -8 volts jusqu'à la plage -12 volts pour la courbe B. Enfin, on remarque également que le courant direct répond beaucoup plus aux valeurs de la
- 17 -
tension de grille dans la courbe B, par comparaison avec la courbe A. D'après ce qui précède, on remarquera que le dispositif de visualisation à transistor à effet de champ à couche mince et cristaux liquides et le procédé de la pré-
sente invention résolvent le problème du contact des élec-
trodes avec le silicium amorphe tout en maintenant la compa-
tibilité des compositions des matériaux pour assurer une fabrication simplifiée du dispositif. En particulier, on
voit que les parties essentielles du dispositif de visuali-
sation peuvent être fabriquées au cours d'un procédé ne
faisant appel qu'à quatre étapes de masquage. On voit égale-
ment qu'on effectue les étapes du procédé dans un ordre
particulier avec des matériaux spécifiés de manière a assu-
rer la compatibilité chimique. On voit également que le procédé de la présente invention est compatible avec une grande variété de systèmes de visualisation à cristaux liquides et avec une vaste gamme de cristaux liquides. On remarquera également que la présente invention est facile à
fabriquer en utilisant des procédés de traitement relative-
ment classiques employant une intégration à très grande échelle de manière à permettre une production fiable et un rendement élevé des dispositifs sensibles de visualisation à
cristaux liquides de haute résolution.
- 18 -

Claims (17)

REVENDICATIONS
1. Procédé pour la fabrication de transistors effet de champ à couche mince, dans des dispositifs de
visualisation à cristaux liquides a matrice active, carac-
térisé en ce qu'il comprend les étapes consistant à: disposer un motif d'une couche de métallisation de grille sur un substrat isolant (10h, le métal de la grille comportant du titane, ce motif comprenant des électrodes de grille (14); disposer un motif d'électrodes (16) d'éléments
d'image sur le substrat, le matériau des électrodes d'élé-
ments d'image comprenant de l'oxyde d'étain et d'indium; disposer une couche de matériau isolant (18) de protection sur le substrat comprenant le motif métallique de grille et le motif des électrodes d'éléments d'image;
disposer une couche de silicium amorphe intrin-
sèque (20) sur le matériau isolant de protection; disposer une couche de silicium amorphe N (20) sur le silicium amorphe intrinsèque; former un motif des couches du matériau isolant de protection, du silicium amorphe intrinsèque et du silicium amorphe N+ de manière à r6aliser des les, d'o il résulte que chaque le formée comprend des couches de matériau isolant de protection, de silicium amorphe intrinsèque, et de silicium amorphe N+; disposer une couche de métallisation de la source et du drain sur le substrat; former un motif de la couche de métallisation de la source et du drain et de la couche de silicium N + de
manière à former des transistors à effet de champ.
2. Procédé selon la revendication 1, caractérisé en ce que le motif de la couche de métallisation de la grille est disposé par dép6t par vapeur et attaque par plasma.
3. Procédé selon la revendication 1, caractérisé
- 19 -
en ce que le motif des électrodes d'éléments d'image est disposé par dépôt par pulvérisation et attaque à l'état humide.
4. Procédé selon la revendication 1, caractérisé en ce que le matériau isolant de protection comprend du nitrure de silicium qui est disposé par dépôt par vapeur
chimique amélioré par plasma.
5. Procédé selon la revendication 1, caractérisé en ce que le silicium amorphe est disposé par dépôt par
vapeur chimique amélioré par plasma.
6. Procédé selon la revendication 1, caractérisé en ce que la couche de silicium amorphe N+ est disposée
par dépôt par vapeur chimique amélioré par plasma.
7. Procédé selon la revendication 1, caractérisé en ce que la couche de métallisation de la source et du
drain est disposée par pulvérisation.
8. procédé selon la revendication 1, caractérisé
en ce que la formation du motif de la couche de métallisa-
tion de la source et du drain comporte l'attaque dans une solution d'acide phosphorique, d'acide acétique et d'acide
nitrique faible.
9. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre la disposition d'une couche de
passivation sur le substrat.
10. Procédé selon la revendication 9, caractérisé en ce que la couche de passivation comprend du nitrure de
silicium qui est formée par dépôt avec plasma.
11. Procédé selon la revendication 1, caractérisé
en ce que la formation du motif de la couche de métallisa-
tion de la grille s'effectue avec une réserve qui est enle-
vée par attaque avec plasma sous atmosphère d'oxygène.
12. Procédé selon la revendication 1, caractérisé en ce que la métallisation de la source et du drain comprend
du molybdène.
13. Procédé selon la revendication 1, caractérisé
- 20 -
en ce que la métallisation de la grille comporte du titane.
14. Procédé pour la fabrication de transistors à
effet de champ à couche mince dans des dispositifs de visua-
lisationà cristaux liquide à matrice active, caractérisé en ce qu'il comprend les étapes consistant à: disposer un motif d'une couche de métallisation de
grille sur un substrat isolant, le métal de la grille com-
portant du titane, ce motif comprenant des électrodes de grille; disposer un motif d'électrodes d'éléments d'image sur le substrat, le matériau des électrodes d'éléments d'image comprenant de l'oxyde d'étain et d'indium;
disposer une couche de matériau isolant de protec-
tion sur le substrat comprenant le motif métallique de grille et le motif des électrodes des éléments d'image;
disposer une couche de silicium amorphe intrin-
sèque sur le matériau isolant de protection; disposer une couche de silicium amorphe N+ sur le silicium amorphe intrinsèque; disposer une couche de molybdène sur la couche de silicium N+; former un motif de la couche de molybdène de manière à créer des îles; former un motif des couches du matériau isolant de protection, du silicium amorphe intrinsèque et du silicium
amorphe N+ de manière à réaliser des les qui ont sensi-
blement les mêmes dimensions ou sont sensiblement légèrement plus grandes que les motifs des îles en molybdène, d'o il résulte que chaque île créée comporte une couche de matériau
isolant de protection, une couche de silicium amorphe in-
trinséque, une couche de silicium amorphe N et -une couche de molybdène, respectivement; disposer une couche de métallisation de la source et du drain sur le substrat; former un motif de la couche de métallisation de
- 21 -
la source et du drain et de la couche de silicium N+ de
manière à réaliser des transistors à effet de champ.
15. Procédé selon la revendication 14, caractérisé en ce que la métallisation de la source et du drain comprend également du molybdène;
16. Procédé selon la revendication 1, caractérisé en ce que le matériau isolant de protection comprend du
nitrure de silicium.
17. Procédé selon la revendication 14, caractérisé en ce que le matériau isolant de protection comprend du
nitrure de silicium.
FR868611186A 1985-08-02 1986-08-01 Procede et structure pour dispositifs de visualisation a cristaux liquides adresses par matrice et transistors a couche mince. Expired - Fee Related FR2585863B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/761,938 US4933296A (en) 1985-08-02 1985-08-02 N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays

Publications (2)

Publication Number Publication Date
FR2585863A1 true FR2585863A1 (fr) 1987-02-06
FR2585863B1 FR2585863B1 (fr) 1991-10-25

Family

ID=25063665

Family Applications (1)

Application Number Title Priority Date Filing Date
FR868611186A Expired - Fee Related FR2585863B1 (fr) 1985-08-02 1986-08-01 Procede et structure pour dispositifs de visualisation a cristaux liquides adresses par matrice et transistors a couche mince.

Country Status (5)

Country Link
US (1) US4933296A (fr)
EP (1) EP0211401B1 (fr)
JP (1) JP2637079B2 (fr)
DE (1) DE3636221C2 (fr)
FR (1) FR2585863B1 (fr)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
US4774207A (en) * 1987-04-20 1988-09-27 General Electric Company Method for producing high yield electrical contacts to N+ amorphous silicon
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JPH0283536A (ja) * 1988-09-20 1990-03-23 Sanyo Electric Co Ltd 液晶表示装置
US4990460A (en) * 1989-01-27 1991-02-05 Nec Corporation Fabrication method for thin film field effect transistor array suitable for liquid crystal display
US5157470A (en) * 1989-02-27 1992-10-20 Hitachi, Ltd. Thin film transistor, manufacturing method thereof and matrix circuit board and image display device each using the same
US5316960A (en) * 1989-07-11 1994-05-31 Ricoh Company, Ltd. C-MOS thin film transistor device manufacturing method
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US5470769A (en) * 1990-03-27 1995-11-28 Goldstar Co., Ltd. Process for the preparation of a thin film transistor
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5100816A (en) * 1990-07-20 1992-03-31 Texas Instruments Incorporated Method of forming a field effect transistor on the surface of a substrate
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP2923700B2 (ja) 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5633175A (en) * 1991-12-19 1997-05-27 Hitachi, Ltd. Process for stripping photoresist while producing liquid crystal display device
JP3200639B2 (ja) * 1992-05-19 2001-08-20 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
DE4310640C1 (de) * 1993-03-31 1994-05-11 Lueder Ernst Verfahren zur Herstellung einer Matrix aus a-Si:H-Dünnschichttransistoren
US5346833A (en) * 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
JPH0766420A (ja) * 1993-08-31 1995-03-10 Matsushita Electric Ind Co Ltd 薄膜の加工方法
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
DE69424759T2 (de) * 1993-12-28 2001-02-08 Applied Materials Inc Gasphasenabscheidungsverfahren in einer einzigen Kammer für Dünnfilmtransistoren
FR2718885B1 (fr) * 1994-04-15 1996-07-05 Thomson Lcd Procédé de fabrication d'un TFT étagé inverse.
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
JPH08184853A (ja) * 1994-12-27 1996-07-16 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板
JP3444053B2 (ja) * 1995-10-13 2003-09-08 ソニー株式会社 薄膜半導体装置
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
KR100232677B1 (ko) * 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
KR100223158B1 (ko) * 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
US20020184970A1 (en) 2001-12-13 2002-12-12 Wickersham Charles E. Sptutter targets and methods of manufacturing same to reduce particulate emission during sputtering
WO2001086282A1 (fr) 2000-05-11 2001-11-15 Tosoh Smd, Inc. Evaluation de proprete dans des cibles de pulverisation par utilisation de phase
KR100841915B1 (ko) 2001-04-04 2008-06-30 토소우 에스엠디, 인크 알루미늄 또는 알루미늄 합금 스퍼터링 타겟 내의알루미늄 산화물 함유물에 대한 임계 크기 결정 방법
US6623653B2 (en) * 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
WO2003014718A2 (fr) 2001-08-09 2003-02-20 Tosoh Smd, Inc. Procede et appareil de caracterisation de la proprete d'une cible non destructrice selon les types de defauts tries par taille et emplacement
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
TW200625421A (en) * 2004-09-29 2006-07-16 Koninkl Philips Electronics Nv Reduction of sheet resistance of phosphorus implanted polysilicon
KR101041139B1 (ko) 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
GB2090057A (en) * 1980-12-03 1982-06-30 Hitachi Ltd Test structures for semiconductor integrated circuits
EP0125666A2 (fr) * 1983-05-11 1984-11-21 Honeywell Inc. Procédé pour fabriquer des supports de base pour panneaux plats, transistors d'affichage et dispositifs d'affichage ainsi réalisés

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967981A (en) * 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
US4149307A (en) * 1977-12-28 1979-04-17 Hughes Aircraft Company Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
JPS559060A (en) * 1978-07-07 1980-01-22 Yoshitomi Pharmaceut Ind Ltd Thia(oxa)zolidinecarboxylic acid derivative and its prepatation
JPS55141767A (en) * 1979-04-24 1980-11-05 Fuji Xerox Co Ltd One-dimensional image sensor
JPS56122130A (en) * 1980-02-28 1981-09-25 Sharp Corp Method for forming pattern of thin film transistor
JPS57128382A (en) * 1981-02-02 1982-08-09 Canon Kk Electrooptical display device
US4558340A (en) * 1983-06-29 1985-12-10 Stauffer Chemical Company Thin film field effect transistors utilizing a polypnictide semiconductor
JPS58190061A (ja) * 1982-04-28 1983-11-05 Toshiba Corp アモルファスシリコン半導体装置
JPS59136971A (ja) * 1983-01-26 1984-08-06 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS59165088A (ja) * 1983-03-11 1984-09-18 株式会社リコー 薄膜トランジスタのマトリクス・アレイ
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
EP0196915B1 (fr) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Réseau de transistors à couches minces et son procédé de fabrication
EP0211402B1 (fr) * 1985-08-02 1991-05-08 General Electric Company Procédé et structure pour une matrice à transistors à film mince adressant des dispositifs d'affichage à cristaux liquides

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806365A (en) * 1971-08-20 1974-04-23 Lee Corp Process for use in the manufacture of semiconductive devices
GB2090057A (en) * 1980-12-03 1982-06-30 Hitachi Ltd Test structures for semiconductor integrated circuits
EP0125666A2 (fr) * 1983-05-11 1984-11-21 Honeywell Inc. Procédé pour fabriquer des supports de base pour panneaux plats, transistors d'affichage et dispositifs d'affichage ainsi réalisés

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FUJITSU SCIENTIFIC & TECHNICAL JOURNAL, vol. 21, no. 2, June 1985, pages 204-210, Kawasaki, JP; S. KAWAI et al.: "A self-aligned amorphous-silicon TFT for LCD panels" *
JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 131, no. 10, octobre 1984, pages 2325-2335, Manchester, New Hampshire, US; T.P. CHOW et al.: "Plasma etching of refractory gates for VLSI applications" *

Also Published As

Publication number Publication date
DE3636221A1 (de) 1988-04-28
JP2637079B2 (ja) 1997-08-06
EP0211401B1 (fr) 1992-05-06
EP0211401A2 (fr) 1987-02-25
DE3636221C2 (de) 1999-12-16
JPS6272168A (ja) 1987-04-02
US4933296A (en) 1990-06-12
EP0211401A3 (en) 1988-05-18
FR2585863B1 (fr) 1991-10-25

Similar Documents

Publication Publication Date Title
FR2585863A1 (fr) Procede et structure pour dispositifs de visualisation a cristaux liquides adresses par matrice et transistors a couche mince.
FR2585879A1 (fr) Depot et durcissement du titane de l'electrode de grille pour emploi dans des transistors inverses a effet de champ a couche mince
FR2768239A1 (fr) Afficheur a cristaux liquides et procede de fabrication de celui-ci
EP0267824B1 (fr) Ecran de visualisation électrooptique à transistors de commande et procédé de réalisation
FR2621420A1 (fr) Structure a patte de protection pour emploi dans la fabrication de dispositifs de visualisation a cristaux liquides et transistors en couche mince adresses par matrice
JP2798066B2 (ja) 薄膜トランジスター、その製造方法および表示装置
FR2488013A1 (fr) Dispositif a matrice d'elements actifs
FR2585167A1 (fr) Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
EP1419533A1 (fr) Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation
EP0200599B1 (fr) Procédé de réalisation d'éléments de commande non linéaire pour écran plat de visualisation électrooptique et écran plat réalisé selon ce procédé
FR2586859A1 (fr) Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
FR2585864A1 (fr) Procede et structure pour dispositifs de visualisation a cristaux adresses par matrice a transistors a couche mince.
FR2758006A1 (fr) Dispositif d'affichage a cristaux liquides et son procede de fabrication
FR2780521A1 (fr) Procede de fabrication d'une partie de plages d'un afficheur a cristal liquide, et structure d'afficheur presentant ladite partie
JP2716266B2 (ja) 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法
CA1261953A (fr) Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
EP0506528B1 (fr) Structure de commande matricielle pour écran de visualisation
EP0564337B1 (fr) Ecran d'affichage à masque optique et procédé de réalisation de cet écran
FR2864638A1 (fr) Dispositif d'affichage a cristaux liquides et son procede de fabrication
EP0368733B1 (fr) Procédé de fabrication d'un écran d'affichage à matrice de transistors pourvus d'un masque optique
EP0819263A1 (fr) Procede de fabrication de matrice active tft pour ecran de systeme de projection
CA1305398C (fr) Methode de fabrication de contacts electriques a rendement eleve pour le silicium amorphe n
US20050258421A1 (en) Semiconductor device and manufacture method thereof
FR2631743A1 (fr) Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication
FR2532116A1 (fr) Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor

Legal Events

Date Code Title Description
ST Notification of lapse