JPH0766420A - 薄膜の加工方法 - Google Patents

薄膜の加工方法

Info

Publication number
JPH0766420A
JPH0766420A JP5215522A JP21552293A JPH0766420A JP H0766420 A JPH0766420 A JP H0766420A JP 5215522 A JP5215522 A JP 5215522A JP 21552293 A JP21552293 A JP 21552293A JP H0766420 A JPH0766420 A JP H0766420A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
annealing
patterned
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5215522A
Other languages
English (en)
Inventor
Shigeki Maekawa
茂樹 前川
Tatsuo Yoshioka
達男 吉岡
Tetsuya Kawamura
哲也 川村
Yutaka Miyata
豊 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5215522A priority Critical patent/JPH0766420A/ja
Priority to DE69421492T priority patent/DE69421492T2/de
Priority to EP94113468A priority patent/EP0646950B1/en
Priority to US08/298,440 priority patent/US5580801A/en
Publication of JPH0766420A publication Critical patent/JPH0766420A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal

Abstract

(57)【要約】 【目的】 アニール法により高性能かつ高歩留りの半導
体素子を得るとともに、同一基板上に形成する前記半導
体素子以外の薄膜や素子にアニールの悪影響を与えない
薄膜の加工方法を提供する。 【構成】 基板１上の半導体薄膜２を、薄膜トランジス
タの形成領域２ｂと電極あるいは完成済み素子４の形成
領域を含み、これら両形成領域を合わせた領域より大き
くパターン化して半導体薄膜パターン２ａを形成する。
次に薄膜パターン２ａのアニールを行う。さらに、アニ
ール後の薄膜パターン内部３ａの一部に領域３ｃを形成
し、領域３ｃ上に薄膜トランジスタを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置用薄膜ト
ランジスタ、イメージセンサ、あるいはＳＲＡＭ等の製
造工程に用いられる基板上の薄膜の加工方法に関するも
のである。
【０００２】
【従来の技術】近年、液晶表示装置の高精細化、大版化
が進むにつれて、駆動素子として用いられる薄膜トラン
ジスタの歩留り向上は不可欠となっている。これは液晶
表示装置の駆動部には多くの素子を含むためである。こ
の素子の歩留りは素子を構成する半導体薄膜の均一性、
特に結晶の均一性に大きく依存しており、均一性に優れ
る薄膜形成が非常に重要である。
【０００３】また最近、薄膜トランジスタの半導体材料
として、従来の非晶質Ｓｉから多結晶Ｓｉに重点が移行
しつつある。この多結晶Ｓｉの薄膜形成においては、非
晶質Ｓｉを多結晶Ｓｉへと変換するアニール方法（加熱
処理方法）が重要技術となっている。アニール方法とし
ては、安価な低歪点のガラス基板に対してダメージのな
いエキシマレーザーアニール法や固相成長法等の低温
（＜〜６００℃）アニール法が有望視されている。
【０００４】以下に従来の多結晶Ｓｉ薄膜トランジスタ
の製造工程に用いられる具体的な加工方法について説明
する。
【０００５】図３は従来例Ａの、図４は従来例Ｂの、そ
れぞれ加工中の薄膜トランジスタの部分平面図及びその
断面図である。図３に示すように従来例Ａでは、まず、
基板１上の半導体薄膜２のパターン化を行い、薄膜トラ
ンジスタを形成する領域２ｂを形成する。次に、薄膜ト
ランジスタの形成領域２ｂにエキシマレーザーを照射し
て、領域２ｂを加熱することにより領域２ｂを結晶化
（アニール）し、領域３ｃを形成する。前記結晶化した
領域３ｃ上に薄膜トランジスタを形成する。
【０００６】一方、図４に示す従来例Ｂでは、まず基板
１上の半導体薄膜２（この場合基板エッジ周辺部を除く
基板全面に形成されている）をエキシマレ−ザ−照射を
行い、結晶化した半導体薄膜３を形成する。次に、半導
体薄膜３のパターン化を行い、薄膜トランジスタの形成
領域３ｃを形成する。このように得られた薄膜パターン
３ｃを用いて薄膜トランジスタが形成される。以上従来
例Ｂのように、エキシマレ−ザ−のアニ−ル工程後に薄
膜のパターン化を行う薄膜の加工方法及びそれを用いた
薄膜トランジスタの製造方法については、例えばアイ・
イー・イー・イー・トランザクション・オン・エレクト
ロン・デバイス 36（1989年）第2868頁から第2872頁（I
EEE Trans.Electron.Devices 36(1989)P.2868-2872）に
報告されている。
【０００７】図５は、従来例Ｃの薄膜の加工方法を示す
ものである。図５に示すように従来例Ｃでは、パターン
化した薄膜あるいは半導体装置４と半導体薄膜２が形成
されている基板１上で、半導体薄膜２をパターン化し、
薄膜トランジスタの形成領域２ｂを形成する。次にエキ
シマレ−ザ−照射を行い、結晶化した領域３ｃを形成す
る。ここで、パターン化した薄膜と半導体装置を具体的
に挙げれば、例えばパターン化した薄膜は液晶表示装置
に用いられるＩＴＯ電極、半導体装置はＳＲＡＭに用い
られるＭＯＳＦＥＴ等がある。
【０００８】
【発明が解決しようとする課題】しかし、図３に示すよ
うな従来例Ａの場合、薄膜トランジスタに関して十分な
素子性能が得られなかったり、素子性能のばらつきが大
きいという問題点があった。これは、エキシマレーザー
のアニール工程において、半導体薄膜パターンエッジ周
辺部が基板に平行な平面上で真空や熱伝導性の悪い気体
等に接していて、半導体薄膜パターン中央部とエッジ周
辺部との間で熱放散の程度が異なっているおり、薄膜ト
ランジスタの形成領域３ｃの中央部３ａとエッジ周辺部
３ｂとの間で結晶性に差異が生じるためである。本発明
者による実験では、エキシマレーザーのアニール工程に
おいて非晶質Ｓｉ薄膜のアニールによる結晶化を行った
場合、薄膜パターンエッジから２〜３μｍ程度の周辺部
の結晶性が薄膜パターン中央部に比較して悪くなってい
た。したがって、薄膜トランジスタを微細化するにつ
れ、半導体薄膜パターンの大半が結晶性の悪い部分とな
り、薄膜トランジスタの性能が悪くなる原因となる。ま
た、この物性の差異のばらつきをアニールの条件によっ
て制御することは困難であり、薄膜トランジスタの性能
ばらつきの原因になるものと考えられる。
【０００９】一方、図４に示すような従来例Ｂの場合、
従来例Ａで述べた半導体薄膜のパターン中央部３ａとエ
ッジ周辺部３ｂとの間の物性不均一は回避できるが、別
の要因で薄膜トランジスタの性能が悪化したり、性能ば
らつきが発生するという問題点がある。これは、ほぼ基
板全面に形成された半導体薄膜に対するエキシマレーザ
ーのアニールを行ったため、基板反りや伸縮による応力
が半導体薄膜にダメージを与えたり、あるいはこの基板
反りや伸縮が薄膜トランジスタの寸法精度に影響を与え
たためと考えられる。また従来例Ｂの場合は、半導体薄
膜の一部分のみを選択的にアニールを行う際、素子作製
部分と実際アニールが行われる部分との位置合わせが困
難であった。これは位置合わせの目標となる薄膜パター
ンが存在しないためである。
【００１０】また図５に示すような従来例Ｃの場合、薄
膜トランジスタを作製するために必要なアニール工程
が、パターン化した薄膜あるいは半導体装置４に悪影響
を与える場合が多い。これは、半導体薄膜のエキシマレ
−ザ−アニ−ルを行う際、パターン化した薄膜あるいは
半導体装置までレーザーが照射されて、膜はがれや半導
体装置の性能が劣化したりするためである。
【００１１】そこでまず第１の発明は、薄膜トランジス
タの性能のばらつきを抑制し、かつ薄膜トランジスタの
性能を悪化させる半導体薄膜のダメージを小さく、さら
には正確に部分的にアニールする薄膜の加工方法を提供
することを目的とする。
【００１２】また第２の発明は、パターン化した薄膜あ
るいは半導体装置にアニールによるダメージを与えない
ように半導体薄膜のアニールをする薄膜の加工方法を提
供することを目的とする。
【００１３】
【課題を解決するための手段】従来の課題を解決するた
め、第１の発明は、半導体薄膜を薄膜トランジスタの形
成領域を含み、その形成領域より大きい薄膜パターンに
パターン化する第１のパターン工程と、前記半導体薄膜
をアニールする工程と、前記アニール工程後に、前記半
導体薄膜をパターン化する第２のパターン工程とを備え
た薄膜の加工方法である。
【００１４】また第２の発明は、薄膜トランジスタの形
成領域及びパターン化された薄膜あるいは半導体装置の
形成領域を含む形状に半導体薄膜をパターン化する第１
のパターン工程と、前記半導体薄膜をアニールする工程
と、前記半導体薄膜をパターン化する第２のパターン工
程とを備えた薄膜の加工方法である。
【００１５】
【作用】第１の発明の手段により、第１のパターン工程
で形成した薄膜トランジスタの形成領域より大きい半導
体薄膜のパターンをアニールした場合、アニール後の半
導体薄膜のパターンの内部３ａとエッジ周辺部３ｂとの
間では物性に差異が生じるが、薄膜パターン内部３ａの
中央部の物性均一は保たれている。したがって、第２の
パターン工程で、アニール後の半導体薄膜パターン内部
３ａの中央部に薄膜トランジスタの形成領域３ｃを形成
することにより薄膜トランジスタの性能のばらつきを抑
え、十分な性能を得ることができる。一方でアニール工
程での基板反りや伸縮については、薄膜トランジスタの
形成領域３ｃより大きい半導体薄膜のパターンごとに応
力が分散され、薄膜トランジスタの性能への影響が低減
される。また半導体薄膜の部分アニールの場合には、第
１のパターン工程で形成した半導体薄膜のパターン２ａ
を位置合わせの基準にすることができ、正確な部分アニ
ールが可能となる。
【００１６】第２の発明の手段により、半導体薄膜のア
ニール、特にエキシマレーザーによるアニールを行う場
合、レーザー光は半導体薄膜により殆ど吸収あるいは反
射されるため、下地のパターン化した薄膜あるいは半導
体装置まで到達せず、アニールの悪影響を避けることが
できる。
【００１７】
【実施例】本発明の薄膜の加工方法の実施例について、
図面を参照しながら説明する。
【００１８】（実施例１）図１は薄膜トランジスタの製
造工程に用いられる半導体薄膜、特に非晶質Ｓｉ薄膜の
加工方法について説明したものである。
【００１９】図１において、まず第１のパターン工程
で、基板１上の非晶質Ｓｉ薄膜等の半導体薄膜２に対し
て薄膜トランジスタの形成領域を含み、かつその形成領
域より大きくパターン化を行い、半導体薄膜パターン２
ａを形成する。次にアニール工程で、薄膜パターン２ａ
にエキシマレーザーを照射し、薄膜パターン２ａを結晶
化（アニール）し多結晶Ｓｉ薄膜を形成する。さらに、
第２のパターン工程で、薄膜パターン内部３ａに薄膜ト
ランジスタの形成領域３ｃを形成する。
【００２０】この方法では、アニールによる熱は基板よ
り熱伝導性の良好な半導体薄膜中を流れるとともに、半
導体薄膜パターンエッジ周辺部と中央部との間で熱放散
の程度が異なるため、アニール後の半導体薄膜パターン
中央部３ａとエッジ周辺部３ｂとの間で結晶性に差異が
生じる。しかし、第２のパターン工程で薄膜パターン中
央部３ａの結晶性の均一な部分に領域３ｃを形成し、こ
の領域３ｃを用いてトランジスタを作製することによ
り、特性ばらつきのない安定した薄膜トランジスタが得
られる。
【００２１】なお、本実施例では非晶質Ｓｉ薄膜を用い
た場合について説明したが、その他半導体薄膜として多
結晶Ｓｉ薄膜等を用いても同様の効果が得られる。ま
た、半導体薄膜の代わりにＳｉＮ薄膜等の絶縁体薄膜を
用いても同様の効果が得られる。
【００２２】（実施例２）図２は基板上に電極がある場
合における薄膜の加工方法を説明したものである。図２
において、まず第１のパターン工程で、基板１上のパタ
ーン化した薄膜あるいは半導体装置４に重なる部分を含
み、薄膜トランジスタの形成領域より大きい半導体薄膜
パターン２ａを形成する。次にアニール工程で、半導体
薄膜パターン２ａに向けてエキシマレーザーを照射し、
アニールを行う。さらに第２のパターン工程において、
薄膜トランジスタの形成領域３ｃを形成する。
【００２３】この実施例では、照射したレーザー光は半
導体薄膜２ａにより吸収あるいは反射され、下地までに
到達しないため、下地のパターン化した薄膜あるいは半
導体装置への影響が低減できる。例えば、液晶表示装置
に用いられるＩＴＯ電極において、レーザー照射による
膜はがれを防止することができ、製造上有利である。ま
た、実施例１及び２に示すような効果も同時に得ること
も可能であり、高性能なトランジスタが作製できる。
【００２４】なお本実施例では、ＩＴＯ電極を用いた場
合について説明したが、その他、アニールをすると悪影
響が現われるパターン化した薄膜や半導体装置を用いた
場合、例えばＳＲＡＭ用のＭＯＳＦＥＴについても同様
の効果が得られる。
【００２５】また、実施例１〜３では、エキシマレーザ
ーによりアニールを行ったが、その他のレーザー及び電
子ビームを用いても同様の効果が得られる。また、固相
成長法でも同様の効果が得られる。
【００２６】
【発明の効果】以上説明したように第１の発明では、ア
ニール工程の前に薄膜トランジスタの形成領域を含み、
その形成領域より大きく半導体薄膜をパターン化する工
程を加えるという簡単な構成により、薄膜トランジスタ
性能のばらつき及びダメージを低減でき、薄膜トランジ
スタの歩留りが向上した。
【００２７】また第２の発明では、下地のパターン化し
た薄膜あるいは半導体装置の形成領域を被覆するように
半導体薄膜のパターンを形成することにより、パターン
化した薄膜あるいは半導体装置に対するアニールの影響
を低減でき、素子製造において有効である。
【図面の簡単な説明】
【図１】第１の発明の第１の実施例における薄膜の加工
方法を説明する工程図
【図２】第２の発明の第２の実施例における薄膜の加工
方法を説明する工程図
【図３】従来例Ａにおける薄膜の加工方法を説明する工
程図
【図４】従来例Ｂにおける薄膜の加工方法を説明する工
程図
【図５】従来例Ｃにおける薄膜の加工方法を説明する工
程図
【符号の説明】
１ 基板 ２ アニー前の半導体薄膜 ２ａ アニール前のパターン化した半導体薄膜 ２ｂ アニール前の薄膜トランジスタの形成領域 ３ アニール後の半導体薄膜 ３ａ アニール後の半導体薄膜パターン内部 ３ｂ アニール後の半導体薄膜パターンエッジ周辺部 ３ｃ アニール後の薄膜トランジスタの形成領域 ４ パターン化した薄膜あるいは半導体装置 ５ 絶縁体薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】基板上の半導体薄膜をパターン化する第１
    のパターン工程と、前記パターン化した半導体薄膜をア
    ニールする工程と、前記アニールした半導体薄膜をパタ
    ーン化する第２のパターン工程とを備えたことを特徴と
    する薄膜の加工方法。
  2. 【請求項２】基板上にパターン化した薄膜あるいは半導
    体装置を形成する工程と、前記基板上に半導体薄膜を形
    成する工程と、前記半導体薄膜を前記パターン化した薄
    膜あるいは半導体装置を被覆するようにパターン化する
    第１のパターン工程と、前記パターン化した半導体薄膜
    をアニールする工程と、前記アニールした半導体薄膜を
    パターン化する第２のパターン工程とを備えたことを特
    徴とする薄膜の加工方法。
  3. 【請求項３】第１のパターン工程において、半導体薄膜
    を素子形成領域を含みかつ前記形成領域より大きくパタ
    ーン化することを特徴とする請求項１または２記載の薄
    膜の加工方法。
  4. 【請求項４】第２のパターン工程において、第１のパタ
    ーン工程でパターン化した半導体薄膜パターンエッジか
    ら１μｍ幅以上の縁部分を除去することを特徴とする請
    求項１または２記載の薄膜の加工方法。
  5. 【請求項５】半導体薄膜として、Ｓｉ薄膜を用いること
    を特徴とする請求項１または２記載の薄膜の加工方法。
  6. 【請求項６】Ｓｉ薄膜として、非晶質Ｓｉ薄膜を用いる
    ことを特徴とする請求項５記載の薄膜の加工方法。
  7. 【請求項７】パターン化した薄膜として、ＩＴＯ薄膜を
    用いることを特徴とする請求項２記載の薄膜の加工方
    法。
  8. 【請求項８】パターン化した半導体装置として、ＭＯＳ
    ＦＥＴを用いることを特徴とする請求項２記載の薄膜の
    加工方法。
  9. 【請求項９】アニール工程において、レーザーによるア
    ニール法を用いることを特徴とする請求項１または２記
    載の薄膜の加工方法。
  10. 【請求項１０】レーザーとして、エキシマレーザーを用
    いることを特徴とする請求項９記載の薄膜の加工方法。
JP5215522A 1993-08-31 1993-08-31 薄膜の加工方法 Pending JPH0766420A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5215522A JPH0766420A (ja) 1993-08-31 1993-08-31 薄膜の加工方法
DE69421492T DE69421492T2 (de) 1993-08-31 1994-08-29 Verarbeitungsverfahren für einen dünnen Film
EP94113468A EP0646950B1 (en) 1993-08-31 1994-08-29 Method for processing a thin film
US08/298,440 US5580801A (en) 1993-08-31 1994-08-30 Method for processing a thin film using an energy beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5215522A JPH0766420A (ja) 1993-08-31 1993-08-31 薄膜の加工方法

Publications (1)

Publication Number Publication Date
JPH0766420A true JPH0766420A (ja) 1995-03-10

Family

ID=16673817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5215522A Pending JPH0766420A (ja) 1993-08-31 1993-08-31 薄膜の加工方法

Country Status (4)

Country Link
US (1) US5580801A (ja)
EP (1) EP0646950B1 (ja)
JP (1) JPH0766420A (ja)
DE (1) DE69421492T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4427715C1 (de) * 1994-08-05 1996-02-08 Daimler Benz Ag Komposit-Struktur mit auf einer Diamantschicht und/oder einer diamantähnlichen Schicht angeordneter Halbleiterschicht sowie ein Verfahren zu deren Herstellung
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5756369A (en) * 1996-07-11 1998-05-26 Lsi Logic Corporation Rapid thermal processing using a narrowband infrared source and feedback
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
US6392810B1 (en) 1998-10-05 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
CN1217417C (zh) * 1999-12-10 2005-08-31 株式会社半导体能源研究所 半导体器件及其制造方法
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
KR100967824B1 (ko) 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
TWI269922B (en) * 2002-03-07 2007-01-01 Tpo Displays Corp Manufacturing method of LCD screen
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
US4963503A (en) * 1984-04-09 1990-10-16 Hosiden Electronics Co., Ltd. Method of manufacturing liquid crystal display device
US4585492A (en) * 1984-07-30 1986-04-29 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced hole trapping
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
US4933296A (en) * 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
JPS6269680A (ja) * 1985-09-24 1987-03-30 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH0634401B2 (ja) * 1987-12-29 1994-05-02 株式会社精工舎 遮光性薄膜のエッチング方法
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH02219238A (ja) * 1989-02-20 1990-08-31 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2775457B2 (ja) * 1989-02-20 1998-07-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2775458B2 (ja) * 1989-02-20 1998-07-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2775459B2 (ja) * 1989-02-20 1998-07-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
EP0457596B1 (en) * 1990-05-17 1995-12-06 Sharp Kabushiki Kaisha Process for fabricating a thin film transistor
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5326712A (en) * 1991-12-03 1994-07-05 Samsung Electronics Co., Ltd. Method for manufacturing a thin film transistor

Also Published As

Publication number Publication date
DE69421492D1 (de) 1999-12-09
EP0646950A2 (en) 1995-04-05
EP0646950B1 (en) 1999-11-03
EP0646950A3 (en) 1995-11-08
DE69421492T2 (de) 2000-04-27
US5580801A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
US6555422B1 (en) Thin film transistor and method of manufacturing the same
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
JP3503427B2 (ja) 薄膜トランジスタの製造方法
US6627471B2 (en) Method of manufacturing an array substrate having drive integrated circuits
JPH0766420A (ja) 薄膜の加工方法
US20040134417A1 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JPH01194351A (ja) 薄膜半導体装置
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP3431682B2 (ja) 半導体回路の作製方法
JPH07307304A (ja) 半導体デバイスのレーザー処理方法
JP3886554B2 (ja) レーザーアニール方法
JPH08172196A (ja) 薄膜トランジスタ及びその製造方法
JP2979227B2 (ja) 薄膜トランジスタの作製方法
JPH0828337B2 (ja) 半導体薄膜の製造方法
JP3431903B2 (ja) 半導体回路及び半導体装置
JP2775457B2 (ja) 薄膜トランジスタの作製方法
JP2847376B2 (ja) 薄膜トランジスタ
JPH08293464A (ja) 半導体基板及び半導体装置の製造方法
JPH02222154A (ja) 薄膜トランジスタの作製方法
JPH0697193A (ja) 半導体装置とその製造方法
JP2775459B2 (ja) 薄膜トランジスタの作製方法
JP3431902B2 (ja) 半導体回路の作製方法
JPH1117190A (ja) 薄膜トランジスタの製造方法
JP2841205B2 (ja) 薄膜トランジスタの作製方法
JP2893453B2 (ja) 薄膜トランジスタの作製方法