JP2847376B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2847376B2 JP2847376B2 JP4059989A JP4059989A JP2847376B2 JP 2847376 B2 JP2847376 B2 JP 2847376B2 JP 4059989 A JP4059989 A JP 4059989A JP 4059989 A JP4059989 A JP 4059989A JP 2847376 B2 JP2847376 B2 JP 2847376B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- crystal semiconductor
- semiconductor layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は、非単結晶半導体薄膜を用いた逆コプレナー
型の薄膜トランジスタ（以下にTFTともいう）に関する
ものであり、特に、液晶ディスプレー，イメージセンサ
ー等に適用可能な高速応答性を持つ逆コプレナー型の薄
膜トランジスタに関する。
型の薄膜トランジスタ（以下にTFTともいう）に関する
ものであり、特に、液晶ディスプレー，イメージセンサ
ー等に適用可能な高速応答性を持つ逆コプレナー型の薄
膜トランジスタに関する。
『従来の技術』 最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
この薄膜トランジスタは電界効果型であり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
この従来より知られたTFTの代表的な構造を第２図に
概略的に示す。
概略的に示す。
（20）はガラスよりなる絶縁性基板であり、（21）は
非単結晶半導体よりなる薄膜半導体、（22），（23）は
ソースドレイン領域で、（24），（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。
非単結晶半導体よりなる薄膜半導体、（22），（23）は
ソースドレイン領域で、（24），（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。
このように構成された薄膜トランジスタはゲート電極
（27）に電圧を加えることににより、ソースドレイン
（22），（23）間に流れる電流を調整するものでありま
す。
（27）に電圧を加えることににより、ソースドレイン
（22），（23）間に流れる電流を調整するものでありま
す。
この時、この薄膜トランジスタの応答速度は次式で与
えられる。
えられる。
Ｓ＝μ・V/L2 ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
ート電圧。
ート電圧。
この薄膜トランジスタに用いられる非単結晶半導体層
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく、上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時その移動度はだいたい
0.1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作
しない程度のものであった。
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく、上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時その移動度はだいたい
0.1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作
しない程度のものであった。
このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。
特にチャネル長Ｌを短くすると、その２乗で応答速度
に影響するので非常に有効な手段である。
に影響するので非常に有効な手段である。
しかしながらTFTの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
その一つの答えとして、第３図に示すように縦チャネ
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲート絶縁膜（33）を形成し
その上にゲート電極（34）を有するものである。
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲート絶縁膜（33）を形成し
その上にゲート電極（34）を有するものである。
この構造の場合、そのチャネル長はほぼ活性領域（3
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
しかしながら、この構造のTFTは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題発生し、縦型
TFTは本質的な問題解決とはなっていない。
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題発生し、縦型
TFTは本質的な問題解決とはなっていない。
『発明の目的』 本発明は、前述の如き問題を解決するものであり、従
来より知られた薄膜トランジスタに比べて、高速で動作
するチャネル長の短い逆コプレナー型の薄膜トランジス
タを提供することを目的とする。
来より知られた薄膜トランジスタに比べて、高速で動作
するチャネル長の短い逆コプレナー型の薄膜トランジス
タを提供することを目的とする。
『発明の構成』 本発明は、逆コプレナー型の薄膜トランジスタの構造
に関し、低抵抗の非単結晶半導体層又は低抵抗の非単結
晶半導体層と金属よりなるソース領域およびドレイン領
域を構成する部分に対し、集光されたレーザ光を照射し
て、前記非単結晶半導体層又は前記非単結晶半導体層と
金属とが幅10μｍ以下の間隔をもって分割されているこ
とを特徴とするものである。
に関し、低抵抗の非単結晶半導体層又は低抵抗の非単結
晶半導体層と金属よりなるソース領域およびドレイン領
域を構成する部分に対し、集光されたレーザ光を照射し
て、前記非単結晶半導体層又は前記非単結晶半導体層と
金属とが幅10μｍ以下の間隔をもって分割されているこ
とを特徴とするものである。
すなわち、本発明は、上記分割された部分に対応する
幅がほぼこの薄膜トランジスタのチャネル長に対応し、
レーザ光の加工幅とほぼ同じ短チャネルの逆コプレナー
型の薄膜トランジスタの構造にかかるものである。
幅がほぼこの薄膜トランジスタのチャネル長に対応し、
レーザ光の加工幅とほぼ同じ短チャネルの逆コプレナー
型の薄膜トランジスタの構造にかかるものである。
以下に実施例により本発明を詳しく説明する。
『実施例１』 この実施例１に対応する薄膜トランジスタの概略的な
作製工程を第１図に示す。
作製工程を第１図に示す。
まず、ガラス基板（１）としてソーダガラスを用い、
このソーダガラス（１）上に公知のスパッタリング法に
より全面にモリブデン膜を約3000Å形成した後、所定の
パターンにエッチング加工し、ゲート電極（２）を形成
した。
このソーダガラス（１）上に公知のスパッタリング法に
より全面にモリブデン膜を約3000Å形成した後、所定の
パターンにエッチング加工し、ゲート電極（２）を形成
した。
この後このゲート電極（２）上にゲート絶縁膜（３）
として、窒化珪素膜をCVD法にて、300Åの厚さに形成し
同様に所定のパターンにエッチング加工した。
として、窒化珪素膜をCVD法にて、300Åの厚さに形成し
同様に所定のパターンにエッチング加工した。
この上に低抵抗非単結晶半導体層としてＮ型の導電型
を有する非単結晶珪素膜（４）を形成する。この時の作
製条件は以下のとおりであった。
を有する非単結晶珪素膜（４）を形成する。この時の作
製条件は以下のとおりであった。
基板温度 220℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 120W 使用ガス SiH4＋PH3 膜厚 1500Å このＮ型の非単結晶珪素膜（４）は、その形成時にH2
ガスを多量に導入しRfパワーを高くして、微結晶化させ
て電気抵抗を下げたものを使用してもよい。
ガスを多量に導入しRfパワーを高くして、微結晶化させ
て電気抵抗を下げたものを使用してもよい。
次に公知のフォトリソグラフィー技術を用いて、この
非単結晶珪素膜（４）をソースドレイン領域及びその取
り出し電極の所定の外形パターンにマスキングを行いCF
4ガスを用いてドライエッチングを行い、第１図（ａ）
の状態を得た。
非単結晶珪素膜（４）をソースドレイン領域及びその取
り出し電極の所定の外形パターンにマスキングを行いCF
4ガスを用いてドライエッチングを行い、第１図（ａ）
の状態を得た。
次にこの非単結晶珪素膜（４）に対し、被照射面上で
巾２μｍ長さ10mmの長方形の照射断面となるように光学
系によって集光された波長248.7nmのエキシマレーザ光
（11）をゲート電極及びゲート絶縁膜に対する位置に照
射し、非単結晶珪素膜（４）をソース領域（５）とドレ
イン領域（６）に分割し、第１図（ｂ）の状態を得た。
巾２μｍ長さ10mmの長方形の照射断面となるように光学
系によって集光された波長248.7nmのエキシマレーザ光
（11）をゲート電極及びゲート絶縁膜に対する位置に照
射し、非単結晶珪素膜（４）をソース領域（５）とドレ
イン領域（６）に分割し、第１図（ｂ）の状態を得た。
この時のレーザ光の照射条件はパワー密度1J/cm2,パ
ルス巾20μSecである。このレーザ光を本実施例の場
合、２パルス照射して非単結晶珪素膜（４）を分割し
た。この照射回数及びレーザの条件は被加工物によって
異なり、本実施例の場合は予備実験を行って前述の条件
を出してその条件を用いた。
ルス巾20μSecである。このレーザ光を本実施例の場
合、２パルス照射して非単結晶珪素膜（４）を分割し
た。この照射回数及びレーザの条件は被加工物によって
異なり、本実施例の場合は予備実験を行って前述の条件
を出してその条件を用いた。
また本発明は逆コプレナー型の薄膜トランジスタであ
るので非単結晶珪素膜（４）の下はゲート絶縁膜（３）
及びゲート電極（２）であり、下地のゲート絶縁膜まで
レーザ加工がなされないように選択的なレーザ加工を行
なう必要がある。
るので非単結晶珪素膜（４）の下はゲート絶縁膜（３）
及びゲート電極（２）であり、下地のゲート絶縁膜まで
レーザ加工がなされないように選択的なレーザ加工を行
なう必要がある。
この選択加工の方法としては、使用するレーザ光の波
長を変えレーザ光の吸収係数の違いを利用することにて
選択加工をおこなった。特に本実施例の場合非単結晶半
導体（４）の下絵が窒化珪素であるので、レーザ加工の
されやすさに大きな違いがあり、容易に選択加工を施す
ことが出来た。
長を変えレーザ光の吸収係数の違いを利用することにて
選択加工をおこなった。特に本実施例の場合非単結晶半
導体（４）の下絵が窒化珪素であるので、レーザ加工の
されやすさに大きな違いがあり、容易に選択加工を施す
ことが出来た。
すなわち、１回のレーザ光照射で加工される深さが同
一材料でほぼ一定しているので、加工する低抵抗非単結
晶半導体層の厚さに合わせて、その照射回数を設定し
た。
一材料でほぼ一定しているので、加工する低抵抗非単結
晶半導体層の厚さに合わせて、その照射回数を設定し
た。
次にこれらの上にＩ型の非単結晶珪素半導体膜（７）
を公知のプラズマCVD法で約5000Åの厚さに形成した。
その作成したその作製条件を以下に示す。
を公知のプラズマCVD法で約5000Åの厚さに形成した。
その作成したその作製条件を以下に示す。
基板温度 220℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 80W 使用ガス SiH4 このようにして第１図（Ｃ）に示す薄膜トランジスタ
を完成させた。
を完成させた。
このように、ソースドレイン間を従来の如くエッチン
グして加工しないので10μｍ以下、本実施例の場合、約
2.6μｍのソースドレインの分割部（12）の間隔を容易
に形成することができ、短いチャネル長のTFTを再現性
よく作製することができた。
グして加工しないので10μｍ以下、本実施例の場合、約
2.6μｍのソースドレインの分割部（12）の間隔を容易
に形成することができ、短いチャネル長のTFTを再現性
よく作製することができた。
このTFTの応答速度は従来のTFTに比較して10倍以上の
値が得られており短チャネルの効果が十分に得られた。
値が得られており短チャネルの効果が十分に得られた。
またソースドレイン間のレーザ分割工程はソースドレ
インの外形のエッチング工程のまえに行っても、本発明
の効果をさまたげるものではない。
インの外形のエッチング工程のまえに行っても、本発明
の効果をさまたげるものではない。
『実施例２』 第４図に本実施例の作製方法の概略図を示す。
まず、ソーダガラス基板（１）上に公知のスパッタリ
ング法により全面にモリブデン膜を約3000Å形成した
後、所定のパターンにエッチング加工し、ゲート電極
（２）を形成した。
ング法により全面にモリブデン膜を約3000Å形成した
後、所定のパターンにエッチング加工し、ゲート電極
（２）を形成した。
この後このゲート電極（２）上にゲート絶縁膜（３）
として、窒化珪素膜をCVD法にて、300Åの厚さに形成し
同様に所定のパターンにエッチング加工した。
として、窒化珪素膜をCVD法にて、300Åの厚さに形成し
同様に所定のパターンにエッチング加工した。
この上にモリブデン金属（10）を2000Åの厚さに形成
した後にこの上に低抵抗非単結晶半導体層としてＰ型の
導電型を有する非単結晶珪素膜（４）を形成する。この
時の作製条件は以下のとおりであった。
した後にこの上に低抵抗非単結晶半導体層としてＰ型の
導電型を有する非単結晶珪素膜（４）を形成する。この
時の作製条件は以下のとおりであった。
基板温度 230℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 150W 使用ガス SiH4＋B2H6 膜厚 200Å この場合実施例１とは異なり膜厚は200Åとし後工程
で作製するＩ型半導体層とのオーミックコンタクトをと
る目的だけとした。
で作製するＩ型半導体層とのオーミックコンタクトをと
る目的だけとした。
次にこれらを所定のパターンにエッチングして第４図
（ａ）の状態を得た。
（ａ）の状態を得た。
次にこのモリブデン膜（10）と低抵抗の非単結晶珪素
膜（４）に対し、被照射面上で直径３μｍの円の照射断
面となるように光学系によって集光された波長1.06nmの
YAGレーザ光（13）を照射し、これら被膜をソース領域
（５）（８）とドレイン領域（６）（９）に分割し、第
４図（ｂ）の状態を得た。
膜（４）に対し、被照射面上で直径３μｍの円の照射断
面となるように光学系によって集光された波長1.06nmの
YAGレーザ光（13）を照射し、これら被膜をソース領域
（５）（８）とドレイン領域（６）（９）に分割し、第
４図（ｂ）の状態を得た。
この時本実施例においてYAGレーザ光は、ソースドレ
インの中の分だけレーザ光を走査して、ソースドレイン
間を分割した。
インの中の分だけレーザ光を走査して、ソースドレイン
間を分割した。
レーザ光の条件は50mW/mm2でＱスイッチによる繰返し
周波数5KHz、走査スピードは50mm/Secで１度走査するこ
とでソースドレイン間の分割を行うことができた。この
ソースドレイン間の分割部（12）の巾は約4.2μｍであ
った。
周波数5KHz、走査スピードは50mm/Secで１度走査するこ
とでソースドレイン間の分割を行うことができた。この
ソースドレイン間の分割部（12）の巾は約4.2μｍであ
った。
これらを所定のパターンにパターニング後、次にこれ
らの上にＩ型の非単結晶珪素半導体膜（７）を公知のプ
ラズマCVD法で約5000Åの厚さに形成した。その作成し
たその作製条件を以下に示す。
らの上にＩ型の非単結晶珪素半導体膜（７）を公知のプ
ラズマCVD法で約5000Åの厚さに形成した。その作成し
たその作製条件を以下に示す。
基板温度 220℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 80W 使用ガス SiH4 このようにして第４図（Ｃ）に示す薄膜トランジスタ
を完成させた。
を完成させた。
このようにして、ソースドレイン間を従来の如くエッ
チングして加工しないので10μｍ以下、本実施例の場
合、約4.0μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができた。
チングして加工しないので10μｍ以下、本実施例の場
合、約4.0μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができた。
また、このTFTの応答速度は従来のTFTに比較して４倍
以上の値が得られており短チャネルの効果が十分に得ら
れた。
以上の値が得られており短チャネルの効果が十分に得ら
れた。
本実施例の場合、低抵抗半導体層下に金属電極を有し
ているので、その配線抵抗が非常に小さい特徴を有す
る。特に大面積の液晶装置のスイッチング素子としてTF
Tを用いる際、この配線抵抗が小さい為に、駆動信号波
形がなまることがなく、多量のTFTを高速で応答させる
ことができ、本発明の提供する高速応答性を有する短チ
ャネルTFTの特徴をさらに有効に利用できるものであ
る。
ているので、その配線抵抗が非常に小さい特徴を有す
る。特に大面積の液晶装置のスイッチング素子としてTF
Tを用いる際、この配線抵抗が小さい為に、駆動信号波
形がなまることがなく、多量のTFTを高速で応答させる
ことができ、本発明の提供する高速応答性を有する短チ
ャネルTFTの特徴をさらに有効に利用できるものであ
る。
上記の実施例においてレーザ光としてはエキシマレー
ザとYAGレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を分割し得る程度にエネルギーを有することが重要
である。
ザとYAGレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を分割し得る程度にエネルギーを有することが重要
である。
また、エキシマレーザ光は単位面積当たりのエネルギ
ー量が高いので巾がせまく、かつ長さの長い長方形照射
断面に光学系を用いて、集光することができる。この場
合、液晶ディスプレー，イメージセンサー等、大面積の
基板上に規則正しくTFTが配列された装置の作製に応用
する場合、短時間でこの大面積の基板上に形成される多
数のTFTを加工できるという特徴を有し、これら装置の
低コスト化に果たす役割は大きい。
ー量が高いので巾がせまく、かつ長さの長い長方形照射
断面に光学系を用いて、集光することができる。この場
合、液晶ディスプレー，イメージセンサー等、大面積の
基板上に規則正しくTFTが配列された装置の作製に応用
する場合、短時間でこの大面積の基板上に形成される多
数のTFTを加工できるという特徴を有し、これら装置の
低コスト化に果たす役割は大きい。
前述の実施例においてはいずれも珪素半導体を用い
た。しかしながら本発明のTFT作製方法において、使用
可能な半導体は、珪素のみに限定されることはなく、チ
ャネル長の短いTFTが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。
た。しかしながら本発明のTFT作製方法において、使用
可能な半導体は、珪素のみに限定されることはなく、チ
ャネル長の短いTFTが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。
『発明の効果』 本発明の構成によれば、ソース領域およびドレイン領
域の間隔を従来技術に比較してチャネル長の短い逆コプ
レナー型の薄膜トランジスタを得ることが可能となっ
た。これによって従来では、キャリアの移動度が小さい
ために、ディスプレー装置、イメージセンサー等のスイ
ッチング素子として使用できなかったが、本発明の構成
からなる逆コプレナー型の薄膜トランジスタを使用する
ことで可能となった。
域の間隔を従来技術に比較してチャネル長の短い逆コプ
レナー型の薄膜トランジスタを得ることが可能となっ
た。これによって従来では、キャリアの移動度が小さい
ために、ディスプレー装置、イメージセンサー等のスイ
ッチング素子として使用できなかったが、本発明の構成
からなる逆コプレナー型の薄膜トランジスタを使用する
ことで可能となった。
本発明によれば、チャネル長を短くするために、レー
ザ加工技術を用いたので、絶縁性表面を有する基板上に
形成されても電気抵抗が低く、良好な特性を有する逆コ
プレナー型の薄膜トランジスタを得ることができた。
ザ加工技術を用いたので、絶縁性表面を有する基板上に
形成されても電気抵抗が低く、良好な特性を有する逆コ
プレナー型の薄膜トランジスタを得ることができた。
第１図（ａ）〜（ｃ）及び第４図（ａ）〜（ｃ）は本発
明の一実施例のTFTの製造工程を示す概略図である。 第２図及び第３図は従来のTFTの断面構造を示す。 １……基板 ２……ゲート電極 ３……ゲート絶縁膜 ４……低抵抗非単結晶半導体層 ５……ソース領域 ６……ドレイン領域 ７……高抵抗非単結晶半導体層 ８……ソース電極 ９……ドレイン電極 12……ソース・ドレイン間分割部 11,13……レーザ光
明の一実施例のTFTの製造工程を示す概略図である。 第２図及び第３図は従来のTFTの断面構造を示す。 １……基板 ２……ゲート電極 ３……ゲート絶縁膜 ４……低抵抗非単結晶半導体層 ５……ソース領域 ６……ドレイン領域 ７……高抵抗非単結晶半導体層 ８……ソース電極 ９……ドレイン電極 12……ソース・ドレイン間分割部 11,13……レーザ光
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336
Claims (2)
- 【請求項１】絶縁性表面を有する基板上に多数形成され
る逆コプレナー型の薄膜トランジスタにおいて、 上記絶縁性表面を有する基板上に形成されたゲート電極
と、 上記ゲート電極上に形成されたゲート絶縁膜と、 上記絶縁ゲート膜上に、レーザ加工を施して幅10μｍ以
下の間隔をもって分割してソース領域またはドレイン領
域を構成する低抵抗の非単結晶半導体層と、 上記分割部分および上記低抵抗の非単結晶半導体層上に
形成された高抵抗の非単結晶半導体層と、 から構成されいることを特徴とする逆コプレナー型の薄
膜トランジスタ。 - 【請求項２】請求項１記載の逆コプレナー型の薄膜トラ
ンジスタにおいて、 上記低抵抗の非単結晶半導体層下には、金属電極が形成
されており、当該金属電極も上記低抵抗の非単結晶半導
体層と同様にレーザ加工を施すことにより、幅10μｍ以
下の間隔をもって分割されていることを特徴とした逆コ
プレナー型の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059989A JP2847376B2 (ja) | 1989-02-20 | 1989-02-20 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059989A JP2847376B2 (ja) | 1989-02-20 | 1989-02-20 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02219277A JPH02219277A (ja) | 1990-08-31 |
| JP2847376B2 true JP2847376B2 (ja) | 1999-01-20 |
Family
ID=12584976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4059989A Expired - Fee Related JP2847376B2 (ja) | 1989-02-20 | 1989-02-20 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847376B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351871B1 (ko) * | 1995-09-12 | 2003-01-29 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터제조방법 |
| KR20000038297A (ko) * | 1998-12-05 | 2000-07-05 | 구본준 | 이미지소자, 센서박막트랜지스터와 그 제조방법. |
| KR100379684B1 (ko) * | 2001-04-20 | 2003-04-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 액정표시소자 제조방법 |
-
1989
- 1989-02-20 JP JP4059989A patent/JP2847376B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02219277A (ja) | 1990-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2844342B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847376B2 (ja) | 薄膜トランジスタ | |
| JP2775458B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847375B2 (ja) | 薄膜トランジスタ | |
| JP2775459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847374B2 (ja) | 薄膜トランジスタ | |
| JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847373B2 (ja) | 薄膜トランジスタ | |
| JP2893453B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2841205B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764425B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2764423B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001244471A (ja) | 薄膜トランジスタ | |
| JP3207813B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3479508B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3484411B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001237431A (ja) | 薄膜トランジスタ | |
| JP2764424B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |