JP2979227B2

JP2979227B2 - 薄膜トランジスタの作製方法

Info

Publication number: JP2979227B2
Application number: JP1046067A
Authority: JP
Inventors: 光文小玉; 美樹雄金花
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1989-02-27
Filing date: 1989-02-27
Publication date: 1999-11-15
Anticipated expiration: 2014-11-15
Also published as: JPH02224346A

Description

【発明の詳細な説明】『産業上の利用分野』本発明は非単結晶半導体薄膜を用いた薄膜トランジス
タ（以下にTFTともいう）及びその製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。

『従来の技術』最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。

この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。

この薄膜トランジスタは電界効果型があり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。

この従来より知られたTFTの代表的な構造を第２図に
概略的に示す。

（20）はガラスよりなる絶縁性基板であり、（21）は
非単結晶半導体よりなる薄膜半導体、（22）、（23）は
ソースドレイン領域で、（24）、（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。

このように構成された薄膜トランジスタはゲート電極
（27）に電圧を加えることにより、ソースドレイン（2
2）、（23）間に流れる電流を調整するものでありま
す。

この時、この薄膜トランジスタの応答速度は次式で与
えられる。

Ｓ＝μ・V/L² ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
ート電圧。

この薄膜トランジスタに用いられる非単結晶半導体層
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい0.
1〜１（cm²/V・Sec）程度で、ほとんどTFTとして動作し
ない程度のものであった。

このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリアの移動度を大
きくすることが知られ、種々の改良が行われている。

特にチャネル長Ｌを短くすると、その２乗で応答速度
に影響するので非常に有効な手段である。

しかしながらTFTの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。

その一つの答えとして、第３図に示すように縦チャネ
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲート絶縁膜（33）を形成し
その上にゲート電極（34）を有するものである。

この構造の場合、そのチャネル長はほぼ活性領域（3
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。

しかしながら、この構造のTFTは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題が発生し、縦
型TFTは本質的な問題解決とはなっていない。

一方、移動度を向上させることは、従来より種々の方
法によって行われていた。代表的には、非単結晶半導体
をアニールして、単結晶化又は多結晶のグレインサイズ
を大きくすることが行われていた。

これら従来例では、高温下でアニールするために、高
価な耐熱性基板を使用しなければならなかったり、基板
上全面の半導体層を単結晶化又は多結晶化するため、処
理時間が長くなるという問題が発生していた。

『発明の目的』本発明は、前述の如き問題を解決するものであり、従
来より知られたTFTに比べて、高速で動作するTFTを複雑
な工程がなく、再現性よく作製する方法を提供すること
をその目的とするものであります。

『発明の構成』上記目的を達成するために本発明は、基板上に薄膜ト
ランジスタ素子を整列して複数個形成する場合におい
て、Ｎ又はＰ型の導電型を有する低抵抗の非単結晶半導
体を切断し、ソース、ドレイン領域を作製する工程と、
選択的に前記高抵抗の非単結晶半導体層の結晶化を助長
せしめ、その部分が複数個の薄膜トランジスタのチャネ
ル部になるように作製することを特徴とする。

特に本発明ではレーザー光を用いて低抵抗の非単結晶
半導体を切断し、ソース、ドレイン領域を作製するため
に、レーザー光を絞るための光学系を用いることによ
り、ソース、ドレイン領域の間隔（ほぼチャネル長に相
当する。）を数μｍ程度にすることが可能であり、従来
のフォトリソグラフィー法では困難であったチャネル長
の短縮を可能にすることができる。

また、レーザー光照射により高抵抗の非単結晶半導体
層の結晶化を助長するため、TFTのキャリア移動度を増
大させ、前に述べた応答速度を増大せしめ、その結果従
来適用できなかった液晶ディスプレー、イメージセンサ
ー等に非単結晶半導体を用いた薄膜トランジスタ素子を
適用可能ならしめるものである。

さらに本発明においては、基板上の整列した複数の部
分に直線状或いはドット状にレーザー光を照射するた
め、従来の方法に比較して、直線状に照射する場合には
直線部分の結晶化の促進或いは非単結晶半導体の切断を
同時に行うことができ、非単結晶半導体薄膜の複数の部
分の結晶化、非単結晶半導体の切断を短時間で行うこと
ができる。またドット状に照射する場合においても１ケ
所に照射した後の基板の移動のためのプログラムが、整
列した部分への照射のために簡単であるうえ、工程上
も、非単結晶半導体薄膜の複数の部分の結晶化、非単結
晶半導体の切断を短時間で行うことができる。

さらに本発明においては、エッチングの際も、レーザ
ー光を照射した部分は照射しない部分に比較してエッチ
ングしにくいため、エッチング時の歩留りが上昇し、コ
ストダウンにもなり得る。

特に作製しようとする薄膜トランジスタがコプレナー
型、逆スタガード型の場合には、低抵抗の非単結晶半導
体薄膜を切断する工程と、高抵抗の非単結晶半導体薄膜
の結晶化を同時に行うことができ、特に工程に要する時
間を短縮することができる。

さらに、例えばスタガード型の薄膜トランジスタを作
製する場合には、真空装置内においてＮ型の非単結晶半
導体膜を作製した後、その真空装置内に基板をセットし
た状態で真空装置内にレーザー光を導いてＮ型の半導体
薄膜を切断してソース、ドレイン領域を作製し、その状
態で高抵抗の（Ｉ型）非単結晶半導体薄膜を成膜して、
再びレーザー光を照射することによりＩ型の半導体層を
結晶化し、その後絶縁膜を作製することができる。つま
り、Ｎ型の半導体層の作製から絶縁膜の作製まで基板に
手を触れることなく行うことができる。従って確実にＮ
型の半導体層に切断した部分とＩ型の半導体層の結晶化
する部分とが一致する、つまりチャネル領域のみ結晶化
することができる。さらに、Ｉ型の半導体薄膜を作製し
ながらレーザー光を照射して結晶化の進んだ半導体薄膜
を作製した場合には、薄膜作製、結晶化と２回にわけて
行われていた工程を１回の工程で行うことができ、工程
に要する時間の短縮が実現できる。そのうえ、前に述べ
た複数の箇所の結晶化或いは切断と組み合わせれば、さ
らに工程時間の短縮が実現できる。

以下に実施例により本発明を詳しく説明する。

『実施例１』本実施例においては、液晶ディスプレイに用いるため
のコプレナー型の薄膜トランジスタの作製について示
す。

本実施例に対応する薄膜トランジスタの概略的な作製
工程を第１図（ａ）〜（ｇ）に示す。

まず、基板（11）として、透明導電膜としてパターニ
ングされたITO電極（画素電極）（18）を有する300mm×
300mmのソーダガラスを用い、この基板（11）上に公知
のプラズマCVD法にて高抵抗半導体層としてＩ型の非単
結晶珪素膜（13）を形成する。この時の作製条件は以下
の通りであった。

基板温度 250℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 150W 使用ガス SiH₄ 膜厚 6000Å そして同様にプラズマCVD法により低抵抗非単結晶半
導体としてＮ型の導電型を有する非単結晶珪素膜（12）
を形成する。（第１図（ａ））この非単結晶珪素膜（12）の作製条件は非単結晶珪素
膜（13）の時とほぼ同じであるが、使用ガスがSiH₄＋PH
₃で膜厚は2000Åとした。

このＮ型の非単結晶珪素膜（12）は、その形成時にH₂
ガスを多量に導入し、Rfパワーを高くして、微結晶化し
て電気抵抗を下げたものを使用しても良い。

次に、公知のフォトリソグラフィー技術を用いて、こ
の非単結晶珪素膜（12）、（13）をソース、ドレイン領
域の所定の外形パターンにマスキングを行い、CF₄ガス
を用いてドライエッチングを行い、第１図（ｂ）の状態
を得た。

次に、公知のスパッタリング法を用いてモリブデン薄
膜を成膜し、エッチングしてソース、ドレイン電極（5
0）、（51）を作製した。（第１図（ｃ））次に、この非単結晶珪素膜（12）に対し、長さ300mm
巾2.5μｍの細長い長方形の照射断面となるように、光
学系によって集光された波長248.7nmのエキシマレーザ
ー光（15）を第１図（ｄ）に示す様に照射し、非単結晶
珪素膜（12）を切断し、続けて高抵抗の非単結晶珪素膜
（13）のレーザー光を照射した部分の結晶度を増大せし
めた。ここで注意しなければいけないことは、非単結晶
珪素膜（13）を切断しないようにレーザー光のエネルギ
ーを調節することである。

普通、レーザー光は中心部に強く、端のほうは弱くな
っていて、強度において、ガウス分布を呈する。従っ
て、この光の状態のまま照射すると光の中心部のみ結晶
化が進んでしまうので、本実施例においては、光学系を
用いて、光の強度を均一にして照射を行った。

そして第１図（ｅ）の状態を得た。ただし、第１図
（ｅ）においては直線状にレーザー光を照射して、結晶
度の増大した部分のみを示す。

本実施例においてのレーザー光の照射条件は最初パワ
ー密度1J/cm²、パルス巾15μsecで、３パルス照射し、
続けてパワー密度0.3J/cm²、パルス巾12μsecで、２パ
ルス照射した。

本実施例の場合、最初の３パルスは低抵抗の非単結晶
珪素膜を切断するために、後の２パルスは高抵抗の非単
結晶珪素膜を結晶化させるために照射した。この照射回
数及びレーザーの条件は被加工物によって異なり本実施
例の場合は予備実験を行って前述の条件を出してその条
件を用いた。

次に、プラズマCVD法で窒化珪素膜を100Å形成し、パ
ターニングを行いゲイト絶縁膜（16）とした。

そして、公知のスパッタリング法にて、モリブデン膜
を成膜し、パターニングを行い、ゲイト電極（17）を形
成し、第１図（ｆ）に示すような、薄膜トランジスタ
（10）を整列して配置した基板を完成させた。（第１図
（ｇ））そして絶縁膜を形成した後、配向膜塗布工程、スペー
サー散布工程、貼り合わせ工程、液晶注入工程を通過し
て、液晶セルが完成した。

以上のようにして、光学系を用いて断面を直線状にし
たレーザー光を用いて、複数の薄膜トランジスタに対応
する低抵抗の非単結晶珪素膜の切断を同時に行うことが
でき、さらに複数の薄膜トランジスタに対応する高抵抗
の非単結晶珪素膜の結晶化の促進を同時に行うことがで
きる。そのうえ前記２つの工程の、切断、結晶化を続け
て行うことができるため、ソース、ドレイン領域間つま
りチャネル部のみ結晶化を行うことができ、リーク電流
を非常に少なく押さえることができ、さらに、液晶ディ
スプレイに用いるような大型の基板に複数のTFTを整列
して作製する場合に特に短時間で加工ができ、有効であ
る。

『実施例２』本実施例においては、実施例１と同様に本発明の液晶
ディスプレイの作製時に用いた場合について示す。ただ
し、スタガード型の薄膜トランジスタを作製する場合に
ついて述べる。

まず、実施例１で用いたものと同じ基板上に、実施例
１と同様な方法でモリブデン膜を形成し、パターニング
を行ってソース、ドレイン電極とする。

次に、実施例１と同様な方法でＮ型の導電性を有する
非単結晶半導体薄膜を形成する。

そして、Ｎ型の半導体薄膜を作製した真空装置内にレ
ーザー光を導き、Ｎ型の半導体薄膜を切断する。

そして、Ｎ型の半導体薄膜を切断後、その状態で、実
施例１と同様な方法で高抵抗の（Ｉ型）非単結晶半導体
層を成膜し、再びレーザー光を照射してＩ型の非単結晶
半導体層を結晶化する。

本実施例においては、巾５μｍ長さ2.5μｍの長方形
の照射断面となるように光学系によって集光された波長
1.06μｍのYAGレーザー光を第４図に示す様に点状に照
射し、一箇所の照射ごとに基板をＸ、或いはＹ方向に一
定の長さだけ動かして次の箇所の照射を行った。

この時のレーザー光を照射条件はパワー密度1J/cm²、
繰り返し周波数10kHzで1.5秒間照射した後、パワー密度
0.5J/cm²、繰り返し周波数10kHzで0.5秒間照射した。こ
の場合、最初の1.5秒間はＮ型の半導体層の切断のた
め、後の0.5秒間はＩ型の半導体層の結晶化のために照
射した。

この照射回数及びレーザーの条件は被加工物によって
異なり、本実施例の場合は予備実験を行って前述の条件
を出してその条件を用いた。

本実施例においても実施例１と同様に、レーザー光を
均一にするために光学系を用いた。

そして、レーザー光照射後、同一の真空装置内で窒化
珪素膜を100Å成膜し、ゲート絶縁膜とした。

そして、公知のフォトリソグラフィー技術を用いて、
Ｎ型、Ｉ型を半導体層、さらにゲート絶縁膜をパターニ
ングした。

その後、モリブデン膜を作製、パターニングしてゲー
ト電極として、薄膜トランジスタが完成した。

そして、絶縁膜を成膜した後、液晶配向膜塗布工程、
スペーサー散布工程、貼り合わせ工程、液晶注入工程を
経由して液晶セルが完成した。

このようにして、整列して形成される複数個の薄膜ト
ランジスタの、非単結晶珪素膜のチャネル部に相当する
部分のみにレーザー光を照射し、結晶化を促進すること
によって、応答速度の大きい薄膜トランジスタを作製す
ることができ、そのうえ、レーザー光を部分的に照射す
るため、従来のように全面に照射する方法に比較して、
短時間で結晶化が可能である。

本実施例においては、実施例１以上に必要な部分のみ
の照射であるため、非単結晶珪素膜のエッチングの際、
かりに微妙に残渣が残ってしまった場合でも不必要な部
分は結晶化が進んでいないので、リーク電流を少なくす
ることができる。

さらに、Ｎ型半導体層作製から絶縁膜作製までの工程
を同一の真空装置内で、基板を１度も動かさずに行った
ので、Ｎ型半導体の切断した部分とＩ型半導体の結晶化
した部分とが一致し、余分なリーク電流を削減すること
ができたうえに、工程に要する時間も短縮できる。

そのうえレーザー光照射を真空装置内で行ったため、
レーザー光照射によりＮ型半導体が気化した結果生ずる
ガスをすばやく真空ポンプで引いてしまうため、一度気
化したガスが再び基板表面に吸着されることがなく、切
断面が非常に清浄な状態になる結果、薄膜トランジスタ
の性能が非常に安定したものとなった。

本実施例は、スタガード型の薄膜トランジスタんの作
製に関するものであったが、例えば逆スタガード型の場
合工程としては、ゲート電極作製ゲート絶縁膜作製
Ｉ型半導体層作製結晶化Ｎ型半導体層作製電極薄
膜作製Ｎ型半導体層電極切断の順になるが、このうち
ゲート絶縁膜作製からＮ型半導体層作製まで基板を動か
さずに行なえるので、やはりＮ型半導体層の切断部分と
Ｉ型半導体層の結晶化部分が一致して前に述べた効果が
得られるものである。さらに他の型の薄膜トランジスタ
作製の際も同様な効果が得られる。

『実施例３』本実施例においては、本発明をイメージセンサーの作
製時に用いた場合について示す。

まず、ガラス基板上に、実施例１と同様な方法で、モ
リブデン膜を形成した後、Ｎ型の導電型を有する非単結
晶珪素膜を形成する。

次に、公知のフォトリソグラフィー技術を用いて、実
施例１と同様に非単結晶珪素膜を所定の外形パターンに
マスキングを行い、CF₄ガスを用いてドライエッチング
を行う。

次に、この非単結晶珪素膜に対し、巾５μｍ長さ230m
m（基板の長さに対応する。）のほぼ直線状の照射断面
となるように光学系によって集光された波長248.7nmの
エキシマレーザー光を照射して、光を照射した部分の非
単結晶珪素膜を切断して、ソース、ドレイン領域を作製
する。

次に、実施例１と同様に高抵抗半導体層としてＩ型の
非単結晶珪素膜を形成する。

再び巾５μｍ長さ230mm（基板の長さに対応する。）
のほぼ直線状の照射断面となるように光学系によって集
光された波長248.7nmのエキシマレーザー光を照射し
て、Ｉ型の非単結晶珪素膜を結晶化した。

ここまでのレーザー光の照射条件はパワー密度1J/c
m²、パルス巾15μsecで３パルス照射した後、パワー密
度0.5J/cm²、パルス巾10μsecで２パルス照射した。最
初の３パルスはＮ型の非単結晶珪素膜を切断する際に用
い、後の２パルスはＩ型の非単結晶珪素膜を切断する際
の用いた。

本実施例においても実施例１と同様に、レーザー光が
均一になるように光学系を用いている。

次に、このＩ型の珪素膜上にプラズマCVD法で窒化珪
素膜を100Å形成し、ゲイト絶縁膜とした。

これらを所定のパターンにパターニング後、公知のス
パッタリング法にて、モリブデン膜を蒸着し、パターニ
ングを行い、ゲイト電極を形成し、その後絶縁膜を作製
して薄膜トランジスタを完成させた。

このようにして、一直線上に整列して形成される複数
個の薄膜トランジスタを作製する際に、断面がほぼ直線
状のレーザー光を用いたため半導体層の切断、結晶化を
１回の工程で行うことができた。

『効果』レーザー光を用いて複数の部分を同時に加工すること
により、整列して形成される薄膜トランジスタのチャネ
ル長の短縮とチャネル部の結晶度の増大を短時間で行う
ことができた。これにより、従来ではキャリアの移動度
が小さいためにディスプレー装置、イメージセンサー等
のスイッチング素子として使用できなかった非単結晶半
導体を用いた薄膜トランジスタを使用することが可能に
なった。

また、チャネル部の結晶度を増大させるためにレーザ
ー加工技術を用いたので、大面積化されても加工精度上
の問題はなく、良好な特性を有する薄膜トランジスタを
大面積基板上に多数形成することが非常に容易になっ
た。

さらには、レーザー加工を直線状、ドット状などの必
要な部分にのみ行っているので、エッチング時の歩留り
が上昇し、さらにリーク電流を低減することができた。

そのうえ、真空装置内にレーザー光を導いて本発明の
構成を用いれば、さらに工程時間を短縮することがで
き、そのうえ、切断部と結晶化の部分が一致してリーク
電流をさらに減らすことができる。

なお、本明細書の実施例においては、低抵抗半導体層
としてＮ型のみ示したが、本発明の技術思想からＰ型の
半導体層を有する薄膜トランジスタの場合にも、本発明
が極めて有効であることは明らかである。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）、第４図は本発明の実施例につい
て薄膜トランジスタの作製工程を示す。第２図、第３図は従来の薄膜トランジスタの断面の概略
図を示す。 10……薄膜トランジスタ 11……基板 12……低抵抗非単結晶半導体層 13……高抵抗非単結晶半導体層 14……結晶度の増大した部分 15……レーザー光 16……ゲート絶縁膜 17……ゲート電極 18……ITO電極 50、51……ソース、ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/336 H01L 29/786

Claims

(57)【特許請求の範囲】

【請求項１】Ｎ型又はＰ型の導電型を有する非単結晶半
導体膜を形成する工程と、レーザー光を照射して、前記
Ｎ型又はＰ型の導電型を有する非単結晶半導体膜を切断
してソース領域又はドレイン領域を形成する工程と、Ｉ
型の導電型を有する非単結晶半導体膜を形成する工程
と、レーザー光を照射して、前記Ｉ型の導電型を有する
非単結晶半導体膜を結晶化させる工程と、を有すること
を特徴とする薄膜トランジスタの作製方法。
【請求項２】Ｉ型の導電型を有する非単結晶半導体膜を
形成する工程と、Ｎ型又はＰ型の導電型を有する非単結
晶半導体膜を形成する工程と、レーザー光を照射して、
前記Ｎ型又はＰ型の導電型を有する非単結晶半導体膜を
切断してソース領域又はドレイン領域を形成し、かつ、
前記Ｉ型の導電型を有する非単結晶半導体膜を結晶化さ
せる工程と、を有することを特徴とする薄膜トランジス
タの作製方法。