JP2847373B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2847373B2 JP2847373B2 JP4059689A JP4059689A JP2847373B2 JP 2847373 B2 JP2847373 B2 JP 2847373B2 JP 4059689 A JP4059689 A JP 4059689A JP 4059689 A JP4059689 A JP 4059689A JP 2847373 B2 JP2847373 B2 JP 2847373B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor layer
- crystal semiconductor
- resistance non
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は、非単結晶半導体薄膜を用いたスタガード型
の薄膜トランジスタ（以下にTFTという）に関するもの
であり、特に、液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ絶縁性表面を有する基板
上に形成されたスタガード型の薄膜トランジスタに関す
るものである。
の薄膜トランジスタ（以下にTFTという）に関するもの
であり、特に、液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ絶縁性表面を有する基板
上に形成されたスタガード型の薄膜トランジスタに関す
るものである。
『従来の技術』 最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
この薄膜トランジスタは電界効果型であり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
この従来より知られたTFTの代表的な構造を第２図に
概略的に示す。
概略的に示す。
（20）はガラスよりなる絶縁性基板であり、（21）は
非単結晶半導体よりなる薄膜半導体、（22），（23）は
ソースドレイン領域で、（24），（25）はソースドレイ
ン電極、（26）はゲイト絶縁膜で（27）はゲイト電極で
あります。
非単結晶半導体よりなる薄膜半導体、（22），（23）は
ソースドレイン領域で、（24），（25）はソースドレイ
ン電極、（26）はゲイト絶縁膜で（27）はゲイト電極で
あります。
このように構成された薄膜トランジスタはゲイト電極
（27）に電圧を加えることにより、ソースドレイン（2
2），（23）間に流れる電流を調整するものでありま
す。
（27）に電圧を加えることにより、ソースドレイン（2
2），（23）間に流れる電流を調整するものでありま
す。
この時、この薄膜トランジスタの応答速度は次式で与
えられる。
えられる。
Ｓ＝μ・V/L2 ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
イト電圧。
イト電圧。
この薄膜トランジスタに用いられる非単結晶半導体層
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい0.
1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作し
ない程度のものであった。
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい0.
1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作し
ない程度のものであった。
このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。
特にチャネル長Ｌを短くすると、その２乗で応答速度
に影響するので非常に有効な手段である。
に影響するので非常に有効な手段である。
しかしながらTFTの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
その一つの答えとして、第３図に示すように縦チャネ
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲイト絶縁膜（33）を形成し
その上にゲイト電極（34）を有するものである。
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲイト絶縁膜（33）を形成し
その上にゲイト電極（34）を有するものである。
この構造の場合、そのチャネル長はほぼ活性領域（3
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
しかしながら、この構造のTFTは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題発生し、縦型
TFTは本質的な問題解決とはなっていない。
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題発生し、縦型
TFTは本質的な問題解決とはなっていない。
『発明の目的』 本発明は、前述の如き問題を解決するものであり、従
来より知られた薄膜トランジスタに比べて、高速で動作
するチャネル長の短いスタガード型の薄膜トランジスタ
を提供することを目的とする。
来より知られた薄膜トランジスタに比べて、高速で動作
するチャネル長の短いスタガード型の薄膜トランジスタ
を提供することを目的とする。
『発明の構成』 本発明は、スタガード型の薄膜トランジスタの構造で
あって、低抵抗の非単結晶半導体層又は低抵抗の非単結
晶半導体層と金属よりなるソース領域およびドレイン領
域を構成する部分に対し、たとえば、集光されたレーザ
光を照射して、前記低抵抗の非単結晶半導体、又は前記
低抵抗の非単結晶半導体と金属とが分割されていること
を特徴とするものである。
あって、低抵抗の非単結晶半導体層又は低抵抗の非単結
晶半導体層と金属よりなるソース領域およびドレイン領
域を構成する部分に対し、たとえば、集光されたレーザ
光を照射して、前記低抵抗の非単結晶半導体、又は前記
低抵抗の非単結晶半導体と金属とが分割されていること
を特徴とするものである。
すなわち、本発明は、この分割された部分に対応する
幅がほぼこのスタガード型の薄膜トランジスタのチャネ
ル長に対応し、レーザ光の加工幅とほぼ同じ短チャネル
のスタガード型薄膜トランジスタを得ることができる。
幅がほぼこのスタガード型の薄膜トランジスタのチャネ
ル長に対応し、レーザ光の加工幅とほぼ同じ短チャネル
のスタガード型薄膜トランジスタを得ることができる。
以下に実施例により本発明を詳しく説明する。
『実施例１』 この実施例１に対応する薄膜トランジスタの概略的な
作製工程を第１図に示す。
作製工程を第１図に示す。
まず、ガラス基板（１）としてソーダガラスを用い、
このソーダガラス（１）上に公知のプラズマCVD法によ
り低抵抗非単結晶半導体としてＮ型の導電型を有する非
単結晶珪素膜（２）を形成する。この時の作製条件は以
下のとおりであった。
このソーダガラス（１）上に公知のプラズマCVD法によ
り低抵抗非単結晶半導体としてＮ型の導電型を有する非
単結晶珪素膜（２）を形成する。この時の作製条件は以
下のとおりであった。
基板温度 250℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 150W 使用ガス SiH4＋PH3 膜厚 2000Å このＮ型の非単結晶珪素膜（２）は、その形成時にH2
ガスを多量に導入しRfパワーを高くして、微結晶化させ
て電気抵抗を下げたものを使用してもよい。
ガスを多量に導入しRfパワーを高くして、微結晶化させ
て電気抵抗を下げたものを使用してもよい。
次に公知のフォトリソグラフィー技術を用いて、この
非単結晶珪素膜（２）をソースドレイン領域及びその取
り出し電極の所定の外形パターンにマスキングを行いCF
4ガスを用いてドライエッチングを行い、第１図（ａ）
の状態を得た。
非単結晶珪素膜（２）をソースドレイン領域及びその取
り出し電極の所定の外形パターンにマスキングを行いCF
4ガスを用いてドライエッチングを行い、第１図（ａ）
の状態を得た。
次にの非単結晶珪素膜（２）に対し、被照射面上で巾
２μｍ長さ10mmの長方形の照射断面となるように光学系
によって集光された波長248.7nmのエキシマレーザ光（1
1）を照射し、被珪素膜（２）をソース領域（３）とド
レイン領域（４）に分割し、第１図（ｂ）の状態を得
た。
２μｍ長さ10mmの長方形の照射断面となるように光学系
によって集光された波長248.7nmのエキシマレーザ光（1
1）を照射し、被珪素膜（２）をソース領域（３）とド
レイン領域（４）に分割し、第１図（ｂ）の状態を得
た。
この時のレーザ光の照射条件はパワー密度1J/cm2,パ
ルス巾15μSecである。このレーザ光を本実施例の場
合、３パルス照射して非単結晶珪素膜（２）を分割し
た。この照射回数及びレーザの条件は被加工物によって
異なり、本実施例の場合は予備実験を行って前述の条件
を出してその条件を用いた。
ルス巾15μSecである。このレーザ光を本実施例の場
合、３パルス照射して非単結晶珪素膜（２）を分割し
た。この照射回数及びレーザの条件は被加工物によって
異なり、本実施例の場合は予備実験を行って前述の条件
を出してその条件を用いた。
また本実施例はスタガード型の薄膜トランジスタであ
るので非単結晶珪素膜（２）の下はガラス基板（１）で
あるので、本実施例より大出力のレーザ光を照射しても
ガラス基板（１）に傷がつくだけであり、TFTの特性に
は何ら関係がなく、分割ができる程度以上の出力のレー
ザ光を照射すればよいので、工程上の自由度が増す構造
である。
るので非単結晶珪素膜（２）の下はガラス基板（１）で
あるので、本実施例より大出力のレーザ光を照射しても
ガラス基板（１）に傷がつくだけであり、TFTの特性に
は何ら関係がなく、分割ができる程度以上の出力のレー
ザ光を照射すればよいので、工程上の自由度が増す構造
である。
次にソース領域（３），ドレイン領域（４）及び分割
部（５）上に前述と同様のプラズマCVD法にて高抵抗半
導体層としてＩ型の非単結晶珪素膜（６）を形成する作
製条件はＮ型の非単結晶珪素膜（２）の時とほぼ同じで
あるが、使用ガスがSiH4のみで膜厚は6000Åとした。次
にこのＩ型の非単結晶珪素膜（６）の表面上にプラズマ
CVD法で窒化珪素膜（７）を100Å形成し、ゲイト絶縁膜
とした。
部（５）上に前述と同様のプラズマCVD法にて高抵抗半
導体層としてＩ型の非単結晶珪素膜（６）を形成する作
製条件はＮ型の非単結晶珪素膜（２）の時とほぼ同じで
あるが、使用ガスがSiH4のみで膜厚は6000Åとした。次
にこのＩ型の非単結晶珪素膜（６）の表面上にプラズマ
CVD法で窒化珪素膜（７）を100Å形成し、ゲイト絶縁膜
とした。
これらを所定のパターンにパターニング後、公知のス
パッタリング法にて、モリブデン膜を蒸着しゲイト電極
（８）を形成し、第１図（ｃ）に示す薄膜トランジスタ
を完成させた。
パッタリング法にて、モリブデン膜を蒸着しゲイト電極
（８）を形成し、第１図（ｃ）に示す薄膜トランジスタ
を完成させた。
このようにして、ソースドレイン間の従来の如くエッ
チングして加工しないので10μｍ以下、本実施例の場
合、約2.4μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができた。
チングして加工しないので10μｍ以下、本実施例の場
合、約2.4μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができた。
『実施例２』 第４図に本実施例の作製方法の概略図を示す。
まず、ソーダガラス基板（１）上に公知のスパッタリ
ング法によりモリブデン膜（12）を約3000Åの厚さで形
成し、その上に実施例１と同様にＮ型の導電型を有する
非単結晶珪素膜（２）を形成する。この場合実施例１と
は異なり膜厚は200Åとし後工程で作製するＩ型半導体
とのオーミックコンタクトをとる目的だけとした。
ング法によりモリブデン膜（12）を約3000Åの厚さで形
成し、その上に実施例１と同様にＮ型の導電型を有する
非単結晶珪素膜（２）を形成する。この場合実施例１と
は異なり膜厚は200Åとし後工程で作製するＩ型半導体
とのオーミックコンタクトをとる目的だけとした。
次に公知のフォトリソグラフィー技術を用いて、この
モリブデン膜（12）及び低抵抗の非単結晶珪素膜（２）
をソースドレイン領域及びその取り出し電極の所定の外
形パターンにマスキングを行いCF4ガスを用いてドライ
エッチングを行い、第４図（ａ）の状態を得た。
モリブデン膜（12）及び低抵抗の非単結晶珪素膜（２）
をソースドレイン領域及びその取り出し電極の所定の外
形パターンにマスキングを行いCF4ガスを用いてドライ
エッチングを行い、第４図（ａ）の状態を得た。
次にこのモリブデン膜（12）と非単結晶珪素膜（２）
に対し、被照射面上で直径３μｍの円の照射断面となる
ように光学系によって集光された波長1.06nmのYAGレー
ザ光（13）を照射し、これら被膜をソース領域（３）
（９）とドレイン領域（４）（10）に分割し、第４図
（ｂ）の状態を得た。
に対し、被照射面上で直径３μｍの円の照射断面となる
ように光学系によって集光された波長1.06nmのYAGレー
ザ光（13）を照射し、これら被膜をソース領域（３）
（９）とドレイン領域（４）（10）に分割し、第４図
（ｂ）の状態を得た。
この時本実施例においてYAGレーザ光はガラス基板
（１）側より照射し、ソースドレインの巾の分だけレー
ザ光を走査して、ソースドレイン間を分割した。
（１）側より照射し、ソースドレインの巾の分だけレー
ザ光を走査して、ソースドレイン間を分割した。
レーザ光の条件は50mW/mm2でＱスイッチによる繰返し
周波数5KHz、走査スピードは50mm/Secで１度走査するこ
とでソースドレイン間の分割を行うことができた。この
ソースドレイン間の分割巾は約4.2μｍであった。
周波数5KHz、走査スピードは50mm/Secで１度走査するこ
とでソースドレイン間の分割を行うことができた。この
ソースドレイン間の分割巾は約4.2μｍであった。
本実施例の場合スタガードTFT構造なので分割するモ
リブデン膜（12）とＮ型の非単結晶珪素膜（２）以外は
未だ形成されておらず、レーザ光出力が強すぎるため、
その他の半導体層に傷をつけるということがなく、工程
上の自由度が高いという特徴を持っている。
リブデン膜（12）とＮ型の非単結晶珪素膜（２）以外は
未だ形成されておらず、レーザ光出力が強すぎるため、
その他の半導体層に傷をつけるということがなく、工程
上の自由度が高いという特徴を持っている。
次にソース領域（３），ドレイン領域（４）及び分割
部（５）上に前述と同様のプラズマCVD法にてＩ型の非
単結晶珪素膜（６）を形成する作製条件はＮ型の非単結
晶珪素膜（２）の時とほぼ同じであるが、使用ガスをSi
H4のみとし膜厚は6000Åとした。
部（５）上に前述と同様のプラズマCVD法にてＩ型の非
単結晶珪素膜（６）を形成する作製条件はＮ型の非単結
晶珪素膜（２）の時とほぼ同じであるが、使用ガスをSi
H4のみとし膜厚は6000Åとした。
次にこの非単結晶珪素膜（６）の表面上にプラズマCV
D法で窒化珪素膜（７）を100Å形成し、ゲイト絶縁膜と
した。
D法で窒化珪素膜（７）を100Å形成し、ゲイト絶縁膜と
した。
これらを所定のパターンにパターニング後、公知のス
パッタリング法にて、モリブデン膜を蒸着しゲイト電極
（８）を形成し、第４図（ｃ）に示す薄膜トランジスタ
を完成させた。
パッタリング法にて、モリブデン膜を蒸着しゲイト電極
（８）を形成し、第４図（ｃ）に示す薄膜トランジスタ
を完成させた。
このようにして、ソースドレイン間を従来の如くエッ
チングして加工しないので10μｍ以下、本実施例の場
合、約4.2μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができた。
チングして加工しないので10μｍ以下、本実施例の場
合、約4.2μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができた。
このTFTの応答速度は従来のTFTに比較して５倍以上の
値がえられており短チャネルの効果が十分に得られた。
値がえられており短チャネルの効果が十分に得られた。
上記の実施例においてレーザ光としてはエキシマレー
ザとYAGレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を分割し得る程度にエネルギーを有することが重要
である。
ザとYAGレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を分割し得る程度にエネルギーを有することが重要
である。
また、エキシマレーザ光は単位面積当たりのエネルギ
ー量が高いので巾がせまく、かつ長さの長い長方形照射
断面に光学系を用いて、集光することができる。この場
合、液晶ディスプレー，イメージセンサー等、大面積の
基板上に規則正しくTFTが配列された装置の作製に応用
する場合、短時間でこの大面積の基板上に形成される多
数のTFTを加工できるという特徴を有し、これら装置の
低コスト化に果たす役割は大きい。
ー量が高いので巾がせまく、かつ長さの長い長方形照射
断面に光学系を用いて、集光することができる。この場
合、液晶ディスプレー，イメージセンサー等、大面積の
基板上に規則正しくTFTが配列された装置の作製に応用
する場合、短時間でこの大面積の基板上に形成される多
数のTFTを加工できるという特徴を有し、これら装置の
低コスト化に果たす役割は大きい。
前述の実施例においてはいずれも珪素半導体を用い
た。しかしながら本発明のTFTの構造において、使用可
能な半導体は、珪素のみに限定されることはなく、チャ
ネル長の短いTFTが必要なもので、レーザによって加工
可能なものであれば他の材料でも適用可能である。
た。しかしながら本発明のTFTの構造において、使用可
能な半導体は、珪素のみに限定されることはなく、チャ
ネル長の短いTFTが必要なもので、レーザによって加工
可能なものであれば他の材料でも適用可能である。
『発明の効果』 本発明の構成によれば、ソース領域およびドレイン領
域の間隔を従来技術に比較してチャネル長の短いスタガ
ード型の薄膜トランジスタを得ることが可能となった。
従来では、キャリアの移動度が小さいために、ディスプ
レー装置、イメージセンサー等のスイッチング素子とし
て使用できなかったが、本発明のような構成からなるス
タガード型の薄膜トランジスタを使用することで可能と
なった。
域の間隔を従来技術に比較してチャネル長の短いスタガ
ード型の薄膜トランジスタを得ることが可能となった。
従来では、キャリアの移動度が小さいために、ディスプ
レー装置、イメージセンサー等のスイッチング素子とし
て使用できなかったが、本発明のような構成からなるス
タガード型の薄膜トランジスタを使用することで可能と
なった。
本発明によれば、チャネル長を短くするために、レー
ザ加工技術を用いたので、絶縁性表面を有する基板上に
形成されても電気抵抗が低く、良好な特性を有するスタ
ガード型の薄膜トランジスタを得ることができた。
ザ加工技術を用いたので、絶縁性表面を有する基板上に
形成されても電気抵抗が低く、良好な特性を有するスタ
ガード型の薄膜トランジスタを得ることができた。
第１図（ａ）〜（ｃ）及び第４図（ａ）〜（ｃ）は本発
明の一実施例のTFTの製造工程を示す概略図である。 第２図及び第３図は従来のTFTの断面構造を示す。 １……基板 ２……低抵抗非単結晶半導体層 ３……ソース領域 ４……ドレイン領域 ５……ソース・ドレイン間分割部 ６……高抵抗非単結晶半導体層 ７……ゲイト絶縁膜 ８……ゲイト電極 ９……ソース電極 10……ドレイン電極 11,13……レーザ光
明の一実施例のTFTの製造工程を示す概略図である。 第２図及び第３図は従来のTFTの断面構造を示す。 １……基板 ２……低抵抗非単結晶半導体層 ３……ソース領域 ４……ドレイン領域 ５……ソース・ドレイン間分割部 ６……高抵抗非単結晶半導体層 ７……ゲイト絶縁膜 ８……ゲイト電極 ９……ソース電極 10……ドレイン電極 11,13……レーザ光
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336
Claims (2)
- 【請求項１】絶縁性表面を有する基板上に多数形成され
るスタガード型の薄膜トランジスタにおいて、 上記絶縁性を有する基板上に形成されたＮ型またはＰ型
の導電型を有する低抵抗の非単結晶半導体層と、 上記低抵抗の非単結晶半導体層上に形成された高抵抗の
非単結晶半導体層と、 上記高抵抗の非単結晶半導体層上に形成されたゲイト絶
縁膜と、 上記ゲイト絶縁膜上に形成されたゲイト電極と、 から構成され、 上記低抵抗の非単結晶半導体層には、レーザ加工を施し
て幅10μｍ以下の間隔をもって分割してソース領域およ
びドレイン領域が形成されていることを特徴とするスタ
ガード型の薄膜トランジスタ。 - 【請求項２】請求項１記載のスタガード型の薄膜トラン
ジスタにおいて、 上記絶縁性を有する基板上に形成されたＮ型またはＰ型
の導電型を有する低抵抗の非単結晶半導体層下には、金
属層が形成されており、当該金属層も上記低抵抗の非単
結晶半導体層と同様にレーザ加工を施して幅10μｍ以下
の間隔をもって分割されていることを特徴とするスタガ
ード型の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059689A JP2847373B2 (ja) | 1989-02-20 | 1989-02-20 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059689A JP2847373B2 (ja) | 1989-02-20 | 1989-02-20 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02219274A JPH02219274A (ja) | 1990-08-31 |
| JP2847373B2 true JP2847373B2 (ja) | 1999-01-20 |
Family
ID=12584888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4059689A Expired - Fee Related JP2847373B2 (ja) | 1989-02-20 | 1989-02-20 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847373B2 (ja) |
-
1989
- 1989-02-20 JP JP4059689A patent/JP2847373B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02219274A (ja) | 1990-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2844342B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775458B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847376B2 (ja) | 薄膜トランジスタ | |
| JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847373B2 (ja) | 薄膜トランジスタ | |
| JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847375B2 (ja) | 薄膜トランジスタ | |
| JP2847374B2 (ja) | 薄膜トランジスタ | |
| JP2775459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2762218B2 (ja) | 半導体装置およびその作製方法 | |
| JP2893453B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2841205B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001244471A (ja) | 薄膜トランジスタ | |
| JP3207813B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764425B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764423B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3484411B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3479508B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JP2893454B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |