JPH0697193A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH0697193A JPH0697193A JP24300792A JP24300792A JPH0697193A JP H0697193 A JPH0697193 A JP H0697193A JP 24300792 A JP24300792 A JP 24300792A JP 24300792 A JP24300792 A JP 24300792A JP H0697193 A JPH0697193 A JP H0697193A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- semiconductor device
- contact layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】トップゲート型半導体装置において、電極の上
部かつ側面に結晶層を含んだコンタクト層３を有する半
導体装置で基板１または基板１上に形成された一部の領
域を選択的に他の領域よりもより高い温度に加熱し、膜
形成とエッチングとを同時または交互に実行する。 【効果】マスク枚数の低減による工程数の低減とＴＦＴ
のオン，オフ比の向上を両立できる。
部かつ側面に結晶層を含んだコンタクト層３を有する半
導体装置で基板１または基板１上に形成された一部の領
域を選択的に他の領域よりもより高い温度に加熱し、膜
形成とエッチングとを同時または交互に実行する。 【効果】マスク枚数の低減による工程数の低減とＴＦＴ
のオン，オフ比の向上を両立できる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタを用い
る半導体装置とそれを用いた液晶ディスプレイや密着型
イメージセンサ及び液晶シャッタアレイ等に応用できる
半導体装置とその製造方法に関する。
る半導体装置とそれを用いた液晶ディスプレイや密着型
イメージセンサ及び液晶シャッタアレイ等に応用できる
半導体装置とその製造方法に関する。
【０００２】
【従来の技術】薄膜技術の進歩につれて、従来ＬＳＩを
基板上に実装することによって持たせていた機能を薄膜
トランジスタ（ＴＦＴ）やダイオードで基板上に形成す
ることで実現することが可能になりつつある。例えば、
液晶ディスプレイでは、従来単純マトリックスで駆動さ
せていたが、各画素を、そのそれぞれに形成したアモル
ファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）で
スイッチングすることによって、よりコントラストを向
上させＣＲＴ並みの画質に向上させることが可能になっ
ている。また、ファクシミリやスキャナに用いられてい
る密着型イメージセンサでは、各画素のスイッチや走査
回路を基板上にＴＦＴで作り込むことによって、必要な
ＬＳＩ数を低減できることから、コストを大幅に低減で
き、しかも集積度を上げられるため、４００ｄｐｉの高
精細読み取りにも容易に対応できる。
基板上に実装することによって持たせていた機能を薄膜
トランジスタ（ＴＦＴ）やダイオードで基板上に形成す
ることで実現することが可能になりつつある。例えば、
液晶ディスプレイでは、従来単純マトリックスで駆動さ
せていたが、各画素を、そのそれぞれに形成したアモル
ファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）で
スイッチングすることによって、よりコントラストを向
上させＣＲＴ並みの画質に向上させることが可能になっ
ている。また、ファクシミリやスキャナに用いられてい
る密着型イメージセンサでは、各画素のスイッチや走査
回路を基板上にＴＦＴで作り込むことによって、必要な
ＬＳＩ数を低減できることから、コストを大幅に低減で
き、しかも集積度を上げられるため、４００ｄｐｉの高
精細読み取りにも容易に対応できる。
【０００３】(東燃：特開平2−202018 号公報、ＩＢ
Ｍ：(IEEE. Electron Device Letters,Vol.13, No.2, 1
992 “Enhanced mobility top−gate amorphous silico
n thin−film transist or with selective deposited
source／drain contacts”）、星電：（Japan Display,
1989, p506 “An ohmic contact formation method fo
r fabrication a−Si TFT's on large size substrat
e”））。
Ｍ：(IEEE. Electron Device Letters,Vol.13, No.2, 1
992 “Enhanced mobility top−gate amorphous silico
n thin−film transist or with selective deposited
source／drain contacts”）、星電：（Japan Display,
1989, p506 “An ohmic contact formation method fo
r fabrication a−Si TFT's on large size substrat
e”））。
【０００４】
【発明が解決しようとする課題】パーソンズ（Parsons)
等によると、モリブデン上にコンタクト層を選択的に形
成することで、ホトエッチング工程を省くことができ、
ＴＦＴを容易に形成することができる。しかし、ディス
プレイの画素部で必要な代表的な透明電極であるＩＴＯ
（インジウム錫オキサイド）上には形成できず、ＴＦＴ
部と画素部では異なる電極構造にする必要があった。
等によると、モリブデン上にコンタクト層を選択的に形
成することで、ホトエッチング工程を省くことができ、
ＴＦＴを容易に形成することができる。しかし、ディス
プレイの画素部で必要な代表的な透明電極であるＩＴＯ
（インジウム錫オキサイド）上には形成できず、ＴＦＴ
部と画素部では異なる電極構造にする必要があった。
【０００５】また、ＩＴＯ上にホスフィンをドーピング
した後に活性層を形成してその活性層の一部をコンタク
ト層とすることができるが、ＩＴＯ中でホスフィンの濃
度勾配ができるため充分な注入特性が実現できない欠点
があった。
した後に活性層を形成してその活性層の一部をコンタク
ト層とすることができるが、ＩＴＯ中でホスフィンの濃
度勾配ができるため充分な注入特性が実現できない欠点
があった。
【０００６】
【課題を解決するための手段】作製方法では、基板また
は基板上に形成された一部の領域を選択的に他の領域よ
りもより高い温度に加熱し、かつ、膜形成とエッチング
とを同時または交互に実行することによって、透明電極
の周囲にコンタクト層を選択的に形成するのが有効であ
る。
は基板上に形成された一部の領域を選択的に他の領域よ
りもより高い温度に加熱し、かつ、膜形成とエッチング
とを同時または交互に実行することによって、透明電極
の周囲にコンタクト層を選択的に形成するのが有効であ
る。
【０００７】選択的に高い温度に加熱する方法として、
誘導加熱方式を用いることが適している。または、基板
材料と電極材料のバンドギャップの間の波長を有する光
を照射することによっても同様の効果がある。
誘導加熱方式を用いることが適している。または、基板
材料と電極材料のバンドギャップの間の波長を有する光
を照射することによっても同様の効果がある。
【０００８】
【作用】膜形成とエッチングを組み合わせた膜堆積法で
はそれぞれの速度を変化させることによって、膜形成速
度さらには膜形成するか否かを制御することができる。
特に、エッチング速度は基板の温度を敏感に反映する。
Ｓｉ膜を水素またはフッ素のラジカルでエッチングした
場合、低温度ほどエッチング速度が大きく、両者を同時
または交互に繰り返した場合、膜形成しない条件がある
ことがわかった。この条件では基板の一部だけを加熱し
た結果、加熱した部分だけに膜の形成ができた。
はそれぞれの速度を変化させることによって、膜形成速
度さらには膜形成するか否かを制御することができる。
特に、エッチング速度は基板の温度を敏感に反映する。
Ｓｉ膜を水素またはフッ素のラジカルでエッチングした
場合、低温度ほどエッチング速度が大きく、両者を同時
または交互に繰り返した場合、膜形成しない条件がある
ことがわかった。この条件では基板の一部だけを加熱し
た結果、加熱した部分だけに膜の形成ができた。
【０００９】導電性材料である電極上にだけ膜形成する
場合、外部から磁場を印加することによって、電極膜内
に誘導電流が流し、種々のパターンに加工された電極の
みを加熱できる。この状態で膜形成とエッチングを組み
合わせた膜堆積法を実施することによって、電極上のみ
にコンタクト層を形成できる。電極材料としては導電性
のものであれば何でも良く、Ａｌ，Ｃｒ，Ｔａ，Ｍｏ，
ＩＴＯ等及びこれらの積層膜に適用できる。
場合、外部から磁場を印加することによって、電極膜内
に誘導電流が流し、種々のパターンに加工された電極の
みを加熱できる。この状態で膜形成とエッチングを組み
合わせた膜堆積法を実施することによって、電極上のみ
にコンタクト層を形成できる。電極材料としては導電性
のものであれば何でも良く、Ａｌ，Ｃｒ，Ｔａ，Ｍｏ，
ＩＴＯ等及びこれらの積層膜に適用できる。
【００１０】基板材料と電極材料のバンドギャップの間
の波長を有する光を照射することによっても同様の効果
がある。通常ガラス基板の光の吸収端は光学バンドギャ
ップが広いだけ電極材料の吸収端よりも短波長側にあ
る。そこで、ガラス基板と用いた電極材料の間の波長を
有するレーザ等の光を照射すると、電極材料のみで吸収
が起こり、電極のみを選択的に加熱することができる。
の波長を有する光を照射することによっても同様の効果
がある。通常ガラス基板の光の吸収端は光学バンドギャ
ップが広いだけ電極材料の吸収端よりも短波長側にあ
る。そこで、ガラス基板と用いた電極材料の間の波長を
有するレーザ等の光を照射すると、電極材料のみで吸収
が起こり、電極のみを選択的に加熱することができる。
【００１１】この方法によって、金属電極だけでなく、
透明電極であるＩＴＯ上にも選択的にコンタクト層を形
成できる。
透明電極であるＩＴＯ上にも選択的にコンタクト層を形
成できる。
【００１２】この場合、電極を形成した後にコンタクト
層を選択的に形成するため、透明電極である電極の上部
だけでなく側面にもコンタクト層を形成できるため、ｎ
型はホールに対して、ｐ型では電子に対して電極を完全
にブロッキングできるため、オフ電流を大幅に低減でき
る。膜形成と水素アニールによるエッチングを組み合わ
せた膜堆積法では、水素ラジカルにＳｉ膜がさらされる
際にアモルファスが一部結晶化するために、微結晶Ｓｉ
膜が形成される。微結晶Ｓｉ膜は導電率が高くドーピン
グ効率が良好であるため、本発明を用いこれを電極の周
囲に形成することで、短い作製プロセスでオン，オフ電
流ともに改善することができる。
層を選択的に形成するため、透明電極である電極の上部
だけでなく側面にもコンタクト層を形成できるため、ｎ
型はホールに対して、ｐ型では電子に対して電極を完全
にブロッキングできるため、オフ電流を大幅に低減でき
る。膜形成と水素アニールによるエッチングを組み合わ
せた膜堆積法では、水素ラジカルにＳｉ膜がさらされる
際にアモルファスが一部結晶化するために、微結晶Ｓｉ
膜が形成される。微結晶Ｓｉ膜は導電率が高くドーピン
グ効率が良好であるため、本発明を用いこれを電極の周
囲に形成することで、短い作製プロセスでオン，オフ電
流ともに改善することができる。
【００１３】本発明では、形成されるコンタクト層中の
ドーパントの濃度が膜厚方向でほぼ一定かまたは電極側
よりも活性層側で増加させることができるので、よりオ
ン電流を増加させ、オフ電流を低減することができる。
ドーパントの濃度が膜厚方向でほぼ一定かまたは電極側
よりも活性層側で増加させることができるので、よりオ
ン電流を増加させ、オフ電流を低減することができる。
【００１４】
【実施例】以下に図を用いて実施例を説明する。
【００１５】〈実施例１〉図１に本発明を用いて作製し
た正スタガ型薄膜トランジスタ(ＴＦＴ)の断面図を示
す。ガラス基板上にＣｒ，Ａｌ，Ｔａ,Ｍｏ,ＩＴＯ膜を
膜厚１００〜２００ｎｍ作製し、所定形状のソースドレ
イン電極にパターニングする。この電極上にｎ−ＭＯＳ
の場合ホスフィンをドーピングしたｎ+ −Ｓｉ膜を、ｐ
−ＭＯＳの場合ボロンをドーピングしたｐ+ −Ｓｉ膜を
コンタクト層として形成する。膜形成には、膜堆積とエ
ッチングとが合わせて起こるような膜形成方法を選択す
る。ここでは膜堆積とエッチングとを時間変調し、それ
ぞれの最適条件を別々に設定できる間欠型プラズマＣＶ
Ｄ法を用いた。このプロセスフローを図２に示す。この
水素ラジカルを供給することによって水素によるエッチ
ングが起こり、その結果、微結晶を含む層を形成した。
この方法を用いることによって、暗導電率が高く、しか
もドーピング効率の高いｎ+ −Ｓｉ膜を作製できる。Ｒ
Ｆパワーを６０Ｗ程度でＳｉ膜を作製すると未ドーピン
グでも暗導電率は１×１０-2Ｓ／cmであり、これに０.
５％ ホスフィンを添加することによって約２〜３ケタ
暗導電率を向上できる。
た正スタガ型薄膜トランジスタ(ＴＦＴ)の断面図を示
す。ガラス基板上にＣｒ，Ａｌ，Ｔａ,Ｍｏ,ＩＴＯ膜を
膜厚１００〜２００ｎｍ作製し、所定形状のソースドレ
イン電極にパターニングする。この電極上にｎ−ＭＯＳ
の場合ホスフィンをドーピングしたｎ+ −Ｓｉ膜を、ｐ
−ＭＯＳの場合ボロンをドーピングしたｐ+ −Ｓｉ膜を
コンタクト層として形成する。膜形成には、膜堆積とエ
ッチングとが合わせて起こるような膜形成方法を選択す
る。ここでは膜堆積とエッチングとを時間変調し、それ
ぞれの最適条件を別々に設定できる間欠型プラズマＣＶ
Ｄ法を用いた。このプロセスフローを図２に示す。この
水素ラジカルを供給することによって水素によるエッチ
ングが起こり、その結果、微結晶を含む層を形成した。
この方法を用いることによって、暗導電率が高く、しか
もドーピング効率の高いｎ+ −Ｓｉ膜を作製できる。Ｒ
Ｆパワーを６０Ｗ程度でＳｉ膜を作製すると未ドーピン
グでも暗導電率は１×１０-2Ｓ／cmであり、これに０.
５％ ホスフィンを添加することによって約２〜３ケタ
暗導電率を向上できる。
【００１６】膜堆積とエッチングとの温度依存性は図３
に示すように大きく異なっており、膜形成速度はほとん
ど温度によらず一定であるのに対し、水素アニールによ
る膜のエッチング速度は低温程高くなることがわかっ
た。
に示すように大きく異なっており、膜形成速度はほとん
ど温度によらず一定であるのに対し、水素アニールによ
る膜のエッチング速度は低温程高くなることがわかっ
た。
【００１７】そこで、基板の一部を選択的に加熱するこ
とによって、同一膜形成時に基板上に異なる温度Ｔ１，
Ｔ２（Ｔ１＜Ｔ２）を設定した結果、温度Ｔ１部では膜
は形成されず、Ｔ２部だけで膜形成できた。これはＴ１
部ではエッチング速度が膜形成速度を上回るためであ
る。この高効率コンタクト層は、電極のみを選択的に加
熱することによって、電極の周囲に形成できる。電極上
面だけでなく側面にもコンタクト層を形成することによ
って、マイノリティキャリアを完全にブロッキングで
き、オフ電流を十分低減できる。さらに、電極との界面
だけでなく、コンタクト層全体にホスフィンをドーピン
グできるために、キャリアの電極へ十分注入され、オン
電流を増加できる。したがって、本発明のコンタクト層
を用いることにより電流のオン，オフ比を向上させるこ
とが出来る。
とによって、同一膜形成時に基板上に異なる温度Ｔ１，
Ｔ２（Ｔ１＜Ｔ２）を設定した結果、温度Ｔ１部では膜
は形成されず、Ｔ２部だけで膜形成できた。これはＴ１
部ではエッチング速度が膜形成速度を上回るためであ
る。この高効率コンタクト層は、電極のみを選択的に加
熱することによって、電極の周囲に形成できる。電極上
面だけでなく側面にもコンタクト層を形成することによ
って、マイノリティキャリアを完全にブロッキングで
き、オフ電流を十分低減できる。さらに、電極との界面
だけでなく、コンタクト層全体にホスフィンをドーピン
グできるために、キャリアの電極へ十分注入され、オン
電流を増加できる。したがって、本発明のコンタクト層
を用いることにより電流のオン，オフ比を向上させるこ
とが出来る。
【００１８】また、電極と活性層との表面化学反応によ
って電極周囲に薄いコンタクト層を形成できるが、ドー
パントは界面近傍にだけ存在するため、コンタクト層内
で濃度勾配が発生し、電荷注入特性が良好でない。本発
明ではドーパント濃度の均一かまたは成膜時のガスの流
量比によって電極側程ドーパントの濃度勾配を高くする
こともできる。
って電極周囲に薄いコンタクト層を形成できるが、ドー
パントは界面近傍にだけ存在するため、コンタクト層内
で濃度勾配が発生し、電荷注入特性が良好でない。本発
明ではドーパント濃度の均一かまたは成膜時のガスの流
量比によって電極側程ドーパントの濃度勾配を高くする
こともできる。
【００１９】パターニングされた電極だけを選択的に加
熱する方法としてまず基板を指示したチャンバに磁界を
印加することによって発生する誘導加熱方式を用いた。
基板に２００〜８００ガウスの磁界を印加した時の基板
表面での温度分布を示す。電磁誘導に起因した誘導電流
が流れ、その結果として電極部のみの温度がガラス基板
部よりも上昇するために、電極上のみでｎ+ −Ｓｉ膜が
堆積した。
熱する方法としてまず基板を指示したチャンバに磁界を
印加することによって発生する誘導加熱方式を用いた。
基板に２００〜８００ガウスの磁界を印加した時の基板
表面での温度分布を示す。電磁誘導に起因した誘導電流
が流れ、その結果として電極部のみの温度がガラス基板
部よりも上昇するために、電極上のみでｎ+ −Ｓｉ膜が
堆積した。
【００２０】本発明の特徴は導電性があれば電極材料の
種類によらずどの電極上にもコンタクト層が選択成長さ
せることができることである。
種類によらずどの電極上にもコンタクト層が選択成長さ
せることができることである。
【００２１】また、選択加熱の方法として、電極材料と
ガラス基板とでの光吸収波長の違いを利用し、その両者
の中間波長のレーザを照射することで電極のみを局所加
熱できる。例えば、ＩＴＯの吸収端波長は約３００ｎｍ
程度であるのに対して、基板であるホウケイ酸ガラスの
吸収端波長は１４０ｎｍ、ＩＴＯの吸収端波長は約３０
０ｎｍである。そこで、この間の波長に分光された光、
またはレーザを照射しても良い。
ガラス基板とでの光吸収波長の違いを利用し、その両者
の中間波長のレーザを照射することで電極のみを局所加
熱できる。例えば、ＩＴＯの吸収端波長は約３００ｎｍ
程度であるのに対して、基板であるホウケイ酸ガラスの
吸収端波長は１４０ｎｍ、ＩＴＯの吸収端波長は約３０
０ｎｍである。そこで、この間の波長に分光された光、
またはレーザを照射しても良い。
【００２２】図５はこのような両吸収端波長の中間波長
の光を照射した場合の基板表面の温度分布である。この
上に図２で示したシーケンスの膜作製法で、電極上のみ
にｎ+ −Ｓｉ膜が堆積できた。
の光を照射した場合の基板表面の温度分布である。この
上に図２で示したシーケンスの膜作製法で、電極上のみ
にｎ+ −Ｓｉ膜が堆積できた。
【００２３】〈実施例２〉図６に本発明を適用した逆ス
タガ型ＴＦＴの断面構造を示す。ゲート電極をＣｒまた
はＡｌでパターニングした後、３５０℃でＳｉＮ膜でゲ
ート絶縁層を形成する。その上に活性層を３００℃で形
成する際、上記の選択加熱方式の一つを用いてゲート電
極上のみのゲート絶縁層をさらに加熱する。そこに図２
の方法を用いて微結晶Ｓｉ膜を形成する。その結果、活
性層の結晶粒径がソース，ドレイン電極下で約１０〜２
０ｎｍであるのに対し、ゲート電極上では２０〜３０ｎ
ｍと大きくなることがわかった。また、ソース，ドレイ
ン電極下では結晶体積分率は６０〜７０％であるのに対
して、ゲート電極上では７０〜８０％に増加することが
わかった。ゲート電圧印加時にチャネルが形成させるゲ
ート電極上の活性層において、低温であるにもかかわら
ずこのように結晶性が向上した結果、電界効果移動度は
向上し、高いオン電流を得ることが出来た。
タガ型ＴＦＴの断面構造を示す。ゲート電極をＣｒまた
はＡｌでパターニングした後、３５０℃でＳｉＮ膜でゲ
ート絶縁層を形成する。その上に活性層を３００℃で形
成する際、上記の選択加熱方式の一つを用いてゲート電
極上のみのゲート絶縁層をさらに加熱する。そこに図２
の方法を用いて微結晶Ｓｉ膜を形成する。その結果、活
性層の結晶粒径がソース，ドレイン電極下で約１０〜２
０ｎｍであるのに対し、ゲート電極上では２０〜３０ｎ
ｍと大きくなることがわかった。また、ソース，ドレイ
ン電極下では結晶体積分率は６０〜７０％であるのに対
して、ゲート電極上では７０〜８０％に増加することが
わかった。ゲート電圧印加時にチャネルが形成させるゲ
ート電極上の活性層において、低温であるにもかかわら
ずこのように結晶性が向上した結果、電界効果移動度は
向上し、高いオン電流を得ることが出来た。
【００２４】
【発明の効果】ドーピング効率が良好なコンタクト層を
ソース，ドレイン電極の上部及び側面に選択的に形成で
きるため、工程数を低減できるとともにＴＦＴのオン，
オフ比を向上できる。
ソース，ドレイン電極の上部及び側面に選択的に形成で
きるため、工程数を低減できるとともにＴＦＴのオン，
オフ比を向上できる。
【図１】正スタガ型ＴＦＴの断面図。
【図２】膜形成のタイミングチャート。
【図３】膜形成及びエッチング速度の温度による変化の
特性図。
特性図。
【図４】電極を形成した基板の上面，断面図及び基板表
面温度の説明図。
面温度の説明図。
【図５】電極を形成した基板の上面，断面図及び基板表
面温度の説明図。
面温度の説明図。
【図６】逆スタガ型ＴＦＴの断面図。
１…絶縁性基板、２…ソース，ドレイン電極、３…コン
タクト層、４…活性層、５…ゲート絶縁層、６…ゲート
電極。
タクト層、４…活性層、５…ゲート絶縁層、６…ゲート
電極。
Claims (7)
- 【請求項１】絶縁基板上に形成したゲート電極，ゲート
絶縁層，活性層、またはコンタクト層，ソース，ドレイ
ン電極から構成される薄膜トランジスタから成るトップ
ゲート型半導体装置において、電極の上部および側面に
結晶層を含んだコンタクト層を有することを特徴とする
半導体装置。 - 【請求項２】絶縁基板上に形成したゲート電極，ゲート
絶縁層，活性層、またはコンタクト層，ソース，ドレイ
ン電極から構成される薄膜トランジスタから成るトップ
ゲート型半導体装置において、電極の上部および側面に
結晶層を含んだコンタクト層を有し、前記コンタクト層
内のドーパントの濃度が膜厚方向でほぼ一定かまたは電
極側よりも活性層側で増加することを特徴とする半導体
装置。 - 【請求項３】絶縁基板上に形成したゲート電極，ゲート
絶縁層，活性層、またはコンタクト層，ソース，ドレイ
ン電極から構成される薄膜トランジスタから成る半導体
装置を作製する方法において、基板または基板上に形成
された一部の領域を選択的に他の領域よりもより高い温
度に加熱し、膜形成とエッチングとを同時または交互に
実行することを特徴とする半導体装置の製造方法。 - 【請求項４】請求項３において、前記基板または前記基
板上に形成された一部の領域を選択的に他の領域よりも
より高い温度に加熱する方法として、誘導加熱方式を用
いる半導体装置の製造方法。 - 【請求項５】請求項３において、前記基板または前記基
板上に形成された一部の領域を選択的に他の領域よりも
より高い温度に加熱する方法として、基板材料と電極材
料のバンドギャップの間の波長を有する光を照射するこ
とによって、電極材料を加熱する半導体装置の製造方
法。 - 【請求項６】絶縁基板上に形成した、ゲート電極，ゲー
ト絶縁層，活性層、またはコンタクト層，ソース，ドレ
イン電極から構成される薄膜トランジスタから成るボト
ムゲート型半導体装置において、活性層の結晶粒径が、
ソース，ドレイン電極部においてよりもゲート電極上に
おいて大きい半導体装置。 - 【請求項７】請求項６において、水素または、フッ素ラ
ジカルの供給とＳｉラジカルの供給とを同時または交互
に繰り返す半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24300792A JPH0697193A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24300792A JPH0697193A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697193A true JPH0697193A (ja) | 1994-04-08 |
Family
ID=17097506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24300792A Pending JPH0697193A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697193A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134426A (ja) * | 2000-04-04 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法 |
| US6913986B2 (en) | 2000-04-04 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same |
| JP2011187859A (ja) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
| JP2012248861A (ja) * | 2005-09-29 | 2012-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1992
- 1992-09-11 JP JP24300792A patent/JPH0697193A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134426A (ja) * | 2000-04-04 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法 |
| US6913986B2 (en) | 2000-04-04 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same |
| JP2012248861A (ja) * | 2005-09-29 | 2012-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9099562B2 (en) | 2005-09-29 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011187859A (ja) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| JPH01194351A (ja) | 薄膜半導体装置 | |
| KR100411321B1 (ko) | 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| JPH0697193A (ja) | 半導体装置とその製造方法 | |
| US7443457B2 (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| KR100989200B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR20040050768A (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
| KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05218428A (ja) | 薄膜半導体素子、薄膜半導体装置およびその製造方法 | |
| JPH10275916A (ja) | 半導体装置の製造方法 | |
| KR100997966B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| JPH0982970A (ja) | 非単結晶半導体装置およびその製造方法 |