DE3312743A1 - Duennfilm-transistor und solchen verwendende aktivmatrixanordnung - Google Patents

Duennfilm-transistor und solchen verwendende aktivmatrixanordnung

Info

Publication number
DE3312743A1
DE3312743A1 DE19833312743 DE3312743A DE3312743A1 DE 3312743 A1 DE3312743 A1 DE 3312743A1 DE 19833312743 DE19833312743 DE 19833312743 DE 3312743 A DE3312743 A DE 3312743A DE 3312743 A1 DE3312743 A1 DE 3312743A1
Authority
DE
Germany
Prior art keywords
thin film
silicon
active matrix
film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833312743
Other languages
English (en)
Other versions
DE3312743C2 (de
Inventor
Toshimoto Kodaira
Toshihiko Mano
Hiroyuki Oshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57061440A external-priority patent/JPS58178564A/ja
Priority claimed from JP57064892A external-priority patent/JPS58182272A/ja
Priority claimed from JP57143786A external-priority patent/JPS5933877A/ja
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of DE3312743A1 publication Critical patent/DE3312743A1/de
Application granted granted Critical
Publication of DE3312743C2 publication Critical patent/DE3312743C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

83/8744 3
Kabushiki Kaisha Suwa Seikosha
Beschreibung:
Die Erfindung betrifft Dünnfilmtransistoren (nachfolgend 5
als "DFT" abgekürzt) sowie eine mit DFTs aufgebaute Aktivmatrixanordnung einer Flüssigkristallanzeigevorrichtung .
In der letzten Zeit hat man verstärkt die Ausbildung von 10
DFTs auf isolierenden Substraten untersucht. Der Anwendungsbereich dieser Technologie kann ausgeweitet werden, etwa auf Aktivmatrixanordnungen dünner Anzeigevorrichtungen unter Verwendung billiger Isoliersubstrate oder auf
dreidimensionale ICs, bei denen aktive Elemente wie Tran-15
sistoren auf herkömmlichen integrierten Halbleiterschaltungen ausgebildet sind, und ähnliches.
Aufgabe der Erfindung ist es, die Eigenschaften von Dünnfilmtransistoren zu verbessern, insbesondere den Leck-
strom bei gesperrtem Transistor zu verringern.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst und durch die Unteransprüche vorteilhaft weitergebildet.
25
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter bezug auf die Zeichnungen näher erläutert. Es zeigen:
Fig. 1a bis 1d verschiedene Stufen des Verfahrens zur
Herstellung eines Dünnfilmtransistors,
Fig. 2 Kennlinien von Dünnfilmtransistoren,
Fig. 3 graphisch den Zusammenhang zwischen Drainstrom
und Filmdicke bei Dünnfilmtransistoren,
Figr. 4a die Matrixanordnung von Flüssigkristalltreiber'-. elementen als einer erfindungsgemäßen Anwendung der Dünnfilmtransistoren,
4b das Schaltbild eines Flüssigkristalltreiberelements der Matrixanordnung von Fig. 4a,
1^ Fig. 5a bis 5e verschiedene Stufen eines .Verfahrens zur Herstellung eines Dünnfilmtransistors gemäß einer Weiterbildung der Erfindung,
Fig. 6 eine Schnittansicht des Aufbaus eines Aktiv-'5 matrixsubstrats gemäß der Erfindung,
Fig. 7a bis 7e verschiedene Stufen des Verfahrens zur
Herstellung des Aktivmatrixsubstrats von Fig. 6,
Fig. 8 graphisch den Zusammenhang zwischen der Konzentration der in die Kanalzone diffundierten Dotierstoffe und dem Sperrstrom bei einem N-Kanal-Dünnfilmtransistor, und
Fig. 9 eine Schnittansicht des Aufbaus eines Aktiv-
matrixsubstrats für den Fall, daß Spaltenleitung und Elektrode vom selben transparenten leitenden Film gebildet sind.
Anhand der Fig. 1a bis 1d sei zunächst die Herstellung von DFTs mit einem Dünnfilm aus polykristallinem Silizium beschrieben.
Gemäß Fig. Ta wird eine erste Dünnschicht aus polykristallinem Silizium auf einem isolierenden Substrat 101 ausge-
II/2
bildet und zur Schaffung einer Insel 102 gemustert. Durch thermische Oxidation der Insel 102 oder durch chemische Dampfabscheidung wird ein Gateisolierfilm 103 gebildet. Danach wird eine zweite Dünnschicht aus polykristallinem Silizium, einem Metall-Silicofluorid oder Metall aufgebracht und gemustert, um eine Gateelektrode 104 zu schaffen. Durch Ionenimplantation eingebrachter Dotierstoff 105 wie Phosphor, Arsen oder Bor wird unter Verwendung der Gateelektrode 104 als Maske in die Insel 102 diffundiert, um eine Sourcezone und eine Dfainzone 106 des Transistors zu schaffen, wie dies in Fig. 1b gezeigt ist. Dann wird gemäß Fig. 1c eine Isolierschicht 107 ausgebildet und mit Kontaktfenstern 108 versehen. Schließlich wird ein Anschlußmetall 109 aus Aluminium oder ähnlichem aufgebracht, wie aus Fig. 1d zu ersehen ist.
Die Fig. 2 und 3 zeigen Kennlinien so hergestellter DFTs. Auf der Abszisse in Fig. 2 ist die Gatespannung VGS, auf der Ordinate der Drainstrom ID aufgetragen. Die Drain-Source-Spannung VDS betrug 4 V. Parameter der drei Kennlinien A, B und C in Fig. 2 ist die Dicke T der Schicht aus polykristallinem Silizium (siehe auch Fig. 1). Bei der Kennlinie A betrug T = 0,4 μΐη, bei der Kennlinie B war T = 0,3 μπι und bei der Kennlinie C war T= 0,2 μπι. Fig. 3 zeigt den Zusammenhang zwischen der Dicke T des polykristallinen Siliziums und dem Drainstrom ID für den Fall der Gatespannung VGS = 0 V.
Aus den Fig. 2 und 3 ist ersichtlich, daß der Leckstrom durch den im Sperrzustand befindlichen Transistor von der Dicke T des polykristallinen Siliziums abhängt und umso kleiner ist, je geringer die Dicke T ist. Ferner entnimmt man Fig. 3, daß der Leckstrom ID bei VGS = 0 bei einer Dicke T > 0,25 μπι nahezu dickenunabhängig wird, während er im Bereich T < 0,25 μπι steil abfällt.
II/2/3
Diese Tendenz soll bei anderen Siliziumdünnfilmen, beispielsweise Dünnfilmen aus amorphem Silizium und ähnlichem, gleich sein.
Die Dicke des polykristallinen Siliziums muß daher auf einen geeigneten Wert eingestellt werden, damit der Leckstrom durch den gesperrten DFT auf ein Minimum beschränkt wird, wenn ein solcher DFT als Schaltelement eingesetzt werden soll. Ein Anwendungsfall für die auf polykristallinem Silizium aufgebauten DFTs gemäß der Erfindung ist der von Schaltelementen in einer Aktivmatrixanordnung einer Flüssigkristallanzeigevorrichtung. Eine solche Matrixanordnung gemäß der Erfindung besitzt Bildelemente
2 2
von 0,01 mm bis 0,09 mm , wobei der Widerstand des Flüssigkristalls bei 10 Ohm liegt. Der Leckstrom des DFTs muß weniger als 1/10 desjenigen des Flüssigkristalls mit
-11 äquivalentem Widerstand sein, also weniger als 10 A betragen. Wie sich aus dem Experiment ergibt, muß zur
-11 Erzielung eines Leckstroms von weniger als 10 A die Dicke T des polykristallinen Siliziums auf einen Wert unter 0,25 μΐη eingestellt werden.
Durch Einstellung der Dicke des Dünnfilms auf unter 0,25 μΐη lassen sich gemäß der Erfindung ausgezeichnete Eigenschaften von Dünnfilmtransistoren aus polykristallinem Silizium oder amorphem Silizium erzielen, wobei das EIN/AUS-Verhältnis außerordentlich hoch ist und der Leckstrom erheblich reduziert wird. Ein mit einem solchen DFT aufgebautes Schaltelement kann bei einer Aktivmatrix-
^O anordnung zu Anzeigezwecken unter Erzielung einer Verbesserung der Bildqualität eingesetzt werden. Ein Ausführungsbeispiel dieser Erfindung wird unten beschrieben.
Eine Flüssigkristallanzeigevorrichtung mit DFTs als Schalt elementen umfaßt im allgemeinen ein oberes Glassubstrat,
II/3/4
' ein unteres Glassubstrat, auf dem sich die DFTs befinden, und das zwischen den Glassubstraten eingeschlossene Flüssigkristallmaterial. Auf einem der Substrate sind Flüssigkristalltreiberelemente ausgebildet und in
^ Matrixform angeordnet, die von externen Wähl- oder Adressierschaltungen angewählt bzw. adressiert werden. Die Treiberspannungen werden an Elektroden der Treiberelemente angelegt. Auf diese Weise können jegliche Zeichen, graphische Muster und Bilder mittels der Flüssig-
IU kristallanzeigevorrichtung wiedergegeben werden. Fig. 4 zeigt den grundsätzlichen Aufbau einer Flüssigkristallanzeigevorrichtung.
Fig. 4a zeigt die auf einem Substrat in Matrixform ange-'5 ordneten Flüssigkristalltreiberelemente. Der mit.einer Linie 1 eingeschlossene Anzeigebereich enthält die Flüssigkristalltreiberelemente 2, die in Matrixform angeordnet sind. 3 ist eine Daten- oder Spaltenleitung und 4 eine Zeitsteuersignal- oder Zeilenleitung, die mit den Treiberelementen 2 verbunden sind. Fig. 4b zeigt im einzelnen den Aufbau eines Treiberelements 2. Es enthält einen DFT 5, der das Anlegen eines Signals an Elektroden eines Kondensators 6 und einer Flüssigkristallzelle 7 steuert. Der Kondensator 6 dient dazu, Datensignale von der Spaltenleitung 3 zu halten. Die Flüssigkristallzelle 7 umfaßt die Elektrode 7-1 entsprechend dem jeweiligen Treiberelement 2 sowie eine Elektrode 7-2, die sich am oberen Glassubstrat befindet.
^ Der DFT 5 wird also hier als Schaltelement benutzt, mittels dessen die Flüssigkristallzelle 7 an die Spaltenleitung 3 angeschaltet werden kann. Der DFT soll für diese Funktion folgende Forderungen erfüllen:
^ (1) Im Leitzustand des DFT soll ein ausreichender Strom
II/4/5
• in den Kondensator fließen, um diesen aufzuladen.
(2) Im Sperrzustand des DFT sollte auch kein kleiner Strom zu bzw. von der Kondensatorelektrode flie-Ben.
Die Forderung (D bezieht sich auf eine DFT-Eigenschaft beim Einschreiben eines Datensignals in den Kondensator. Der DFT muß einen großen Stromfluß zulassen, damit ein
'" Datensignal innerhalb kurzer Zeit in den Kondensator eingeschrieben werden kann, da die Qualität der Flüssigkristallanzeige von der Kapazität des Kondensators abhängt. Die Höhe dieses Stroms (der nachfolgend als "Durchlaßstrom" bezeichnet werden soll) hängt von der Kapazität
'5 des Kondensators und der für das Einschreiben des Datensignals in den Kondensator zur Verfügung stehenden Zeit ab. Der Durchlaßstrom des DFTs hängt von dessen Größe (insbesondere von Länge und Breite des Kanals), dem Aufbau, dem Herstellungsverfahren und der Gatespannung ab. Ein DFT aus polykristallinem Silizium ist in der Lage, einen ausreichenden Durchlaßstrom zu führen und die Forderung (D zu erfüllen, da polykristallines Silizium verglichen mit amorphen Halbleitern eine große Ladungsträgerbeweglichkeit besitzt.
25
Die Forderung (2) betrifft eine Eigenschaft, die für die Haltezeit wichtig ist, also dafür, wie lange ein in den Kondensator eingeschriebenes Datensignal gehalten werden kann. Grundsätzlich muß ein in den Kondensator eingeschrie-
^O benes Datensignal für eine Zeit gehalten werden, die erheblich langer als die für das Einschreiben dieses Datensignals benötigte Zeit ist. Während des Sperrzustands des DFT nähert sich, wenn ein geringer Leckstrom (nachfolgend als "Sperrstrom" bezeichnet) durch den DFT fließt, das Po-
*" tential der Kondensatorelektrode rasch dem an der Spalten-
JI/5/6
leitung an, da die Kapazität des Kondensators im allgemeinen sehr klein ist und etwa 1 pF beträgt. Das eingeschriebene Datensignal kann dann während des Sperrzustands des DFT nicht im Kondensator gehalten werden. Insbesondere im Fall von polykristallinen! Silizium sind viele Einfangniveaus ungleichmäßig in einem Kristallkorn des Polykristalls verteilt, so daß über diese Einfangniveaus ein großer Leckstrom fließt.
Infolge des SperrStroms verschlechtert sich also bei einem DFT aus polykristallinem Silizium die Fähigkeit, ein eingeschriebenes Datensignal im Sperrzustand des DFT zu halten, selbst wenn im leitenden Zustand des DFT ein relativ großer Strom in den Kondensator fließen kann.
Daher muß der Sperrstrom so weit wie möglich begrenzt werden. Diese Forderung besteht allgemein bei vielen Anwendungen über die bei einer Aktivmatrix mit DFTs hinaus. Beispielsweise im Fall einer mit DFTs aufgebauten Logikschaltung erhöht der Sperrstrom den Ruhestrom der Schaltung, während im Fall einer Speicherschaltung mit DFTs fehlerhafte Funktionen auftreten können.
Erfindungsgemäß ergeben sich voll zufriedenstellende Vorrichtungen, wenn die Filmdicke T des polykristallinen Siliziums unter 0,25 μπι liegt. Die Filmdicke jedes DFTs mit einem Siliziumdünnfilm muß zur Erzielung eines minimalen Sperr Stroms geringer als 0,25 μΐη sein. Auf diese Weise kann die erforderliche Leistung einer mit DFTs aufgebauten Vorrichtung erreicht werden.
Durch Verringerung der Filmdicke T des polykristallinen Siliziums kann der Sperrstrom verringert werden. Wenn jedoch der Film zu dünn wird, durchbricht das Anschlußmetall 109 aus Al oder Al-Si die Diffusionsschicht, so daß ein ausreichender Kontakt mit der Sourcezone und der
II/6/7
■ Drainzone unmöglich wird. Der Verringerung der Filmdicke des polykristallinen Siliziums zur Verringerung des Sperrstroms sind daher Grenzen durch die Notwendigkeit gesetzt/ daß das Anschlußmetall mit der Sourcezone und der Drainzone einen stabilen Kontakt ergeben muß, selbst wenn durch weitere Verringerung der Filmdicke eine weitere Reduzierung des Sperrstroms möglich wäre. Dieses Problem kann erfindungsgemäß durch den nachfolgenden DFT-Aufbau beseitigt werden. Dabei wird die Dicke des Dünn-
IU films in der Kanalzone verringert, so daß ein präziser
Kontakt des Anschlußmetalls mit der Sourcezone und der Drainzone verbunden ist mit einer Reduzierung des Sperrstroms. Ein Beispiel dieser Ausführungsform eines Dünnfilmtransistors mit polykristallinem Silizium gemäß der '*> Erfindung wird nachfolgend anhand von Fig. 5 beschrieben.
Gemäß Fig. 5a wird eine polykristalline Siliziumschicht auf einem Substrat 301 in einer ausreichenden Dicke aus-
™ gebildet, so daß das Anschlußmetall präzisen Kontakt mit der Sourcezone und der Drainzone erhalten kann. Diese Schicht wird zur Schaffung der Insel 302 gemustert. In der Kanalzone wird die Insel 302 auf eine Dicke von weniger als 0,25 μπι weggeätzt, so daß sich im Bereich
" des Kanals eine Vertiefung ergibt. Durch thermische Oxidation oder chemische Dampfabscheidung wird gemäß Fig. 5b in diesem Bereich der Gateisolierfilm 303 erzeugt. Nachfolgend wird ein zweiter Dünnfilm aus polykristallinem Silizium, aus Metallsilicofluorid oder Me-
™ tall im Bereich der Vertiefung aufgebracht und zur Schaffung der Gateelektrode 304 gemustert. Durch Ionenimplantation eingebrachter Dotierstoff 305 wie Phosphor, Arsen oder Bor wird unter Verwendung der Gateelektrode 304 als Maske zur Bildung von Source- und Drainzone 306 des Tran-
"^ sistors in die Insel 302 diffundiert, wie dies in Fig.
II/8
' 5c gezeigt ist. Danach wird gemäß Fig. 5d ein Isolierfilm 307 ausgebildet und mit Kontaktfenstern 308 versehen und schließlich gemäß Fig. 5e ein Anschlußmetall 309 wie Aluminium oder ähnliches aufgebracht und mit
^ der Sourcezone und der Drainzone 3 06 in Kontakt gebracht.
Bei diesem Aufbau ist ein guter Kontakt des Anschlußmetalls mit der Sourcezone und der Drainzone sicherge-'" stellt, während der Sperrstrom, d.h. also der Leckstrom durch den gesperrten DFT extrem verringert ist, da die Dicke der polykristallinen Siliziumschicht in der Kanalzone auf weniger als 0,25 μΐη verringert ist.
'5 Die Erfindung bietet den Vorteil, daß die Eigenschaft eines DFT dadurch erheblich verbessert wird, daß der Leckstrom durch den gesperrten Transistor in Anpassung an die Forderung von DFTs aus polykristallinem Silizium
verwendenden Vorrichtungen stark beeinflußt werden kann. 20
Wie bereits erwähnt, stellen Aktivmatrixanordnungen von Flüssigkristallanzeigevorrichtungen ein bevorzugtes Anwendungsgebiet von DFTs dar, die zur Reduzierung der Herstellungskosten solcher Aktivmatrixanordnungen bei- *■** tragen können.
Bei der voranstehenden Beschreibung der Fig. 4a und 4b wurden zwei Forderungen erwähnt, die von DFTs bei deren Einsatz in eine Aktivmatrixanordnung erfüllt sein müs- ^" sen. Zu diesen Forderungen tritt unter Umständen die folgende weitere:
(3) Der DFT sollte stabile und reproduzierbare Kennwerte sowie eine ausreichende Zuverlässigkeit über in
eine lange Zeit besitzen.
II/9/III/3
Im allgemeinen werden auf einem Aktivmatrixsubstrat Tausende von DFTs ausgebildet, die alle gleiche Kennwerte und hohe Reproduzierbarjkeit ohne Streuung zwischen verschiedenen Herstellungschargen haben müssen. Die Eigenschäften dieser DFTs müssen lange Zeit stabil und verläßlich bleiben.
Bei Ausbildung von DFTs als aktiven Elementen auf einem Substrat hat man bislang Verbindungshalbleiter wie Cadmium-
^ Halbleiter wie
amorphes Silizium und ähnliche als Material für den Dünnfilm verwendet. Diese Materialien erfüllen aber gegenwärtig nicht alle der drei genannten Forderungen (1) bis (3). Verbindungshalbleiter erfüllen beispielsweise die
'5 Forderung (1) in ausreichendem Maß, da sie eine hohe Ladungsträgerbeweglichkeit besitzen, sie erfüllen aber nicht die Forderungen (2) und (3), da diese Halbleiter eine geringe Stabilität und Reproduzierbarkeit aufweisen. Nichtkristalline Halbleiter besitzen eine kleine Ladungsträ-
Δυ gerbeweglichkeit und damit einen niedrigen Durchlaßstrom.
Aus den vorgenannten Gründen zeigten bisher Aktivmatrixanordnungen mit DFTs auf einem Substrat keine ausreichend guten Eigenschaften zur Erzielung einer zufriedenstellenden Bildqualität. Es ist daher ferner die Aufgabe der Erfindung, diese Nachteile zu beseitigen und eine billige Aktivmatrixanordnung zu schaffen, bei der DFTs verwendet werden, die eine gute Reproduzierbarkeit und Verläßlichkeit aufweisen sowie einen ausreichend großen Durchlaßstrom und einen sehr kleinen Sperrstrom besitzen.
Fig. 6 zeigt eine Schnittansicht des Aufbaus eines Aktivmatrixsubstrats gemäß einer Ausführungsform der Erfindung. Zur Vereinfachung der Zeichnung ist nur ein Flüssigkristalltreiberelement gezeigt. Eine Dünnschicht aus
III/3
polykristallinem Silizium ist auf einem isolierenden Substrat 8 aus Quarz oder ähnlichem zur Bildung des DFT und einer Elektrode des Kondensators aufgebracht. Beim DFT ist die Kanalzone 9 eigenleitendes polykristallines Silizium. Die Sourcezone 10 und die Drainzone 11 sind durch Eindotieren von Dotierstoffen wie Phosphor, Arsen oder Bor in das eigenleitende polykristalline Silizium ausgebildet. Der Gateisolierfilm 12 ist durch thermische Oxidation des eigenleitenden polykristallinen Siliziums gebildet. 13 ist eine Adress- oder Zeilenleitung und Gateelektrode, während 14 eine Isolierschicht ist, die als Dielektrikum des Kondensators dient.. -3 5 ist eine Datensignal- oder Spaltenleitung und Sour^ce-^-oder Drainelektrode, während 16 eine Treiberelektrode'und Drain1- oder Sourceelektrode ist. 17 ist eine gemeinsame Elektrode des Kondensators zum Halten des Datensignals.
Fig. 7 zeigt ein Beispiel des Herstellungsverfahrens für das Aktivmatrixsubstrat von Fig. 6. Gemäß Fig. 7a wird eigenleitendes polykristallines Silizium 9' auf das Substrat 8 a>ufge£>r*achfe und dann durch thermische Oxidation der Gateisolierfilm 12 ausgebildet. Dann werden die Gateelektrode 13 und die gemeinsame Elektrode 17 des Kondensators, die aus demselben leitenden Material zur selben Zeit gebildet werden können, gemäß Fig. 7b hergestellt. Nachfolgend wird Dotierstoff zur Bildung der Sourcezone 10 und der Drainzone 11 eindotiert. Danach wird die Isolierschicht 14 gebildet und mit Kontaktlöchern versehen, wie in Fig. 7c gezeigt. Thermische Diffusion oder Ionenimplantation wird allgemein für das Eindotieren des Dotierstoffs in die Sourcezone und in die Drainzone verwendet. Dann werden gemäß Fig. 7d die Spaltenleitung 15 und gemäß Fig. 7e die Treiberelektrode 16 ausgebildet. Eine andere Möglichkeit besteht darin, die Spaltenleitung 15 nach Ausbildung der Treiberelektrode 16 aufzubringen.
III/4/5/6
Die einzigartige Charakteristik der Aktivmatrixanordnung gemäß der Erfindung in der Ausführungsform der Fig. 6 und 7 besteht darin, daß für die Kanalzone ein Film aus eigenleitendem polykristallinem Silizium verwendet wird und der in einer Wärmebehandlung durch Oxidation dieses. eigenleitenden polykristallinen Siliziums gebildete Film als Gateisolierfilm verwendet wird.
Diese Eigenschaften sollen nachfolgend im einzelnen erläutert werden.
Der Grund dafür, daß für die Kanalzone ein Film aus eigenleitendem polykristallinem Silizium verwendet wird, besteht darin, einerseits einen großen Durchlaßstrom zu erzielen und zugleich den Sperrstrom auf ein Minimum zu begrenzen. Da das polykristalline Silizium eine Ladungsträgerbeweglichkeit von etwa 10 cm /Vs besitzt, ist der erzielbare Durchlaßstrom für den Einsatz auf einem Aktivmatrixsubstrat ausreichend. Da andererseits eigenleitendes polykristallines Silizium ohne irgendwelche Dotierstoffe verwendet wird, kann der Sperrstrom auf ein Minimum begrenzt werden.
Beim herkömmlichen MOS-Transistor mit monokristallinem Silizium begrenzt ein PN-Übergang den Sperrstrom, wo ein P-Substrat für einen N-Kanal-Transistor bzw. ein N-Substrat für einen P-Kanal-Transistor verwendet wird. Bei Verwendung von polykristallinem Silizium wird jedoch kein PN-Übergang ausgebildet, so daß eine Sperr-Stromverringerung hierdurch nicht erreicht werden kann.
Fig. 8 zeigt graphisch den Zusammenhang zwischen der Konzentration des in die Kanalzone eines N-Kanal-DFT diffundierten Dotierstoffs einerseits und dem Sperrstrom andererseits, wie er sich aus vom Anmelder durchgeführ-
III/7/8
ten Experimenten darstellt. Bor wurde als Dotierstoff verwendet und durch Ionenimplantation zur Bildung einer P-Kanalzone eindiffundiert. Auf der Abszisse in Fig. 8 ist die Menge des eindiffundierten Bors, auf der Ordinate der Sperrstrom für den Fall der Gatespannung VGS = 0 aufgetragen.
Aus Fig. 8 ist zu entnehmen, daß der Sperrstrom ohne diffundiertes Bor, also bei Verwendung eigenleitenden poly-
'0 kristallinen Siliziuma minimal wird. Dies beruht darauf, daß der Leckstrom im Fall eines PN-Übergangs mit der Do- ■ tierstoffkonzentration zunimmt. Bei Bildung einer N-Kanalzone, also eines Verarmungs-Transistors, steigt der Sperrstrom. Also ergibt sich bei Verwendung von eigenIeitendem polykristallinem Silizium ein minimaler Sperrstrom.
Eine thermische Oxidation des eigenleitenden polykristallinen Siliziums wird zur Bildung des Gateisolierfilms ausgeführt, so daß ein großer Durchlaßstrom erreicht wird und Stabilität, Reproduzierbarkeit und Verläßlichkeit des Dünnfilmtransistors verbessert werden. Polykristallines Silizium muß zur thermischen Oxidation Temperaturen von über 9000C ausgesetzt werden. Dabei nimmt die Korngröße der kristallinen Partikel zu, und ihre Beweglichkeit steigt erheblich an. Es ist bekannt, daß bei Ausbildung eines Gateisolierfilms durch thermische Oxidation von Polysilizium das Grenzschichtniveau zwischen polykristallinem Silizium und seinem thermischen Oxidationsfilm auf einen kleineren Wert gebracht werden kann, als wenn ein SiO2-FiIm von außen durch Aufstäuben, Aufwachsen aus der Dampfphase und ähnliches aufgebracht wird. Daher kann die Schwellenspannung des Transistors gesenkt werden. Das bedeutet, durch Verwendung eigenleitenden ρ ο Iy-
*5 kristallinen Siliziums mit einer großen Beweglichkeit
III/8/9
' und einer geringen Schwellenspannung als Kanal kann ein großer Durchlaßstrom erzielt werden.
Darüberhinaus kann ein hinsichtlich Stabilität, Reprodu- ^ zierbarkeit und Verläßlichkeit besserer Transistor dadurch geschaffen werden, daß dieses polykristalline Silizium zu einem Gateisolierfilm mittels einer Wärmebehandlung oxidiert wird, wie sie gewöhnlich bei Ausbildung des Gateisolierfilms bei MOS-Transistoren entsprechend der ge-
IU wünschten Siliziumtechnologie benutzt wird. Das heißt/ es kann eine günstige Grenzschicht, die gewöhnlich ein geringes Grenzschichtniveau aufweist, stabil ausgebildet werden, so daß die Stabilität und die Reproduzierbarkeit des Transistors erheblich verbessert werden und auch die
'5 Verläßlichkeit wesentlich besser wird, da die Grenzschicht des Transistors unter Verwendung stabiler Materialien wie Silizium gebildet wird und sein thermischer Oxidationsfilm auf gleiche Weise wie bei der gewöhnlichen
Siliziumtechnologie hergestellt wird. 20
Für die Wärmebehandlung zur Herstellung dieses thermischen Oxidationsfilms sind Temperaturen von über 9000C unvermeidlich. Daher muß ein isolierendes Substrat mit einem hohen Schmelzpunkt, das diesen hohen Temperaturen stand-
" hält (z.B. Quarzglas) verwendet werden. Dies erhöht die Herstellungskosten des Aktivmatrixsubstrats, da Substrate mit hohem Schmelzpunkt teurer als solche mit niedrigem Schmelzpunkt sind. Die Kosten müssen daher bei anderen Teilen entsprechend verringert werden. Im allgemeinen
^ benötigt man zur Herstellung des Aktivmatrixsubstrats ein kompliziertes Herstellungsverfahren. Durch Vereinfachung des Herstellungsverfahrens können daher die Kosten wirkungsvoll verringert werden. Die Erfindung liefert einen Aufbau eines aktiven Matrixsubstrats, der mit einem einfachen Verfahren hergestellt werden kann, d.h. bei dem
III/9/10
die Spaltenleitung und die Treiberelektrode aus demselben transparenten leitenden Film gebildet werden können.
Fig. 9 zeigt den Aufbau eines Aktivmatrixsubstrats, bei dem dies der Fall ist. Der grundsätzliche Aufbau ist/ ausgenommen die Spaltenleitung 15 und die Treiberelektrode 16, der gleiche wie in Fig. 6 Indiumoxid, Zinnoxid oder Indiumzinnoxid wird als transparenter leitender Film verwendet. Der Verfahrensschritt in Fig. 7d kann bei diesem Aufbau entfallen. Es ist sehr wirkungsvoll, die Musterung zu vereinfachen, um die Herstellungskosten zu senken, da die Musterung (Photoätzprozess) einen hohen Anteil an den Herstellungsko-
sten einer Halbleitervorrichtung trägt. Beim Herstellungsverfahren nach Fig. 7 sind fünf Musterschritte erforderlich, während beim Verfahren nach Fig. 9 vier Musterschritte ausreichen. Außerdem brauchen nicht zwei Arten von leitenden Filmen beschichtet zu werden.
Eine solche Vereinfachung des Herstellungsverfahrens ist außerordentlich wirkungsvoll zur Schaffung eines billigen Aktivmatrixsubstrats.
III/10/11

Claims (6)

Patentansprüche
1. Dünnfilm-MOS-Transistor mit einem Siliziumdünnfilm, dadurch gekennzeichnet, daß die Dicke (T) des Siliziumdünnfilms in der Kanalzone geringer als in der Sourcezone und der Drainzone ist.
2. Dünnfilm-MOS-Transistor mit einem Siliziumdünnfilm, dadurch gekenn z, eich net , daß die Dicke (T) des Siliziumdünnfilms weniger als 0,25 μΐη beträgt.
3. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß. die Dicke des Siliziumdünnfilms in der Kanalzone weniger als 0,25 um beträgt.
4. Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Siliziumdünnfilm aus
polykristallinen! Silizium besteht.
5. Äktivmatrixanordnung für eine Flüssigkristallanzeigevor- -richtung mit einer Vielzahl von Spaltenleitungen (15) und
-20 Zeilenleitungen (13) und einer Vielzahl-von Dünnfilmtransistoren, insbesondere solchen nach einem der vorhergehenden
•Redeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 5212313 Telegramme Patentconsult
Sönnenberger SlraOe 43 6200 Wiesbaden Telefon (06121) 562943/56199S Telex4186237 Telegramme Patentconsult
Telefax (CCITT 2) Wiesbaden und München (089) 8344618 Attention Pätentronsiilt
' Ansprüche, und Treiberelektroden für die Ansteuerung des Flüssigkristalls, die an den Kreuzungspunkten von Spaltenleitungen und Zeilenleitungen angeordnet sind, dadurch gekennzeichnet , daß die Kanalzone (9) der
Dünnfilmtransistoren aus eigenleitendem polykristallinem Silizium und der Gateisolierfilm durch thermische Oxidation des eigenleitenden polykristallinen Siliziumfilms gebildet sind.
""
6. Aktivmatrixanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Spaltenleitungen (15) und die Treiberelektroden (16) aus demselben transparenten leitenden Film gebildet sind.
DE3312743A 1982-04-13 1983-04-08 Dünnfilm-MOS-Transistor und Verwendung desselben als Schaltelement in einer Aktivmatrixanordnung Expired DE3312743C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57061440A JPS58178564A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ
JP57064892A JPS58182272A (ja) 1982-04-19 1982-04-19 薄膜トランジスタ
JP57143786A JPS5933877A (ja) 1982-08-19 1982-08-19 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
DE3312743A1 true DE3312743A1 (de) 1983-10-13
DE3312743C2 DE3312743C2 (de) 1986-12-18

Family

ID=27297500

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3348083A Revoked DE3348083C2 (de) 1982-04-13 1983-04-08
DE3312743A Expired DE3312743C2 (de) 1982-04-13 1983-04-08 Dünnfilm-MOS-Transistor und Verwendung desselben als Schaltelement in einer Aktivmatrixanordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE3348083A Revoked DE3348083C2 (de) 1982-04-13 1983-04-08

Country Status (5)

Country Link
US (2) US5124768A (de)
DE (2) DE3348083C2 (de)
FR (2) FR2527385B1 (de)
GB (1) GB2118365B (de)
HK (1) HK88687A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839707A (en) * 1987-08-27 1989-06-13 Hughes Aircraft Company LCMOS displays fabricated with implant treated silicon wafers

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468653A (en) * 1982-08-24 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
USRE37441E1 (en) 1982-08-24 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
USRE38727E1 (en) 1982-08-24 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
US5391893A (en) * 1985-05-07 1995-02-21 Semicoductor Energy Laboratory Co., Ltd. Nonsingle crystal semiconductor and a semiconductor device using such semiconductor
GB2140203B (en) * 1983-03-15 1987-01-14 Canon Kk Thin film transistor with wiring layer continuous with the source and drain
GB8406330D0 (en) * 1984-03-10 1984-04-11 Lucas Ind Plc Amorphous silicon field effect transistors
JPS60213062A (ja) * 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
JPS61228671A (ja) * 1985-04-02 1986-10-11 Hitachi Ltd 薄膜トランジスタ
WO1989002095A1 (en) * 1987-08-27 1989-03-09 Hughes Aircraft Company Lcmos displays fabricated with implant treated silicon wafers
US4849805A (en) * 1987-11-20 1989-07-18 General Electric Company Radiation hardened integrated circuit and method of making the same
JPH01217325A (ja) * 1988-02-25 1989-08-30 Sharp Corp 液晶表示装置
US5231039A (en) * 1988-02-25 1993-07-27 Sharp Kabushiki Kaisha Method of fabricating a liquid crystal display device
DE68916401T2 (de) * 1988-10-03 1994-11-17 Toshiba Kawasaki Kk Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung.
JP3226223B2 (ja) * 1990-07-12 2001-11-05 株式会社東芝 薄膜トランジスタアレイ装置および液晶表示装置
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5218214A (en) * 1991-05-17 1993-06-08 United Technologies Corporation Field oxide termination and gate oxide
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2894391B2 (ja) * 1991-09-20 1999-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5459347A (en) * 1991-12-30 1995-10-17 Nippon Telegraph And Telephone Corporation Method of making field-effect semiconductor device on SOI
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
KR940006273A (ko) * 1992-06-20 1994-03-23 오가 노리오 스태틱램(sram) 장치 및 그 제조방법
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
FR2708142B1 (fr) * 1993-07-22 1995-08-18 Commissariat Energie Atomique Procédé de fabrication d'un transistor en technologie silicium sur isolant.
US5567966A (en) * 1993-09-29 1996-10-22 Texas Instruments Incorporated Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain
US5418391A (en) * 1994-03-31 1995-05-23 Vlsi Technology, Inc. Semiconductor-on-insulator integrated circuit with selectively thinned channel region
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
US5567958A (en) * 1995-05-31 1996-10-22 Motorola, Inc. High-performance thin-film transistor and SRAM memory cell
US5736435A (en) * 1995-07-03 1998-04-07 Motorola, Inc. Process for fabricating a fully self-aligned soi mosfet
US5627097A (en) * 1995-07-03 1997-05-06 Motorola, Inc. Method for making CMOS device having reduced parasitic capacitance
US5742373A (en) * 1995-10-13 1998-04-21 Massachusetts Institute Of Technology Color microdisplays and methods of manufacturing same
JP3296975B2 (ja) * 1996-08-22 2002-07-02 シャープ株式会社 薄膜トランジスタ及びその製造方法
US5965861A (en) * 1997-02-07 1999-10-12 Ncr Corporation Method and apparatus for enhancing security in a self-service checkout terminal
US5982553A (en) 1997-03-20 1999-11-09 Silicon Light Machines Display device incorporating one-dimensional grating light-valve array
US5982004A (en) * 1997-06-20 1999-11-09 Hong Kong University Of Science & Technology Polysilicon devices and a method for fabrication thereof
US6088102A (en) 1997-10-31 2000-07-11 Silicon Light Machines Display apparatus including grating light-valve array and interferometric optical system
US6271808B1 (en) 1998-06-05 2001-08-07 Silicon Light Machines Stereo head mounted display using a single display device
US6130770A (en) 1998-06-23 2000-10-10 Silicon Light Machines Electron gun activated grating light valve
US6101036A (en) 1998-06-23 2000-08-08 Silicon Light Machines Embossed diffraction grating alone and in combination with changeable image display
US6215579B1 (en) 1998-06-24 2001-04-10 Silicon Light Machines Method and apparatus for modulating an incident light beam for forming a two-dimensional image
JP4401488B2 (ja) * 1998-09-01 2010-01-20 キヤノン株式会社 光電変換装置
FR2815143B1 (fr) * 2000-10-11 2005-11-18 Lg Philips Lcd Co Ltd Substrat reseau pour un affichage a cristaux liquides et methode de fabrication de celui-ci
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6952040B2 (en) * 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US7050878B2 (en) 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US6979605B2 (en) * 2001-11-30 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP3992976B2 (ja) 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6839479B2 (en) 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US7046420B1 (en) 2003-02-28 2006-05-16 Silicon Light Machines Corporation MEM micro-structures and methods of making the same
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
JP2006041115A (ja) * 2004-07-26 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器
US8127706B2 (en) * 2005-05-02 2012-03-06 Fairfield Industries Incorporated Deck configuration for ocean bottom seismometer launch platforms
JP2007081335A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置
CN101617354A (zh) 2006-12-12 2009-12-30 埃文斯和萨瑟兰计算机公司 用于校准单个调制器投影仪中的rgb光的系统和方法
US8358317B2 (en) 2008-05-23 2013-01-22 Evans & Sutherland Computer Corporation System and method for displaying a planar image on a curved surface
US8702248B1 (en) 2008-06-11 2014-04-22 Evans & Sutherland Computer Corporation Projection method for reducing interpixel gaps on a viewing surface
US8077378B1 (en) 2008-11-12 2011-12-13 Evans & Sutherland Computer Corporation Calibration system and method for light modulation device
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR101867003B1 (ko) * 2009-12-18 2018-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR102237655B1 (ko) * 2010-01-15 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
CN102714026B (zh) 2010-01-24 2016-09-14 株式会社半导体能源研究所 显示装置
US9641826B1 (en) 2011-10-06 2017-05-02 Evans & Sutherland Computer Corporation System and method for displaying distant 3-D stereo on a dome surface
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL282170A (de) * 1961-08-17
US3484662A (en) * 1965-01-15 1969-12-16 North American Rockwell Thin film transistor on an insulating substrate
SE317137B (de) * 1966-08-04 1969-11-10 Rca Corp
GB1267975A (en) * 1968-06-24 1972-03-22 Westinghouse Electric Corp Thin film electronic components on flexible substrates and the apparatus and process for producing same
US3669060A (en) * 1970-09-24 1972-06-13 Westinghouse Electric Corp Mask changing mechanism for use in the evaporation of thin film devices
DE2636873A1 (de) * 1976-08-17 1978-02-23 Siemens Ag Halbleiterbauelement mit zwei gekreuzten teildioden und mit transistorartigen eigenschaften
US4119992A (en) * 1977-04-28 1978-10-10 Rca Corp. Integrated circuit structure and method for making same
US4177473A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. Amorphous semiconductor member and method of making the same
JPS5522811A (en) * 1978-08-04 1980-02-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacturing of semiconductor apparatus
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
JPS5598868A (en) * 1979-01-23 1980-07-28 Sumitomo Electric Ind Ltd Insulated gate type field effect semiconductor device
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4317686A (en) * 1979-07-04 1982-03-02 National Research Development Corporation Method of manufacturing field-effect transistors by forming double insulative buried layers by ion-implantation
US4431271A (en) * 1979-09-06 1984-02-14 Canon Kabushiki Kaisha Display device with a thin film transistor and storage condenser
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
JPS5662356A (en) * 1979-10-26 1981-05-28 Seiko Instr & Electronics Ltd Logic integrated circuit device and its manufacturing method
DE3046358A1 (de) * 1979-12-13 1981-09-17 Energy Conversion Devices Inc., 48084 Troy, Mich. Feldeffekt-transistor
JPS5692573A (en) * 1979-12-26 1981-07-27 Citizen Watch Co Ltd Display panel
GB2140617B (en) * 1980-03-03 1985-06-19 Raytheon Co Methods of forming a field effect transistor
GB2070858B (en) * 1980-03-03 1985-02-06 Raytheon Co Shallow channel field effect transistor
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5710266A (en) * 1980-06-23 1982-01-19 Fujitsu Ltd Mis field effect semiconductor device
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS5754370A (en) * 1980-09-19 1982-03-31 Nippon Telegr & Teleph Corp <Ntt> Insulating gate type transistor
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
JPS57126131A (en) * 1981-01-28 1982-08-05 Toshiba Corp Manufacture of semiconductor device
JPS5812365A (ja) * 1981-07-15 1983-01-24 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタ及びその製造方法
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US4399605A (en) * 1982-02-26 1983-08-23 International Business Machines Corporation Method of making dense complementary transistors
JPS5978557A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 相補型ｍｏｓ半導体装置の製造方法
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
US5047356A (en) * 1990-02-16 1991-09-10 Hughes Aircraft Company High speed silicon-on-insulator device and process of fabricating same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-B.: Eiji, Kaneko: Liquid-Crystal Matrix Displays. In: Advances in Image Pickup and Display, Academic Press, 1981, Vol. 4, S. 59-71
US-Z.: IBM Techn. Disclosure Bull., Bd. 23, Nr. 1, Juni 1980, S. 351,352
US-Z: Appl. Phys. Lett., Bd. 37, 1980, S. 936, 937 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839707A (en) * 1987-08-27 1989-06-13 Hughes Aircraft Company LCMOS displays fabricated with implant treated silicon wafers

Also Published As

Publication number Publication date
GB2118365A (en) 1983-10-26
US5124768A (en) 1992-06-23
FR2536194B1 (fr) 1990-11-30
GB8309750D0 (en) 1983-05-18
US5294555A (en) 1994-03-15
GB2118365B (en) 1986-04-30
HK88687A (en) 1987-12-04
FR2536194A1 (fr) 1984-05-18
FR2527385A1 (fr) 1983-11-25
DE3312743C2 (de) 1986-12-18
FR2527385B1 (fr) 1987-05-22
DE3348083C2 (de) 1993-07-01

Similar Documents

Publication Publication Date Title
DE3312743A1 (de) Duennfilm-transistor und solchen verwendende aktivmatrixanordnung
DE3029125C2 (de) Halbleiterspeicher
DE3130407C2 (de)
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE3046721C2 (de) Programmierbare Speicherzelle und Verfahren zu ihrer Herstellung
DE3226555C2 (de)
DE3002343C2 (de)
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE69734643T2 (de) Elektronische einrichtung mit nitrid-chrom enthaltenden elektroden und verfahren zur herstellung
DE2653724A1 (de) Halbleiter-schaltelement mit irreversiblem verhalten und halbleiterspeicher unter verwendung des halbleiter-schaltelements
DE2300847B2 (de) Halbleiterfestwertspeicher
DE2627827A1 (de) Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert
DE19533709A1 (de) Nicht-flüchtige Halbleiterspeichervorrichtung und Herstellungsverfahren derselben
DE3031748A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2916426A1 (de) Halbleiteranordnung
DE69633533T2 (de) Herstellung eines Gitters mit metallischen Abtastzeilen zur Steuerung von Halbleiter-Gitterzeilen
DE3009719A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE3224287C2 (de)
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE3315671C2 (de) Dünnfilmtransistor
DE3235641C2 (de)
DE3923619C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA SUWA SEIKOSHA, SHINJUKU, TOKIO-TO

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3348083

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3348083

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 3348083

Format of ref document f/p: P

8328 Change in the person/name/address of the agent

Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING

8327 Change in the person/name/address of the patent owner

Owner name: SEIKO EPSON CORP., TOKIO/TOKYO, JP