DE2916426A1

DE2916426A1 - Halbleiteranordnung

Info

Publication number: DE2916426A1
Application number: DE19792916426
Authority: DE
Inventors: Norikazu Hashimoto; Hisao Katto; Osamu Minato; Shin-Ichi Muramatsu; Yoshio Sakai; Toshio Sasaki; Akihiro Tomozawa
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-04-24
Filing date: 1979-04-23
Publication date: 1979-10-31
Also published as: JPS5810863B2; JPS54140488A; NL7903147A; US4377819A

Description

HITACHI, LTD., - Tokyo,, Japan

Halbleiteranordnung

Die Erfindung bezieht sich allgemein auf eine Halbleiteranordnung und insbesondere auf ein Widerstandselement, das aus polykristallinem Silizium gebildet ist und in integrierten Halbleiterschaltungen od. dgl. verwendet wird.

In statischen integrierten Speicherschaltungen wird z. B. ein Widerstandselement aus polykristallinem Silizium gebildet.

Im Fall einer in Fig. 1 dargestellten statischen Speicherzelle sind aus polykristallinem Silizium (im folgenden mit PoIy-Si abgekürzt) gebildete und einen hohen Widerstand von nicht weniger als 10 Ohm (JV) aufweisende Lastwiderstände RI und R2 zwischen einer Stromquelle V_D und Feldeffekttransistoren T- und T₂ mit isolierter Steuerelektrode (im folgenden als MOS-Transistor bezeichnet) angeschlossen. Im einzelnen ist eine aus PoIy-Si gebildete Verdrahtung 21 in einen Hochwiderstandsteil 22, der durch niedrige Dotierstoffionenimplantierung hergestellt ist, und einen Niedrigwiderstandsteil 23 aufgeteilt, der durch starke Dotierstoffdiffusion od. dgl. Prozeß hergestellt ist_f

wie die Fig. 2 und 3 erkennen lassen, die einen Verdrahtungsleiter in Aufsicht bzw. im Schnitt zeigen. In Fig. erkennt man eine Siliziumdioxid(SiO₃)-Schicht 31, eine Phosphorsilikatglas (PSG)-Schicht 32 und ein Silizium-(Si)-Substrat 33. Der Widerstandswert der Widerstandselemente aus polykristallinem Silizium oder PoIy-Si läßt sich auf einen gewünschten Wert im Bereich von beispielsweise 10 bis 10 -Λ. steuern, welcher Wert steuerbar durch die mittels Ionenimplantierung Implantierte Dotierstoffdosis bestimmt wird. Streustrom durch die MOS-Transistoren T. und T₂ wird durch einen geringen Strom kompensiert, der durch das Hochwiderstands-Poly-Si-Element 22 fließt, wodurch Information als in der Speicherzelle gespeichert gehalten wird. Demgemäß ist es sehr wichtig, den geringen Strom zu steuern, der durch das Hochwiderstands-Poly-Si-Element fließt. In Fig. 1 bezeichnet die Bezugsziffer 11 eine Wortleitung und die Bezugsziffer 12 eine Datenleitung. Tr^ und T- sind weitere Transistoren.

Das Poly-Si-Widerstandselement leidet an dem Nachteil, daß sein Widerstandswert unerwünscht verringert wird, wenn das Widerstandselement Behandlungen, wie z. B. die Bildung einer Schutzschicht für Zwischenverbindungsschichten im Anschluß an die Bildung von Aluminium (Al)-Metallisierungsschichten durchmacht und dann Wärmebehandlungen, wie z. B. einem Anlassen in Wasserstoff, und einem "cerdip" (Glaseinformen) bei einer Temperatur von e twa 450 ⁰C unterworfen wird.Beispielsweise veranschaulicht eine in Fig. dargestellte Kurve 41, wie der Widerstandswert eines PoIy-Si-Widerstandselements infolge des Wasserstoff (H₃)-Anlaßprozesses sinkt. Es ist jedoch zu erwähnen, daß die

Abnahmerate des Widerstandswerts gewöhnlich so gering ist, daß der Widerstandswert ohne erhebliche Abweichung von einem Standardwert bleibt.

In neuerer Zeit bringt die Entwicklung in der Harzeinformtechnik die Verwendung einer SiO^-Schicht, die durch ein Aufstäubverfahren gebildet wird, und einer Siliziumnitrid (z. B. Si₃N₄)-Schicht mit sich, die nach einem Plasmaverfahren (oder Glimmentladungsverfahren) für die äußere Schutzschicht zum Schutz der Zwischenverbindungsschichten unter Bevorzugung gegenüber der bisher bekannten, üblicherweise Phosphor (P) enthaltenden Siliziumdioxidsschicht (SiO₂- oder Phosphorsilikatglasschicht) gebildet wird. In diesem Fall erleidet das PoIy-Si-WiderStandselement mit einer darauf abgeschiedenen Si₃N₄-Schicht eine merkliche Änderung des Widerstandswerts, wie durch eine Kurve 42 in Fig.4 veranschaulicht ist, wenn es dem Wasserstoffanlaßverfahren unterworfen wird. Andererseits sinkt, wenn eine aufgestäubte SiO^-Schicht zu verwenden ist, der Widerstandswert des Poly-Si-Elements beträchtlich unmittelbar nach der Abscheidung der SiO^-Schicht. Ein solches Absinken des Widerstandswerts läßt sich bis zu einem gewissen Grad durch den anschließenden Wasserstoffanlaßprozeß kompensieren, wie durch eine Kurve 43 veranschaulicht wird. Jedoch kann eine Wiedereinstellung des Widerstandes auf die gewünschte Höhe nicht erreicht werden.

nimmt an, daß das PoIy-Si-Widerstandselement elektrischen Schädigungen aufgrund eines Plasmas ausgesetzt ist und zu Änderungen der elektrischen Eigenschaften durch

mögliche Kontaminierung der Si₃N₄-SChIcIIt neigt. Eine solche Änderung der elektrischen Charakteristik oder Eigenschaft scheint in ihrem Entstehungsmechanismus dem ähnlich zu sein, den man üblicherweise bei einem in ein Entladungsplasma angeordneten herkömmlichen MOS-Transistor beobachtet. Jedoch wurde gefunden, daß im Fall der oben beschriebenen Speicherzelle die elektrische Charakteristik, wie z. B. der Schwellenspannungswert der MOS-Transistoren, im Bereich des Standardwerts auch nach dem Wasserstoffanlaßprozeß bleibt.

Unter Berücksichtigung des Vorstehenden wird angenommen, daß die abgeschiedene PoIy-Si-Schicht eine Änderung bezüglich ihrer Leitfähigkeit aufgrund unerwünschter fester Ladungen und Oberflächenzustände durchmacht, die an der Grenzfläche arischen der Poly-Si-Schicht und einer Isolierschicht unter dem Einfluß eines Plasmas und einer Kontaminierung auch in dem Grad erzeugt sind, der im Fall eines in einem Einkristallsubstrat gebildeten MOS-Transistors vernachlässigt werden kann.

In Fig. 5, die als Aufsicht ein Muster einer Speicherzellenanordnung entsprechend der in Fig. 1 dargestellten mit dem Poly-Si-Widerstandselement zeigt, bezeichnet die Bezugsziffer 50 eine Aluminiummetallisierung für die Erdverbindung, die Bezugsziffern 51 und 52 bezeichnen durch Aluminiummetallisierung erzeugte Datenleiter, die Bezugsziffer 53 eine Diffusionsschicht, die Bezugsziffer 54 eine durch eine Poly-Si-Zwischenverbindungsschicht hergestellte Wortleitung, die Bezugsziffern 55, 56 und 57 bezeichnen Kontakt^JLerteile, und die Bezugsziffern 58, 59 und 60 bezeichnen Niedrigwiderstands-Verbindungsschichten, die aus n⁺-Leitfähigkeits-Poly-Si gebildet

9098U/0946

sind. Wie aus der Figur ersichtlich ist, erstreckt sich die als Datenleiter dienende Aluminiumetallisierungsschicht 51 über einen (A im dargestellten Aufbau) von zwei Hochwiderstands-Poly-Si-Schichtteilen A und B. Eine Schnittdarstellung des Teils A der Hochwiderstands-Poly-Si-Schicht sowie der angrenzenden Bereiche ist schematisch in Fig. 6 dargestellt. Da das Potential an der als Datenleiter dienenden Aluminiununetallisierungsschicht 51 auf ein Niveau nahe dem Speisespannungsniveau (ζ. Β. 5 V) gesteigert wird, bildet sich ein Kanal am Hochwiderstands-Poly-Si-Teil A, der unter der Aluminiummetallisierungsschicht 51 liegt, aufgrund des parasitären MOS (Metall-Oxid-Halbleiter)-Effekts, wodurch der Stromfluß im Hochwiderstands-Poly-Si-Teil A merklich gesteigert wird, was natürlich vom Gesichtspunkt der

Verlustleistung unerwünscht ist. In Fig. 6 bezeichnen die Bezugsziffer 61 eine giO₂-Schicht, die Bezugsziffer eine Phosphorsilikatglasschicht und die Bezugsziffer 63 ein Siliziumsubstrat.

Fig. 7 veranschaulicht graphisch die Änderung des durch die oben beschriebene Hochwiders tands-Poly-Si-Schicht fließenden geringen Stroms als Funktion einer Steuerspannung an einer auf der Hochwiders tands-Poly-Si-Schicht unter Zwischenfügung / einer PSG-Schicht von etwa 0,8 .um Dicke gebildeten Aluminiumsteuerelektrode. Wie aus dieser Figur ersichtlich ist, wächst, wenn die Steuerspannung an der Aluminiumsteuerelektrcde über eine bestimmte Spannung (in dem in Fig. 7 dargestellten Beispiel etwa 4 V) ansteigt, der durch das Hochwiderstands-Poly-Si fließende Strom, was

durch die Tatsache erklärt werden kann, daß ein Kanal an der Oberfläche der Hochwiderstands-Poly-Si-Schicht unter der PSG-Schicht aufgrund des parasitären'MDS-Effekts unter dem Einfluß des Steuerpotentials an der Aluminiumsteuerelektrode gebildet wird. Ein solcher parasitärer /MOS-Effekt ist natürlich nachteilig, da die Verlustleistung in der Speicherzelle unerwünscht erhöht wird. Besonders, wenn eine Nitridschicht zusätzlich als äußere Schutzschicht auf der PSG-Schicht nach einem Plasmaabscheideverfahren gebildet wird, neigt das Niveau der SteuerSpannung, bei dem der durch die Hochwiderstands-Poly-Si-Schicht fließende Strom zu wachsen beginnt, zum Absinken, wodurch die Verwendung der durch das Plasmaabscheideverfahren gebildeten Nitridschicht ggf. unpraktikabel gemacht wird.

Der andere Teil B der in Fig. 5 dargestellten Hochwiderstands-Poly-Si-Schicht weist keine sich darauf erstreckende Aluminiumetallisierungsschicht auf, sondern ist direkt nur mit einer PSG-Schicht überzogen, wie in der Schnittdarstellung in Fig. 8 gezeigt ist. Jedoch sinkt, wenn die Nitrid (Si₃N₄)-Schicht über der Aluminiummetallisierungsschicht unter Zwischenfügung der PSG-Schicht nach einem Plasmaverfahren gebildet wird, der Widerstandswert des Poly-Si-Teils B unter der Si₃N₄-ScIIiClIt wie im Fall des oben beschriebenen Poly-Si-Teils B, was nachteilig zu einer entsprechenden Steigerung der Verlustleistung führt.

Der Erfindung liegt die Aufgabe zugrunde, unter Überwindung der erwähnten Nachteile bei dem bekannten PoIy-Si-Widerstandselement eine Halbleiteranordnung mit Poly-Si-Wider-

standselementen in einem Aufbau zu entwickeln, der gegenüber Streuströmen aufgrund eines parasitären MOS-Effekts immun und gegenüber elektrischen Schädigungen und Beeinträchtigungen während eines Plasma- und/oder Aufstäubverfahrens im wesentlichen unempfindlich ist und im wesentlichen keine Änderungen der elektrischen Eigenschaften erleidet, auch wenn die Siliziumnitrid-Schicht als Schutzschicht abgeschieden wird.

Mit anderen Worten soll mit der Erfindung ein neuer Aufbau einer Halbleiteranordnung mit PoIy-Si-Widerstandselementen ausgehend von der im Lauf der Untersuchung der bekannten Poly-Si-Widerstände erworbenen Kenntnis zum

von
Auffinden der U rsachen/äeren unerwünschten Eigenschaften

entwickelt werden.

Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist eine Halbleiteranordnung mit wenigstens einem Widerstandselement, das aus einem aus polykristallinem Silizium gebildeten Widerstandsteil hohen Widerstands und aus aus polykristallinem Silizium niedrigen Widerstands gebildeten Endteilen an beiden Endbereichen des Widerstandsteils zusammengesetzt ist, mit dem Kennzeichen, daß auf dem Widerstandsteil unter Zwischenfügung einer Isolierschicht eine Elektrode angebracht ist, die mit Erdpotential verbunden ist.

Nach einer Ausgestaltung der Erfindung besteht die Isolierschicht aus einer Siliziumdioxid als einen Hauptbestandteil enthaltenden Schicht.

Nach einer anderen Ausgestaltung der Erfindung enthält die Isolierschicht eine erste, Siliziumdioxid als einen Hauptbestandteil enthaltende Schicht und eine zweite, auf der ersten Schicht durch chemische Dampfabscheidung gebildete Schicht aus Siliziumnitrid.

Vorzugsweise weist die erste Schicht eine Dicke im Bereich von 5 bis 100 nm auf, während die zweite Schicht vorzugsweise eine Dicke im Bereich von 30 bis 100 nm hat.

Die Endteile des Widerstandselements können p-Leitfähigkeit aufweisen, wobei wenigstens einer der Endteile yorteilmit einem Kontakt versehen iätv der aus polykristallinem η-Silizium niedrigen Widerstands gebildet ist.

Vorzugsweise s teilt das Widerstandselement einen Lastwiderstand eines Speicherkreises dar, während die Elektrode eine geerdete Elektrode des Speicherkreises bildet.

Die Erfindung gibt also eine Halbleiteranordnung mit wenigstens einem aus polykristallinem Silizium gebildeten Widerstandselement mit hohem Widerstand an, bei der eine Elektrode auf dem Hochwiderstands-PolykristallInsiliziumbereich unter Zwischenfügung einer Siliziumdioxidschicht vorgesehen und mit Erdpotential verbunden ist, so daß man beim Verhalten des Widerstandselements eine hohe Stabilität erzielt.

Die Erfindung wird anhand der in der Zeichnung veran-

9095U/0945

schaulichten Ausführungsbeispiele näher erläutert; darin zeigen:

Fig. 1 eine Schältungsskizze zur Darstellung einer Schaltungsanordnung einer statischen Speicherzelle;

Fig. 2 eine Aufsicht zur Veranschaulichung eines Musters eines polykristallinen Silizium- oder Poly-Si-Widerstandselemen ts;

Fig. 3 einen Schnitt zur Darstellung einer PoIy-Si-Widerstandsschicht zusammen mit benachbarten Bereichen;

Fig. 4 ein Diagramm zur Darstellung der Änderung des Widerstandswerts eines Poly-Si-Widerstandselemen ts nach verschiedenen Wärmeprozessen;

Fig. 5 eine Aufsicht eines Aufbaumusters der in Fig. 1 dargestellten Speicherzelle bei Verwirklichung als Halbleiteranordnung;

Fig. 6 einen Schnitt eines Widerstandsteils A in Fig. 5;

Fig. 7 eine graphische Darstellung der Einflüsse der Anbringung einer Al-Metallisierungsschicht auf elektrische Eigenschaften eines PoIy-Si-Widerstandselements A in dem in Fig. 6 dargestellten Aufbau;

Fig. 8 einen Schnitt durch einen Widerstandsteil oder ein Widerstandselement B in Fig. 5;

9D98U/094S

Fig. 9 einen Schnitt zur Darstellung eines Aufbau s einer Halbleiteranordnung gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 10 eine Aufsicht zur Darstellung eines Aufbaumusters einer Speicherzelle gemäß einem ersten Ausführungsbeispiel der Erfindung;

Fig. 11A, 11B, 11C, 11D, 11E und 11F Schnittdarstellungen zur Veranschaulichung der Herstellungsschritte der Speicherzelle gemäß dem ersten Ausführungsbeispiel der Erfindung;

Fig. 12 eine graphische Darstellung der elektrischen Eigenschaften einer Halbleiteranordnung nach einem zweiten Ausführungsbeispiel der Erfindung;

Fig. 13 und 14 Schnittdarstellungen der Halbleiteranordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung;

Fig. 15A, 15B, 15C, 15D, 15E, 15F, 15G, 15H und 151 Schnittdarstellungen zur Veranschaulichung der Herstellungsschritte der Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung;

Fig. 16 und 17 Diagramme zur Darstellung der elektrischen Eigenschaften der Anordnung nach dem zweiten Ausführungsbeispiel der Erfindung;

Fig. 18 eine Schnittdarstellung-eines Poly-Si-Widerstandselements von η -i-n -Aufbau;

Fig. 19 ein Diagramm zur Darstellung der Stromänderung durch ein Poly-Si-Widerstandselement als Funktion von dessen Länge;

9O98U/0945

Fig. 20 ein Diagramm zur Darstellung parasitärer fMDS-Effekte von Poly-Si-Widerständen;

Fig. 21A und 21B Schnittdarstellungen eines Halbleiteraufbaus gemäß einem dritten Ausführungsbeispiel der Erfindung; und

Fig. 22A, 22B_r 22C und 22D Schnittdarstellungen zur Veranschaulichung der Herstellungsschritte des Aufbaus gemäß dem dritten Ausführungsbeispiel der Erfindung.

Ausführungsbeispiel· 1

Gemäß Fig. 9 wird eine Aluminiumelektrode 93 auf einer Hochwiderstands-Poly-Si-Schicht 90 unter Zwischenfügung einer PSG-Schicht 92 ausgebildet. Mit einem solchen Aufbau läßt sich, wenn die Aluminiumelektrode 93 mit dem Boden- oder Erdpotential verbunden ist, der parasitäre MOS-Effekt aufgrund elektrischen Rauschens wirksam unterdrücken. Weiter ermöglicht dieser Aufbau, daß eingNitridschichfcnach einem Plasmaverfahren abgeschieden wird, um als Passivierungs- oder Schutzschicht zu dienen. In Fig. 9 sind weiter eine SiO^-Schicht 91, Niedrigwiderstands-Poly-Si-Teile 94 und 95 von n⁺-Leitfähigkeit und ein Siliziumsubstrat 96 dargestellt.

Fig. 10 zeigt in Aufsicht ein Aufbaumuster einer Speicherzelle mit einer in Fig. 1 dargestellten Schaltkreisausbildung und mit Hochwiderstands-Poly-Si-Teilen, die von Aluminiumelektroden des Erdpotentials bedeckt sind. Kein parasitärer Kanal wird zu den Hochwiderstands-Poly-Si-Teilen A und B erzeugt, weil diese Teile A und B mit der geerdeten

509844/8945

Aluminiumelektrode 50 überzogen sind. Heiter wird die Ausübung eines elektrischen Einflusses einer auf der Aluminiumelektrode nach einem Piasinaverfahren abgeschiedenen Si^N.-Schicht auf die Hochwiderstands-Poly-Si-Teile durch die Schirmwirkung der geerdeten Aluminiumelektrode verhindert. In dieser Weise kann eine statische Speicherzellenanordnung mit den Hochwiderstands-Poly-Si-Teilen verwirklicht werden, die bezüglich des Aufbaues und Betriebs stabil ist.

Ein Herstellungsverfahren einer Speicherzellenanordnung gemäß einem Ausführungsbeispiel der Erfindung wird in den Fig. 11A bis 11F veranschaulicht. Zunächst wird eine Oxidschicht 101 von etwa 1O ,um Dicke auf der Oberfläche eines Siliziumsubstrats 1OO durch ein örtliches oder selektives Oxydationsverfahren gebildet. Anschließend läßt man, nachdem eine Gatteroxidschicht 1O2 von etwa 50 bis 100 nm Dicke auf der Substratoberfläche an einem Aktivelementbereich gebildet wurde, eine Hochwiderstands-Poly-Si-Schicht 103 einer Dicke von etwa 30 bis 5O nm über der gesamten Oberfläche des Plättchens aufwachsen (Fig. 11A). Danach werden ein PolySi-Bereich 1O4, der zur Bildung einer Steuerelektrode bestimmt ist, eine Verdrahtungsschicht 105 und ein Widerstände 1O6 bildender PoIy-Si-Bereich nach einem Fotoätzverfahren gebildet (Fig. 11B). Danach werden SiO₂-Schichten 1O7 einer Dicke von über 1OO nm nur auf den für die Hochwiderstands-Poly-Si-Teile oder -schichten bestimmten Bereichen gebildet. Anschließend wird ein Dotierstoff mit hoher Dotierstoffkonzentration in die PoIy-Si-Bereiche 1O4, 1O5 und 1O6 und

909844/094S

das Siliziumsubstrat 100 unter Verwendung der SiO--Schichten als Maske dotiert, um dadurch Niedrigwiderstandsschichten 108 und 109 zu bilden (Fig. 11C). In diesem Zusammenhang ist zu erwähnen, daß ein Dotierstoff in die Bereiche, die für die Niedrigwiders tandsschichten bestimmt sind, vorab nach der Bildung der Poly-Si-Schicht über der ganzen Plättchenoberfläche eingeführt werden kann, um dadurch den Widerstand dieser Bereiche weiter zu senken. Dann werden PSG-Schichten 110 in einer Dicke von 0,5 bis 1,0 ,um abgeschieden, und die Einheit wird einem Wärmebehandlungsprozeß von 10 bis 20 min bei 900 bis 1000 ⁰C in der Stickstoffgasatmosphäre unterworfen, worauf die Bildung von Kontaktlöchern folgt (Fig.11D). Beim nächsten Schritt (Fig. 11E) wird eine Aluminiumschicht einer Dicke von 0,8 bis 1,O ,um durch ein Aufdampfverfahren abgeschieden, und dann werden Aluminiumelektroden 111 und 112 nach einem Fotoätzverfahren gebildet. So wird die freie Oberfläche der Hochwiderstands-Poly-Si-Schicht 113 von der geerdeten Aluminiumelektrode 112 bedeckt. Schließlich wird die so gebildete Einheit bei 400 bis 500 ⁰C 30 bis 60 min in Wasserstoffgasatmosphäre angelassen, eine PSG-Schicht 114 wird als Passivierschicht abgeschieden, und schließlich wird eine Si₃N₄-Schicht 115 nach einem Plasmaverfahren abgeschieden (Fig. 11F).

Es ist möglich, eine statische Speicherzellenanordnung mit einer hohen Verläßlichkeit und einer verbesserten Stabilität dank des oben beschriebenen Aufbaus und Herstellungsverfahrens zu verwirklichen. Im übrigen sind noch ein Widerstandsbereich 116, ein MOS-Transistorbereich 117 und

809844/.· 948

ein Verdrahtungsbereich 118 in Fig. 11F dargestellt.

Ausführungsbeispiel 2

Die Änderung des Widers tandswerts der PoIy-Si-Widerstandsschicht kann auf der Basis der Schwellenspannung V„, und des Verstärkungsfaktors ß eines Dünnfilmtransistors (parasitischen MOS) bewertet werden, bei dem angenommen wird, daß er ein durch das Siliziumsubstrat gebildetes Gatter hat (dessen Potential im Betrieb O Volt ist). Im einzelnen wird die Schwellenspannung V_T in der negativen Richtung verschoben, während der Faktor ß in gewissem Grad als Ergebnis des Wärmebehandlungsverfahrens, wie z. B. der "cerdip" oder Glaseinformung, anwächst, wie durch die Kurven 121 bis 124 in Fig. 12 veranschaulicht ist.

In diesem Zusammenhang wurde gefunden, daß die Abscheidung einer Siliziumnitrid(Si^N.)-Schicht nach einem chemischen Dampfabscheideverfahren (CVD) im Be reich in der Nähe der Hochwiderstands-Poly-Si-Widersiandsschicht zur Unterdrückung der Änderung im Widerstandswert sehr wirksam ist. Eine solche Si₃N₄-SdIiClIt kann erzeugt werden, indem man von einem Teil der Diffusionsmaske Gebrauch macht, die zum Schutz der Hochwiderstands-Poly-Si-Schichten verwendet wird, wenn die Diffusion des Dotierstoffes mit hoher Konzentration in die Bereiche des Gatters, der Quelle und der Senke vorgenommen wird.

Gemäß Fig. 13 wird eine Hochwiderstands-Poly-Si-Schicht auf einer Isolierschicht 132 mit einer Dicke von 0,7 bis

9098U/0945

916426

1,3 ,um gebildet, die ihrerseits auf einem Siliziumsubstrat 131 gebildet ist. Es gibt üblicherweise um die Schicht 132 herum eine thermische Oxydationsschicht 134, die als Folge des Achtoxydationsprozesses bezeichneten Prozesse s,z. B. der Oxydation bei 1000 ⁰C während 10 min in trockenem Sauerstoffgas gebildet ist. Die Dicke der thermischen Oxidschicht aus SiO- liegt im Bereich von 5 bis 100 nm und vorzugsweise im Bereich von 10 bis 20 nm. Wenn die thermische Oxidschicht 134 übermäßig dünn XSt₇ ergibt sich eine Instabilität im Betrieb, während eine übermäßig dicke thermische Oxidschicht deren beabsichtigte Wirksamkeit beeinträchtigt. Die obere Grenze der Dicke sollte vorzugsweise unter 50 nm sein. Eine Si₃N₄ 135 wird nach dem CVD-Verfahren so abgeschieden, daß sie die Hochwiderstands-Poly-Si-Schicht 133 umgibt. Die Dicke der Si₃N₄-SChIClIt sollte vorzugsweise im Bereich von 30 bis 100 nm liegen. In der P laxis wird, um eine Funktion einer Diffusionsmaske zu sichern, eine Siliziumoxidschicht 136, die Phosphor enthalten kann und eine Dicke im Bereich von 0,15 bis 0,3 ,um aufweist, in geschichteter Weise abgeschieden. Natürlich werden die Schichten 135 und 136 vorzugsweise unter Verwendung derselben Maske gebildet. Bei einer praktischen Anordnung werden Bereiche des Siliziumgatters, der Siliziümquelle und der Siliziumsenke durch die aufeinanderfolgenden Hochkonzentrat^ions-Dotierstoffdiffusionsprozesse gebildet, worauf dann das Verfahren der Abscheidung einer zweiten Isolierschicht 137 und ein Aluminiumaufdampfprozeß folgen, wodurch der angestrebte Halbleiteraufbau fertiggestellt wird.

S09844/0945

Bei dem oben beschriebenen Poly-Si-Widerstandsaufbau ist die Schwellenspannung V„, des parasitischen MOS bezüglich des Potentials am Substrat um 10 bis 20 V höher als die des bisher bekannten Aufbaus. Daneben wurde überraschend gefunden, daß die Schwellenspannung V_, eher in die positive

Richtung als in die negative Richtung nach den Wärmewird behandlungen, wie z. B. Glaseinformung, verschoben, wie durch die Kurven 123 und 124 in Fig. 12 veranschaulicht wird. Eine solche Wirkung kann durch die Tatsache erklärt werden, daß die in die Si₃N₄-SdIiClIt eingeführte Beanspruchung in günstigen Richtungen an Seitenteilen der Poly-Si-Schicht wirkt und daß eine Sperrfunktion gegen Fremdmetallionen und Wasserstoff auftritt.

Im Fall des jetzt beschriebenen Ausführungsbeispiels ist es ausreichend, daß die Si^N^-Schicht 135 nur den Niedrigkon sntrationsbereich der Poly-Si-Schicht bedeckt, während der Hochkonzentrationsbereich 138 (s. Fig. 14) mit Ausnahme von ^f>Überlappungsteilen desselben unbedeckt bleibt.

Ein Verfahren zur Herstellung eines Widerstandselements des oben beschriebenen Aufbaues ist in den Fig. 15A bis 151 veranschaulicht. Eine Poly-Si-Schicht mit einem hohen Widerstand von 10 bis 10 -TL /Quadrat und einer Dicke von 30 bis 50 nm wird auf einer SiO₂-Schicht 151 von etwa 1 ,um Dicke abgeschieden, und ein Muster 152 wird durch ein Fotoätzverfahren gebildet (Fig.15A). Eine SiO₂~Schicht 153 mit einer Dicke von 10 bis 20 nm wird dann auf der Oberfläche des Poly-Si-Schichtmusters bei einer Temperatur von 800 bis

909844/8945

1000 ⁰C in einer Sauerstoffgasatmosphäre gebildet. Anschließend wird eine Si₃N₄-SChIcIIt 154 von 50 bis 100 nm Dicke über der PoIy-Si-Schicht 152 unter Zwischenfügung der SiO^-Schicht nach einem chemischen Dampfabscheideverfahren (CVD) abgeschieden (Fig. 15B). Weiter wird eine SiO₂~Schicht 155 von 200 bis 300 nm Dicke auf der Si^-Schicht 154 nach einem CVD-Verfahren abgeschieden (Pig. 15C). Dann wird ein Hochkonzentrations-Dotierstoffbereich (Niedrigwiderstandsbereich) örtlich in der Poly-Si-Schicht 152 gebildet. Zu diesem Zweck kann ein thermisches Diffusionsverfahren und ein Ionenimplantierverfahren angewandt werden. Nach dem thermischen Diffusionsverfahren wird ein SiO₂-Schichtmuster 155 auf der Poly-Si-Schicht nach einem Fotoätzverfahren zur Verwendung als Diffusionsmaske für das selektive oder örtliche Entfernen der Si-jN.-Schicht 154 und der SiO^-Schicht 153 nach einem Fotoätzverfahren gebildet, um dadurch entsprechend die darunterliegende Poly-Si-Schicht freizulegen. Anschließend wird ein Dotierstoff, wie z. B. Phosphor oder Bor, stark mit einer Dotier-

14-3 stoffkon ζ entration von mehr als 10 cm eingeführt, um dadurch stark dotierte Dotierstoffbereiche 156 zu bilden (Fig.15G). Danach wird eine PSG-Schicht 159 von 0,5 bis 1,0 ,um Dicke nach einem CVD-Verfahren abgeschieden, und es werden Kontaktierlöcher 150 nach einem Fotoätzverfahren gebildet (Fig. 15E).

Nach den Ionenimplantierverfahren werden Dotierstoffionen 158, wie z. B. Phosphor- oder Borionen, in die Poly-Si-Schicht mit einer Konzentration von 10 bis 10 cm

implantiert, um dadurch stark dotierte Dotierstoffbereiche 157 zu bilden (Fig. 15G). Dann wird die Si₃N₄-SChIdIt nach einem chemischen Ätzverfahren oder einem Plasmaätzverfahren entfernt. Jedoch wird die unter der SiO₂~Schicht liegende Si₃N₄-SdIiClIt nicht entfernt. Anschließend wird eine PSG-Schicht 159 abgeschieden, und es werden Kontaktierlöcher 150 gebildet (Fig. 15H). Alternativ kann die Si₃N₄-SdIiClVt unentfernt gelassen werden, und die PSG-Schicht 159 kann auf der Si^N.-Schicht abgeschieden werden. In diesem Fall können nach Bildung der Kontaktierlöcher die freigelegten Si₃N₄-.Bereiche nach einem chemischen Ätzverfahren oder nach einem Plasmaätzverfahren entfernt werden;.Im Anschluß an die Bildung der Kontaktierlöcher in der PSG-Schicht werden Aluminiumelektroden 160 mit einer Dicke von 0,8 bis 1,0 ,um gebildet, worauf die Abscheidung einer PSG-Schicht 161 von 0,1 bis 0,5 ,um Dicke folgt, die als Passivier- oder Schutzschicht dient. Schließlich wird eine Si₃N₄-SdIiClIt 162 auf der PSG-Schicht mit einer Dicke von 1,0 bis 2,0 ,um abgeschieden (Fig.15F und 15I>.

In den Fig. 16 und 17 bedeuten die Pfeile 165, 166 und 171 eine Änderung oder Verschiebung einer elektrischen Eigenschaft des parasitischen MOS aufgrund eines Anlassens in der Luft bei 400 C für 12 min. Die Verschiebung der Eigenschafts kurve 165 entspricht dem Aufbau, bei dem die Si₃N₄-SChIdIt nach dem CVD-Verfahren geb^.ildet wird. Die Verschiebung der Eigenschaftskurve 166 ergibt sich infolge der Bildung der Si₃N₄-Schicht nach dem CVD-Verfahren in Kombination mit der Aluminiumabschirmelektrode (von Nullpotential) , wie im Zusammenhang mit dem vorangehenden Aus-

9098U/094B

führungsbeispiel beschrieben wurde, während die Verschiebung 171 bei dem Aufbau stattfand, intern weder die Si₃N₄-SChXClIt noch die Abschirmaluminiumelektrode gebildet wird.

Ausführungsbeispiel 3

Fig. 18 zeigt schematisch einen Schnitt eines polykristallinen Silizium- oder PoIy-Si-WiderStandes in einer bisher bekannten statischen Speicherzelle, in der n-Kanal-MOS-Transistoren verwendet werden. An beiden Seiten eines PoIy-Si-Bereichs 181 mit hohem Widerstand sind Niedrigwider stands-Poly-Si-Bereiche 182 gebildet, die mit einem Dotierstoff von n-Leitfähigkeit, wie z. B. Phosphor (P) oder Arsen (As) dotiert sind. In Fig. 19 zeigt eine ausgezogene Kurve das Schwachstromverhalten des in Fig. dargestellten Hochwiderstands-Poly-Si-Bereichs als Funktion von dessen Länge L» Wie aus Fig. 19 ersichtlich ist, wird ein äußerst starker Strom aufgrund der Durchgriffserscheinung erzeugt, wenn die Länge L des Hochwiderstandsbereichs kürzer wird, was zu einem entsprechenden Anstieg der Verlustleistung in nachteiliger Weise führt. Es wurde gefunden, daß die Auslegungslänge des Hochwiderstandsbereichs vorzugsweise größer als 3 ,um bei dem in Fig. 18 dargestellten Aufbau, sein sollte, bei dem die η-Bereiche der Hochdotierstoffkonzentration nach dem Ionenimplantierverfahren gebildet sind. Andererseits ändert sich, wenn die Aluminiumelektrode auf dem Hochwiderstandsbereich des in Fig. 18 dargestellten Aufbaus unter Zwischenfügung der PSG-Schicht gebildet ist, die Stromcharakteristik des Hochwiderstands-Poly-Si-Bereichs als Funktion der Spannung V_Q an der Aluminiumelektrode in einer durch eine

ausgezogene Kurve in Fig. 20 dargestellten Weise. Wie aus dieser Figur ersichtlich ist, wächst, wenn eine höhere Spannung als einige Volt an den Hochwiders tandsbereich über die PSG-Schicht angelegt wird, der durch den Hochwiderstandsbereich fließende Strom ungünstigerweise aufgrund einer Art des parasitären MOS-Effekts. Dies bedeutet seinerseits, daß sich der durch den Hochwiderstandsbereich fließende Strom auch ändert, wenn eine polarisierte Isolierschicht, wie z. B. Si₃N₄, auf dem Hochwiderstandsbereich vorhanden ist.

Dn Rahmen der Erfindung wurde auch angestrebt, die oben beschriebenen Nachteile des bekannten Aufbaus zu beseitigen und eine verbesserte statische Speicherzelle mit den Hochwiderstands-Poly-Si-Bereichen einer verbesserten Stabilität bei einer hohenrIntegrationsdichte zu entwickeln. Hierzu lehrt die Erfindung einen Aufbau, bei dem die Hochwiderstands-Poly-Si-Schicht stark mit einem p-Dotierstoff, z. B. Bor (B) an ihren beiden Endbereichen dotiert ist.

Im einzelnen werden gemäß Fig. 21A und 21B, die in Schnittdarstellungen zwei Aufbaubeispiele eines polykristallinen Silizium- oder PoIySi-Widerstands gemäß der Erfindung zeigen, an beiden Seiten eines Hochwiderstandsbereichs 211 die Bereiche 212 und 213 gebildet, die stark mit einem p-Dotierstoff, wie z. B. Bor, mit

19 -3 einer Konzentration von wenigs tens 10 cm dotiert sind. Im Fall des in Fig. 21A gezeigten Aufbaus kann die elektrische Verbindung des unter einer Isolierschicht liegenden Halbleitersubstrats mit der Diffusionsschicht von

803844/0948

p-Leitfähigkeit durch Kontaktierung der stark dotierten

p-Schicht des Poly-Si-Widerstandsaufbaus direkt mit der p-Diffusionsschicht erreicht werden. Jedoch ist ein aluminiummetallisierter Draht für die Verbindung mit der n-Diffusionsschicht zu verwenden. Im Fall des in Fig. 21B dargestellten Aufbaus wird eine stark dotierte n-Schicht

19 -3 mit einer Dotierstoffkon zentration von wenigstens 10 am angrenzend an die stark dotierte p-Schicht 213 gebildet, die an einem Endbereich der Poly-Si-Widers tandsschicht gebildet ist. Bei diesem Aufbau wird, da der zwischen der stark dotierten n-Schicht 214 und der stark dotierten p-Schicht 213 gebildete übergang einen sehr niedrigen Widerstand aufweist, der kombinierte Widerstand des gesamten Aufbaus hauptsächlich durch den Widers tand des Hochwiderstandbereichs 211 bestimmt. Weiter ermöglicht dieser Aufbau, daß die n-Schicht 214 direkt- mit der n-Diffusionsschicht verbunden wird.

In Fig.19 veranschaulicht eine gestrichelte Kurve die Stromcharakteristik des Poly-Si-Widerstandaufbaus gemäß der Erfindung als Funktion der Länge L des Hochwiderstandsbereichs. Wie man aus der Figur sehen kann, findet kein Stromanstieg aufgrund der Durchgriffser_scheinung auch bei der Auslegelänge L von 2 ,um statt, wenn die stark dotierte p-Schicht oder der stark dotierte p-Bereich durch ein Ionenimplantierverfahren gebildet wird, was bedeutet, daß der Hochwiderstandsbereich mit einer kurzen Länge L ausgelegt werden kann und daher die statische Speicherzelle mit den PoIy-Si-Widerständen mit einer hohen Integrationsdichte verwirklicht werden kann, wodurch die Herstellung von integrierten Großmaßstabsanordnungen erleichtert wird. In Fig.20 gibt eine gestrichelte Kurve die

Stromcharakteristik des Hochwiderstands-Poly-Si-Bereichs des Aufbaus gemäß der Erfindung als Funktion der Spannung V_G wieder, die an die auf dem Hochwiderstands-Poly-Si-Bereich unter Zwischenfügung einer PSG-Schicht gebildete Aluminiumelektrode angelegt wird. Wie man dieser Figur entnehmen kann, tritt kein Stromanstieg aufgrund des parasitären MOS-Effekts auch dann auf, wenn eine positive Spannung an die Aluminiumelektrode angelegt wird. In dieser Weise läßt sich eine statische Speicherzelle mit ausgezeichneter Stabilität herstellen, ohne daß man auf die Verwendung einer polarisierten Isolierschicht wie Si₃N₄ zurückgreift.

Die Fig. 22A bis 22D veranschaulichen Herstellungsschritte eines PoIy-Si-Widerstandsaufbaus nach dem oben beschriebenen Ausführungsbeispiel der Erfindung. An

erster Stelle wird eine SiO^-Schicht 221 von etwa 1 ,um Dicke auf einem Siliziumsubstrat 220 in einem Isolationsbereich nach einem örtlichen Oxydationsprozeß gebildet. Anschließend wird eine dünne Oxidgatterschicht 222 von 50 bis 100 nm Dicke gebildet. Zusätzlich wird eine Poly-Si-Schicht 223 mit einem hohen Widerstand von 10 bis 10 -**- /Quadrat mit einer Dicke von 0,3 bis 0,5 ,um auf der Plättchenoberflache nach einem CVD-Verfahren abgeschieden, und danach wird ein gewünschtes Muster mit der Hochwiderstandsschicht, der Steuerelektrode, der Metallisierschicht usw. nach einem Fotoätzverfahren gebildet (Fig. 22A). Anschließend wird eine SiO₂-Schicht 224 mit einer Dicke von etwa 0,3 ,um nach einem CVD-Verfahren abgeschieden. Die SiO₂-Schicht wird dann mittels eines Fotoätzverfahrens nur in dem Bereich entfernt, in dem eine stark dotierte p-Schicht zu bilden ist.

909846/6945

Die stark dotierte p-Schicht 225 wird dann durch Dotieren des freiliegenden Bereichs mit Bor, einem p-Dotierstoff,

19 —3 mit einer Kon ζentration von über 10 cm nach einem thermischen Diffusionsprozeß oder einem Ionenimplantierprozeß gebildet (Fig. 22B). Dann wird wieder eine SiO₂~Schicht mit einer Dicke von etwa 0,3 .um nach einem CVD-Verfahren abgeschieden, welche Schicht 226 dann nach einem Fotoätzverfahren nur in den Bereichen entfernt wird, wo stark dotierte η-Schichten zu bilden sind. Die stark dotierten n-Schichten 227, 230 und 231 werden durch Dotieren der freigelegten Bereiche mit einem n-Dotierstoff, wie z. B. Phosphor oder Arsen, mit einer hohen Konzentration von etwa

2O —3
10 cm gebildet (Fig. 22C). Anschließend wird die nach dem CVD-Verfahren abgeschiedene SiO^-Schicht 226 mit einer Dicke von etwa 0,3 .um nach einem chemischen Ätzverfahren entfernt (Fig. 22D). In Fig. 22D bezeichnet 228 den Widerstandsbereich aus PoIy-Si, in dem die Hochwider stands-Poly-Si-Schicht mit 223 bezeichnet ist. Weiter bezeichnet die Bezugsziffer 229 einen MOS-Transistorbereich mit einer Steuerelektrode 230, einem Quellenbereich 227 und einem Senkenbereich 227.

Eine geerdete Aluminiumelektrode 112 kann auf der Hochwiderstands-Poly-Si-Schicht in der vorher im Zusammenhang mit den Fig. 11D bis 11F beschriebenen Weise gebildet werden.

Weiter kann eine Si-JN^-Schicht auf der Hochwiderstands-Poly-Si-Schicht 223 nach einem CVD-Verfahren in der vorher im Zusammenhang mit dem Ausführungsbeispiel 2 beschriebenen Weise gebildet werden. Zusätzlich kann gleichfalls die geerdete Aluminiumelektrode vorgesehen werden.

909844/09i6

Claims

Ansprüche

Halbleiteranordnung mit wenigstens einem Widerstandselement, das aus einem aus polykristallinem Silizium gebildeten Widerstandsteil hohen Widerstands und aus aus polykristallinem Silizium niedrigen Widerstands gebildeten Endteilen an beiden Endbereichen des Widerstandsteils zusammengesetzt ist, dadurch gekennzeichnet, daß auf dem Widerstandsteil (90; 113; 152; 223) unter Zwischenfügung einer Isolierschicht (92; 107, 110; 153, 154; 224) eine Elektrode (93; 112; 160; 112) angebracht ist, die mit Erdpotential verbunden ist.
2. Halbleiteranordnung nach Anspruch 1,dadurch gekennzeichnet, daß die Isolierschicht (92; 107, 110; 224) aus einer Siliziumdioxid als einen Hauptbestandteil enthaltenden Schicht besteht.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet,daß die Isolierschicht eine erste, Siliziumdioxid als einen Hauptbestandteil enthaltende Schicht (153) und eine zweite, auf der ersten Schicht durch chemische Dampfabscheidung gebildete Schicht (154) aus Siliziumnitrid enthält.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet ,daß die erste Schicht (153) eine Dicke im Bereich von 5 bis 100 ran aufweist.

81-(A 3645-02)-TF
5. Halbleiteranordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die zweite Schicht (154) eine Dicke im Bereich von 30 bis 100 nm aufweist.
6. Halbleiteranordnung nach Anspruch 1,dadurch gekennzeichnet, daß die Endteile (225) p-Leitfähigkeit aufweisen.
7. Halbleite janordnung nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens einer der Endteile (225) mit einem Kontakt (231) versehen ist, der aus polykristallinem η-Silizium niedrigen Widerstands gebildet ist.
8. Halbleiteranordnung nach Anspruch 1, 3, 6 oder 7, dadurch gekennzeichnet,daß das Widerstandselement (z. B. 225, 223, 225) einen Lastwiderstand eines Speicherkreises darstellt, während die Elektrode (z. B. 112) eine geerdete Elektrode des Speicherkreises bildet.