DE3229250A1 - Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung

Info

Publication number
DE3229250A1
DE3229250A1 DE19823229250 DE3229250A DE3229250A1 DE 3229250 A1 DE3229250 A1 DE 3229250A1 DE 19823229250 DE19823229250 DE 19823229250 DE 3229250 A DE3229250 A DE 3229250A DE 3229250 A1 DE3229250 A1 DE 3229250A1
Authority
DE
Germany
Prior art keywords
semiconductor
conductivity type
protective element
insulated gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823229250
Other languages
English (en)
Other versions
DE3229250C2 (de
Inventor
Kazutoshi Ashikawa
Tetsuo Takasaki Gunma Iijima
Mitsuo Gunma Ito
Takeaki Tokyo Okabe
Isao Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3229250A1 publication Critical patent/DE3229250A1/de
Application granted granted Critical
Publication of DE3229250C2 publication Critical patent/DE3229250C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit isoliertem Gate und auf ein Verfahren zu ihrer Herstellung. Insbesondere bezieht sich die vorliegende Erfindung auf einen Feldeffekttransistor mit isoliertem Gate, der ein Schutzelement zum Verhindern eines dielektrischen Durchbruchs seines Gateisolationsfilms besitzt, sowie ein Herstellungsverfahren für einen solchen Transistor.
In der folgenden Beschreibung wird ein Feldeffekttransistor mit isoliertem Gate einfach als "MOSFET" bezeichnet.
Ein Schutzelement wie z.B. eine Schutzdiode ist generell in einem Halbleitersubstrat vorgesehen, in dem ein MOSFET gebildet ist.
Bei einem MOSFET mit einer Struktur, bei der das HaIbleitersubstrat auch als Draingebiet dient (im folgenden als "vertikaler MOSFET" bezeichnet) hat sich jedoch herausgestellt, daß dann, wenn eine Schutzdiode vorgesehen wird, eine Thyristorbetriebsweise aufgrund eines parasitären Transistors auftritt, die zu einem permanenten Durchbruch des vertikalen MOSFET führt, was in der Praxis ein sehr kritisches Problem darstellt.
Zur Lösung dieses Problems hat die Anmelderin kürzlich eine Struktur vorgeschlagen, bei der das Schutzelement dieser Art auf einem Isolationsfilm und isoliert von dem MOSFET-Substrat angeordnet ist.
Bei dem früheren Vorschlag sind das Schutzelement und die Gateelektrode des MOSFET aus polykristallinen Silizium gebildet und elektrisch miteinander durch einen Metallleiterbahn, beispielsweise aus Aluminium, verbunden. Dieses führt zu einem weiteren Problem einer vergrößerten Chipfläche.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine neuartige Halbleitervorrichtung mit isoliertem Gate anzugeben, die zu keiner Thyristorarbextswexse führt, sowie ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung anzugeben.
Diese Aufgabe wird mit einer Halbleitervorrichtung nach dem Oberbegriff des Patentanspruchs 1 gelöst, die erfindungsgemäß dadurch gekennzeichnet ist, daß ein Schutzelement zum Schützen des Gateisolationsfilms eines Feldeffekttransistors mit isoliertem Gate aus der gleichen Halbleiter-Schicht aufgebaut ist wie die Gateelektrode des Feldeffekttransistors mit isoliertem Gate, und daß sie einstückig (integral) mit ihr gebildet ist.
Weitere, vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden wird die Erfindung anhand der in den Figuren dargestellen Ausführungsbeispiele beschrieben und näher erläutert.
Fig. 1 zeigt einen Querschnitt durch die Hauptteile 5 eines vertikalen N-Kanal-MOSFET;
Fig. 2 zeigt ein Ersatzschaltbild eines vertikalen
N-Kanal-MOSFET nach einem Ausführungsbeispiel der Erfindung;
Fig. 3 zeigt eine Draufsicht auf einen Halbleiterchip und zeigt die Anordnung des Schutzelementes;
Fig. 4 zeigt eine Draufsicht auf den ganzen Chip und zeigt die Anordnung der Elektroden für die Vervollständigung der Halbleitervorrichtung; Fig. 5 zeigt einen Querschnitt durch eine polykristalline Siliziumschicht, die als Schutzelement
dient;
Fig. 6 zeigt die Strom-Spannungs-Kennlinie des Schutzelements;
Fig. 7 ist eine schematisene, perspektivische Ansicht und zeigt das Verhältnis zwischen dem Schutzelement und der Gateelektrode des MOSFET; Fign. 8a bis 8h zeigen in Querschnitten den Herstellungsprozeß eines vertikalen MOSFET nach einem Ausführungsbeispiel der vorliegenden Erfindung; Fig. 9 zeigt einen Teilschnitt eines Schutzelementes
daß nach einem anderen Herstellungsverfahren hergestellt wird;
Fig. 10 zeigt einen Teilschnitt eines Schutzeiementes das nach einem weiteren Herstellungsverfahren gebildet ist;
Fig. 11 zeigt in einer schematischen, perspektivischen Ansicht ein Beispiel für eine Abwandlung des Schutzelementes;
Fig. 12 zeigt einen Teilschnitt für ein weiteres Beispiel einer Abwandlung des Schutzelementes; Fig. 13 zeigt schematisch in einer perspektivischen Darstellung ein weiteres Beispiel einer Ausführungsform des Schutzelementes; und Fig. 14 zeigt ein Ersatzscnaltbiid für einen vertikalen
N-Kanal-MOSFET gemäß der Fig. 13.
Im folgenden werden bevorzugte Ausführungsbeispiele einer Halbleitervorrichtung mit isoliertem Gate im einzelnen besenrieben.
Die Fig. 1 zeiqt einen Querschnitt durch einen N-Kanal-Vertikal-MOSFET nach einem Ausführungsbeispiel der vorliegenden Erfindung.
In der Figur stellt die mit dem Pfeil A bezeichnete Richtung den zentralen Teil einer Halbleitertablette (pellet) dar, in der die Hauptteile eines Vertikal-MOSFET durch Epitaxialwachstum gebildet sind. Die mit dem Pfeil B angedeutete Richtung repräsentiert den peripheren Teil der Halbleitertablette. Bei dem in der Fig. 1 dargestellten Vertikal-MOSFET ist auf der Hauptoberfläche eines N dotierten Substrates 1 (N -Silizium) eine N -Halbleiterschicht 2 (N~-Silizium) gebildet. Dieses !^-Halbleitersubstrat 1 und die N~-Halbleiterschicht 2 dienen als Draingebiet des MOSFET. P-artige Wannengebiete 3, 30, 31 sind innerhalb dieser N~-Halbleiterschicht 2 selektiv gebildet. Die in der Figur dargestellten P-Wannengebiete 3, 30 und 31 sind voneinander unabhängig und voneinander isoliert. Die P+-Gebiete 300 und 310 sind flacher als die P-Wannengebiete 30 und 31, und sie sind innerhalb der Wannengebiete 30 bzw. 31 jeweils selbst-ausgerichtet mit einer Elektrode 9, die aus einem polykristallinen Halbleiter, insbesondere
aus polykristallinem Silizium besteht. Ein N -Gebiet 5 ist innerhalb der P+-Gebiet 300 und 310 mit einer Selbstausrichtung bezüglich der Gateelektrode 9 gebildet. Dieses N -Gebiet 5 dient als Sourcegebiet des MOSFET. Eine Sourceelektrode S, die aus einem Metall wie z.B. Aluminium besteht, ist mit dem N+-Gebiet 5 und mit den P+-Gebieten 300, 310 über Durchgangslöcher in einem Zwischenschicht-Isolationsfilm wie z.B. einem Phosphorsilikatglasfilm 10 verbunden.
Die Oberflächen der P+-Gebiete 300 und 310 bilden eine N-Kanalschicht, die die N~-Halbleiterschicht (das Draingebiet) 2 mit dem N+-Gebiet (dem Sourcegebiet) 5 bei Anliegen einer Spannung an seiner Gateelektrode 9 verbindet. Mit anderen Worten besteht der Vertikal-MOSFET der vorliegenden Erfindung hauptsächlich aus der N -Halbleiterschicht 2, den P+-Gebieten 300, 310, dem N+-Gebiet 5, dem Gate*- isolationsfilm 7 und der Gateelektrode 9.
Die P-Wannengebiete 30 und 31 sind vorgesehen, um die Standspannung (Drainstandspannung) der PN-Ubergänge zwischen der N~-Halbleiterschicht 2 und dem P+-Gebiet 300 und zwischen der N~-Halbleiterschicht 2 und dem P -Gebiet _ zu verbessern. Die P+-Gebiete 300, 310 gehören zu den Faktoren, die die Kanallänge (der Abstand zwischen Drain und Source) bestimmen und die mit einer reduzierten Dicke ausgebildet werden, so daß die Kanallänge reduziert wird. Aus diesen Grund besteht für den zylindrischen Teil des erwähnten P-N-Überganges eine Wahrscheinlichkeit, daß sich das elektrische Feld konzentriert und er bei einer niedrigen Spannung durchbricht. Um diesen Durchbruch zu verhindern sind die tiefer als die P+-Gebiete 300 und 310 liegenden P-Wannengebiete 30 und 31 vorgesehen, damit die Konzentration des elektrischen Feldes auf dem zylindrischen Teil des P-N-Uberganges abgeschwächt wird.
Sodann ist ein P-Kontaktgebiet 4 selektiv innerhalb des P-Wannengebietes 3 gebildet. Dieses P -Kontaktgebiet wird simultan mit der Bildung der P+-Gebiete 300 und 310 gebildet. Die Sourceelektrode S ist mit diesem P -Kontaktgebiet 4 verbunden. Die Sourceelektrode ist so ausgebildet,'
daß sie sich unterhalb des P-Wannengebietes 3 auf der linken Seite erstreckt und die Stehspannung des P-N-überganges zwischen der N~-Halbleiterschicht und dem P-Wannengebiet 3 verbessert. Ein Feldisolationsfilm (FeId-SiO2-FiIm) 6 ist auf der Oberfläche des P-Wannengebietes 2 gebildet, und eine polykristalline Halbleiterschicht 8 (aus polykristallinem Silizium), die als Schutzelement verwendet wird, wird auf der Oberfläche des Feldisolationsfilms 6 gebildet. Wie man anhand der Figur deutlich erkennen kann ist diese polykristalline Siliziumschicht 8 kontinuierlich mit der Gateelektrode 9 ausgebildet. Die polykristalline Halbleiterschicht 8, die als Schutzelement dienen soll, besteht aus N -Halbleitergebieten 8a, 8b und aus einem P-Halbleiterteil 8c, der zwischen diese N -Halbleitergebiete 8a und 8b zwischengesetzt ist. Die zwischen dem N+-Halbleitergebiet 8a und dem P-Halbleitergebiet 8c sowie zwischen dem N+-Halbleitergebiet 8b und dem P-Halbleitergebiet 8c definierten P-N-Ubergänge bilden zusammen das Schutzelement des MOSFET. Die polykristalline Halbleiterschicht 8 bildet so zu sagen eine gegensinnig gepolte Diode. Der P-Halbleiterteil 8c wird P-leitend gemacht, indem er mit Bohrdotierstoff dotiert wird, wenn die P -Gebiete 300, 310 und das P+-Kontaktgebiet 4 mittels Dotierung mit Bohrdotierstoff gebildet werden. Diese Dotierung kann beispielsweise durch Ionenimplantation vorgenommen werden. Die Ionenimplantationsenergie beträgt etwa 75 KeV, die Ionendosis
13 2 +
etwa 8 χ 10 Atome/cm . Demgegenüber werden die N -Halbleitergebiete 8a und 8b in den N-Leitungstyp gebracht, indem sie mit einem P-Dotierstoff dotiert werden, wenn das N+-Gebiet (Sourcegebiet) 5 mittels Dotierung mit P-Fremdstoff dotiert wird. Die Dotierung kann mit Ionenimplantation durchgeführt werden. Die Ionenimplantation beträgt in diesem Fall etwa 40 KeV, die lonendosis etwa 1,4 χ 10
2
Atome/cm . Die Sourceelektrode S ist über ein Durchgangs-
J5 loch in dem Phosphorsilikatglasfilm 10 mit dem N -Halbleiterteil 8a verbunden. Die Gateelektrode G ist über ein Durchgangsloch in dem Phosphorsilikatglasfilm 10 mit dem
mit dem N+-Halbleiterteil 8b verbunden. Die Gateelektrode G wird in der gleichen Weise wie die Sourceelektrode S aus einem metallischen Material wie z.B. Aluminium hergestellt. Demgegenüber wird auf der rückwärtigen Oberfläche des N -Halbleitersubstrates 1 die Drainelektrode D aus einem metallischen Material wie Aluminium oder Nickel gebildet.
Ein N -Gebiet 50 und eine Schutzringelektrode GR bilden einen Kanalstopper (eine Einrichtung zum Beschränken des an der Oberfläche der N~-Halbleiterschicht 2 gebildeten parasitären Kanals). Dieses N -Gebiet 50 wird simultan mit der Bildung des N+-Gebietes 5 gebildet. Das P+-Gebiet ist ein Anreißgebiet (scribe region), das nicht die Kenngrößen des MOSFET beeinflußt. Das Anreißgebiet ist ein Teil, in dem Linien eingerizt werden um die Halbleiterscheibe (wafer) in eine Vielzahl von Halbleitertabletten (pellets) zu teilen. Es ist notwendig, daß der Feldisolationsfilm vollständig von der Oberfläche des Anreißgebietes entfernt wird, um das Anreißen zu erleichtern. Es ist weiter vorzuziehen, daß dieser Feldisolationsfilm entfernt wird, ohne daß die Zahl der Herstellungsschritte vergrößert wird. Die vorliegende Erfindung berücksichtigt diese Forderung. Bei diesem Ausführungsbeispiel wird nämlich das Anreißgebiet in dem gleichen Verfahrensschritt mit dem Source-Kontaktteil maskiert. Demzufolge wird innerhalb
— +
der N -Halbleiterschicht 2 ein P -Gebiet 40 mit der gleichen Dicke gebildet wie das P -Kontaktgebiet 4 und die P Gebiete 300, 310.
Bei diesem Ausführungsbeispiel sind die Werte einer jeden Schicht (oder eines jeden Filmes) wie folgt:
N~-Halbleiterschicht ... spezifischer Widerstand iicm, Dicke 35 pm,
P-Wannengebiete 3, 30, 31 ... Tiefe 10 ym, P-Geb
5 ym,
N+-Ge
Feldisolationsfilm 6 ... Dicke 1,2 ym - 1,5 ym,
P-Gebiete 40, 300, 310, P+-Kontaktgebiet ... Dicke
N+-Gebiete 5, 50 ... Dicke 1 ym,
Gateisolationsfilm 7 ... Dicke 0,12 ym, polykristalline Halbleiterschicht 8, Gateelektrode ... Dicke 0,45 ym,
Phosphorsilikatglasfilm 10 ... Dicke 0,5 ym, Sourceelektrode S, Gateelektrode G, Schutzringelektrode GR ... Dicke 4,0 ym.
Der vertikale, in Fig. 1 dargestellte MOSFET hat die in Fig. 2 dargestellte Ersatzschaltung. In dieser Figur repräsentiert PD eine gegensinnig gepolte Diode,die als Schutzeleraent dient. Diese gegensinnig gepolte Diode PD besteht aus einer polykristallinen Halbleiterschicht 8, die in Fig. 1 gezeigt ist. Die Diode D1 der gegensinnig gepolte Diode PD besteht aus dem N+-Halbleiterteil 8b und dem P-Halbleiterteil 8c der Fig. 1, während die Diode D2 durch den P-Halbleiterteil 8c und den N+-Halbleiterteil 8a der Fig. 1 gebildet wird.
Das in Fig. 1 dargestellte Schutzelement, also die polykristalline Halbleiterschicht 8 (8a, 8b, 8c) und die Gateelektrodenschicht 9 (polykristalline Halbleiterschicht) sind, wie in Fig. 3 dargestellt, auf der Oberfläche einer Halbleiterpille 100 ausgebildet. Die in dieser Figur dargestellte Gateelektrode 9 ist innerhalb des mit gestrichelten Linien angedeuteten Rahmens in Maschen in der Form von Waben H ausgebildet. Die polykristalline Halbleiterschicht 8 ist um das Halbleiterplättchen 100 angeordnet und schließt diese Gateelektrode 9 ein.
Die Gateelektrode G, die Sourceelektrode S und die Schutzringelektrode GR sind auf der Oberfläche des HaIbleiterplättchens 100 gebildet, auf dem die erwähnte polykristalline Halbleiterschicht 8 und die Gateelektrode 9 gebildet sind, wie dies die Fig. 4 zeigt. Die Symbole GP und SP in Fig. 4 bezeichnen einen Anschlußflecken zum Herausführen der Gateelektrode, an den ein Draht angeschlossen ist, und einen Anschlußflecken zum Herausführen der Sourceelektrode, an den ebenfalls ein Draht angeschlossen ist.
Um die Bindungsfähigkeit zu verbessern, ist unterhalb
dieser Anschlußflecken GP und SP keine polykristalline Halbleiterschicht gebildet, wie man anhand der Fig. 3 erkennen kann.
Das Schutzelement wird nun im einzelnen unter Bezugnähme auf die Fign. 5 und 6 erläutert.
Die Fig. 5 zeigt einen vergrößerten Querschnitt durch das Schutzelement (die polykristalline Halbleiterschicht 8), das in Fig. 1 dargestellt ist. In dieser Figur wird die Stehspannung jeder der beiden Dioden D1 und D2 durch den P-leitenden Halbleiterteil 8c bestimmt, so daß die Menge an Fremdstoff (Dotierungsmenge von B-Dotierstoff) zur Bildung dieses P-Halbleiterteiles 8 c wichtig ist. Das folgende wurde durch Experimente ermittelt, die von den Erfindern dieser Erfinder ausgeführt wurden.
13 2 Wenn die Dotierstoffmenge unter 10 Atome/cm ist, so haben die Dioden D1 und D2 große Reihenwiderstände und die Stehspannung von jeder dieser beiden Dioden D1, D2 wird durch den Durchgreifeffekt bestimmt. Folglich fällt der Durchbruchstehstrom deutlich ab. Die Stehspannung von jeder der Dioden D1, D2 hängt von der Herstellungsgenauigkeit ab, und ihre Streuung ist groß. Daher ist diese Dotier-
13 2
stoffmenge (unter 10 Atome/cm ) nicht durchführbar. Wenn
15 andererseits die Dotierstoffmenge oberhalb von 10 Atome/cm beträgt, so wird nicht nur die Stehspannung einer jeden Diode erniedrigt, sondern es vergrößert sich auch der Leckstrom. Daher ist dieser Wert ebenfalls nicht einsetzbar.
Aus den erwähnten Gründen ist der am meisten bevorzugte Bereich für die Dotierstoffmenge der Bereich von
13 15 2
10 bis 10 Atome/cm . Die mit einer Dotierstoffmenge in diesem Bereich erzielte Dotierstoffkonzentration des
17 19 P-Halbleiterteiles 8c ergab sich zu 10 bis 10 Atome/cm Diese Dotierstoffmenge stimmt im wesentlichen mit derjenigen bei der Bildung der P+-Gebiete 300 und 310 des MOSFET überein. Dementsprechend kann der P-Halbleiterteil 8c simultan mit den P+-Gebieten 300 und 310 gebildet
werden, übrigens beträgt die Dotierstoffmenge zum Bilden
der N+-Halbleiterteile 8a, 8b 1015 Atome/cm2 (Dotierstoff-
19 3 konzentration 2,5 χ 10 Atome/cm ).oder auch mehr.
Bei diesem Ausführungsbeispiel betrug die Dotierstoff-
13 2
menge 8 χ 10 Atome/cm in dem P-Halbleiterteil 8c und
1,4 χ 10 6 Atome/cm2 bei den N+-Halbleitertellen 8a und 8b, wie oben beschrieben wurde. Als die Strom-Spannungscharakteristik zwischen der Elektrode S und der Elektrode G in diesen Fall gemessen wurde, stellte sich heraus, daß die Impulsform in Vorwärtsrichtung F mit dem Ursprung als Zentrum symmetrisch zu der in Rückwärtsrichtung R war, und die Stehspannung war + 18 V. Damit schützt das Schutzelement dieser Ausführungsform den MOSFET in ausreichendem Maß.
Aus den erwähnten Gründen erfüllt dieses Ausführungsbeispiel die oben aufgeführte Aufgabe der Erfindung.
Wie man deutlich anhand der Figuren 1, 3 und 5 ersehen kann, ist das Schutzelement nicht innerhalb des Halbleitersubstrates gebildet, sondern auf dem Isolationsfilm. Dementsprechend ist die Zuverlässigkeit des Vertikal-MOSFET bei diesem Ausführungsbeispiel höher, weil keine Thyristorwirkungsweise auftritt.
!0 Weiterhin zeigt dieses Ausführungsbeispiel die folgenden Effekte:
(1) Wie man anhand der Fig. 7 deutlich erkennen kann, ist das Schutzelement und die Gateelektrode des MOSFET bei diesem Ausführungsbeispiel durch die polykristalline
!5 Halbleiterschicht miteinander zusammen hängend ausgebildet. Dementsprechend sind besondere Mittel zum Verbinden des Schutzelementes mit der Gateelektrode beseitigt und die Halbleiterfläche wird nicht vergrößert. Weiterhin kann man anhand der Fig. 7 erkennen, daß die P-N-übergänge J1 und J2 mit einer ringartigen Gestalt gebildet werden und daß die Querschnit der Übergänge nicht freigelegt ist. Damit kann eine Verschlechterung der Eigenschaften des Schutzelementes verhindert werden.
(2) Das aus den polykristallinen Halbleiterschichten '5 gebildete Schutzelement ist auf dem Isolationsfilm (dem Feldisolationsfilm 6) ausgebildet, der dicker als der Gateisolationsfilm (Si0p) ist, so daß der Einfluß-des von
der Drainspannung verursachten Peldeffektes auf das Schutzelcment beseitigt ist. Damit wird das sich ergebende Schutzelement noch zuverlässiger.
Wenn das Schutzelement auf einem dünnen Isolationsfilm wie z.B. dem Gateisolationsfilm aufgebaut wäre, würde es durch die an die N -Halbleiterschicht 2 angelegte Spannung (Drainspannung) beeinflußt. Mit anderen Worten würde das Schutzelement selbst als Rückwärts-MOSFET arbeiten und seine Funktion als Schutz für den Gateisolationsfilm des MOSFET verlieren. Gemäß diesem Ausführungsbeispiel kann jedoch der Einfluß des durch die Drainspannung hervorgerufenen Feldeffektes reduziert werden, weil das Schutzelement auf dem dicken Feldisolationsfilm gebildet ist.
(3) Ein ausreichend dicker Isolationsfilm (Feldisolationsfilm 6), der dicker als der Gateisolationsfilm ist, wird zwischen dem Endteil (P-Halbleitergebiet T in Fig. 1) des aus den polykristallinen Siliziumschichten bestehenden Schutzelementes und der P -Halbleiterschicht gebildet. Damit unterliegt der Isolationsfilm selbst keinem dielektrischen Durchbruch.
_ (4) Da das in der Fig. 1 dargestellte P-artige Wannengebiet 3 vorgesehen ist, kann die parasitäre Kapazität zwischen der Gateelektrode G und der Drainelektrode D, die auf der anderen Hauptfläche (der Rückseite) des Halbleitersubstrates 1 gebildet ist, reduziert werden.
Wenn dieses P-artige Wannengebiet 3 nicht gebildet wird, würde eine parasitäre Kapazität zwischen der Gateelektrode G und der Drainelektrode D aufgrund des Feldisolationsfilmes 6 und des Gateisolationsfilmes 7 bestehen.
Da andererseits das P-Wannengebiet 3 an die Sourceelektrode S angeschlossen ist, tritt die zwischen dem Feldisolationsfilm 6 und dem Gateisolationsfilm 7 bestehende parasitäre Kapazität im wesentlichen nicht zwischen der Gateelektrode G und der Drainelektrode D auf. Durch die Existenz dieses P-Wannengebietes 3 werden also die elektrischen Eigenschaften des MOSFET verbessert.
(5) Zusätzlich zu dem, Vorsehen des P-Wannengebietes 3
kann der Einfluß des von der Drainspannung verursachten Feldeffektes auf das Schutzelement weiter reduziert werden.
Der in dem oben angegebenen Ausführungsbeispiel beschriebene Vertikal-MOSFET kann entsprechend der im folgenden unter Bezugnahme auf die Fign. 8a bis 8h beschriebenen Herstellungsverfahrens hergestellt werden.
(a) Mittels Epitaxialwachsturns wird auf einem N artigen Siliziumsubstrat 1 eine N~-artige Siliziumschicht gebildet (vergleiche Fig. 8a).
(b) Mittels thermischer Oxidation wird auf der Oberfläche ein Oxidfilm (SiO3) 16 gebildet und es wird eine selektive Ätzung ausgeführt um den Feldanteil übrig zu lassen. Unter Verwendung des Oxidfilmes (des Feldoxidfilmes) 6 als Maske werde Bohrionen tief implantiert um die P-Wannengebiete 3, 30 zu bilden. Nach der Ionenimplantation werden thermische Oxidfilme (SiO-) 6a und 6b auf der Oberfläche der P-Wannengebiete 3, 30 für die Ausdehnungsdiffusionsbehandlung gebildet (vergleiche Fig. 8b).
(c) Die Oxidfilme 6, 6a werden selektiv entfernt, um denjenigen Teil der N -artigen Siliziumschicht 2 und den-
- "jenigen Teil des Wannengebietes 30 freizulegen, auf denen der Gateoxidfilm gebildet werden soll. Gleichzeitig wird der Oxidfilm 6b auf dem P-Wannengebiet selektiv entfernt für die Bildung einer P -Kontaktzone, während der Oxidfilm 6 auf der P~-dotierten Siliziumschicht 2 für die Bildung eines N -Gebietes (dem Kanalstopper)) selektiv entfernt wird (vergleiche Fig. 8c).
(d) Auf den Oberflächen der freigelegten P-Wannengebiete 3, 30 und auf der P~-Siliziumschicht 2 werden dünne
0 Oxidfilme 7, 7a und 7b mittels thermischer Oxidation gebildet (vergleiche Fig. 8d). Nur der Oxidfilm 7 dient als Gateoxidfilm für den MOSFET.
(e) Auf die Oberflächen der Oxidfilme 6, 7, 7a und 7b wird Silizium für die Bildung einer polykristallinen Siliziumschicht aufgedampft, die sodann selektiv entfernt wird, um die polykristalline Siliziumschicht 8 zu bilden, die als Gateelektrode 9 und als Schutzelement dient
(vergleiche Fig. 8e).
(f) Unter Verwendung der polykristallinen Silizium schichten 8 und 9 als Maske werden sodann eine Bohrimplantation und eine Ausdehnungsdiffusion ausgeführt/ um das P -Gebiet 300 zu bilden, das dünner ist als das Wannengebiet und das als Kanalteil für den MOSFET dienen soll. In diesen Fall wird Bohr ebenfalls in die polykristallinen Siliziumschichten 8 und 9 eingebracht und diese werden in den P-Leitungstyp umgewandelt. Bohr wird durch den dünnen Oxidfilm 7a ebenfalls in das P-Wannengebiet 3 implantiert/ wodurch das P -Kontaktgebiet 4 gebildet wird (vergleiche Fig. 8f). übrigens sollte ein Photoresistfilm PF auf dem dünnen Oxidfilm 7b abgeschieden werden, damit nicht Bohr in die unter dem dünnen Oxidfilm 7b liegende N~-Siliziumschicht 2 implantiert wird.
(g) Die Oxidfilme 7, 7b werden selektiv entfernt, wobei der Photoresistfilm 11 und die polykristalline Siliziumschicht 9 als Maske für das Freilegen des P -Gebietes 300 und der N~-Siliziumschicht 2 dienen. Phosphor wird in die Oberflächen des P -Gebietes 300 und der so freige-. legten N -Siliziumschicht Ionen'implantiert, Und es wird eine Ausdehnungsdiffusion ausgeführt, um das N -Gebiet 5 zu bilden.(vergleiche Fig. 8g). Der MOSFET wird in dieser Weise mit einer doppelten Diffusionsselbstausrichtung gebildet. Bei diesem Prozeß wird Phosphor ebenfalls in die polykristallinen Siliziumschichten 8, 9 eingebracht, wobei N -Halbleitergebiete 8a, 8b und 9 gebildet werden. Damit erhält man ein Schutzelement mit einer NPN-Struktur. Bei diesem Prozeß wird simultan auch das N -Gebiet 50 für den Kanalstopper innerhalb der N -Siliziumschicht 2 gebildet.
(h) Auf der gesamten Oberfläche der N~-Siliziumschicht 2 wird Phosphorsilikatglas 10 abgeschieden, und der Phosphorsilikatglasfilm 10 wird sodann für die Kontaktierung photogeätzt. Nach dem Aufdampfen von Aluminium wird die Aluminiumschicht auf ein Muster für die Bildung der Sourceelektrode S, der Gateelektrode G und der Schutzringelek-
trode GR geätzt (vergleiche Fig. 8h).
Der Vertikal-MOSFET mit dem Schutzelement wird in der oben beschriebenen Weise vervollständigt.
Das oben beschreibene Herstellungsverfahren für den MOSFET der vorliegenden Erfindung hat den Vorteil, daß für die Bildung des Schutzelementes kein besonderer Fabrikationsschritt notwendig ist.
Bei dem erwähnten Herstellungsverfahren 1st es wünschenswert, dünne Oxidfilme auf den Oberflächen der polykristallinen Siliziumschichten 8 und 9 zu bilden, indem deren Oberflächen oxidiert werden, bevor sie mit dem PSG-FiIm 10 beschichtet werden. Die Fig. 9 zeigt einen vergrößerten Querschnitt durch das Schutzelement, das einen solchen dünnen Oxidfilm aufweist. Da der dünne Oxidfilm (SiO-FiIm) 13 die P-N Übergänge J1 und J2 des Schutzelementes sowie deren Endteile bedeckt, werden Leckströme sowie eine Verschlechterung der Stehspannung und der elektrischen Eigenschaften des Schutzelementes verhindert.
Obgleich das obige Verfahren unter Bezugnahme auf einen Fall beschrieben worden ist, bei dem die gesamte Oberfläche der polykristallinen Siliziumschicht 8 simultan mit der Bildung des Kanalteiles mit Bohr dotiert wird (vergleiche Fig. 8f), kann Bohr auch dadurch in die polykristalline Siliziumschicht 8 eingebracht werden, indem entsprechend der Fig. 10 auf der Oberfläche der polykristallinen Siliziumschicht 8 ein Photoresistfilm 14 gebildet wird und sodann Bohr partiell für die Bildung des P-Halbleiterteils 8c eingebracht wird. Der Widerstand der N -Halbleiterteile 8a und 8b kann insbesondere dann, wenn diese Verfahrensweise angewendet wird, ausreichend erniedrigt werden.
Im folgenden werden nun Abwandlungen des Schutzelementes nach weiteren Ausführungsbeispielen der Erfindung beschrieben.
Abwandlungsbeispiel 1
Die Gegenstellungslänge des P-N Überganges wird vorzugsweise verlängert, um eine Stromkapazität zu erhalten, wenn das Schutzelement durchbricht. Hierzu sind die P-N
Übergänge JI, J2 in der polykristallinen Siliziumschicht entsprechend der Fig. 11 gefaltet. Bei dieser Anordnung wird die Gegenstellungsfläche der P-N übergänge vergrößert, die die Diodenstehspannung stabilisiert und der Schutzeffekt für das Gate verbessert. Die Gegenstellungslinie des P-N Überganges kann nicht nur im Fall eines ringartigen übergangsquer schnittes gefaltet werden, sondern auch in dem Fall eines offenen Übergangsquerschnitts wie den eines geradlinigen Querschnittes.
Abwandlungsbeispiel 2
Bei der vorangehenden Beschreibung des Ausführungsbeispieles bildet das die beiden polykristallinen Siliziumschichten verwendende Schutzelement die beiden P-N Grenzschichtdioden unter Bezug auf ein Beispiel, bei dem ein P-N-P Übergang gebildet wird. Jedoch ist die vorliegende Erfindung nicht auf diese Struktur beschränkt. Beispielsweise können die N+-Halbleiterteile 8a, 8d, 8b und die P-Halbleiterteile 8c, 8e alternativ auf der polykristallinen Siliziumschicht 8 ausgebildet werden, die auf dem Isolationsfilm 6 gebildet ist, indem selektiv mit N- und P-Dotierstoff dotiert wird,so daß ein Schutzelement mit einer N -P-N -P-N-Struktur entsprechend der Fig. 12 gebildet wird. Die Fig. 13 zeigt.einen Querschnitt durch ein Schutzelement
+ + +
mit einer N -P-N -P-N -Struktur und die Gateelektrode des MOSFET, die Fig. 14 stellt ein Ersatzschaltbild für einen
MOSFET mit einem Schutzelement der N+-P-N+-P-N+-Struktur dar.
Bei allen vorangehenden Ausführungsbeispielen handelt es sich um einen vertikalen N-Kanal-MOSFET, jedoch ist die vorliegende Erfindung nicht auf eine solche Struktur beschränkt und kann auch auf einen vertikalen P-Kanal-MOSFET angewendet werden. Im Fall eines vertikalen P-Kanal-MOSFET werden die Leitungstypen der vorangehenden Ausführungsbeispiele in die entgegengesetzten Leitungstypen umgewandelt, die grundlegende Struktur bleibt jedoch die gleiche wie bei einem vertikalen N-Kanal-M0SFET.
RS/CG

Claims (5)

ΡΛΤΚΝΤΛΝΛνΛΐ<'ΓΚ STREHL SCHÜBEL-HOPF SCHULZ WIDENMAYEKSTKASSIi 17, D 8000 MUNCHICN 22 IITACHI, LTD. 5. August 19 82 )EA-25 731 HALBLEITERVORRICHTUNG MIT ISOLIERTEM GATE UND VERFAHREN ZU IHRER HERSTELLUNG PATENTANSPRÜCHE
1.;. Halbleitervorrichtung mit isoliertem Gate, dadurch gekennzeichnet, daß ein Schutzelement zum Schutz der Gateelektrode eines Feldeffekttransistors mit isoliertem Gate mit der gleichen Halbleiterschicht (8) aufgebaut ist wie die Gateelektrode und einstückig mit der Gateelektrode auf einem isolierenden Film (6) gebildet ist, der auf der Oberfläche eines Halbleitersubstrates (1) gebildet ist.
2. Halbleitervorrichtung mit isoliertem Gate nach Anspurch 1, mit einem Feldeffekttransistor mit isoliertem Gate und einem Schutzelement zum Schützen der Gateelektrode dieses Transistors, dadurch gekenn zeichnet, daß der Transistor als Drainanteil (D) ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyp aufweist, ferner einen
Kanalteil eines zweiten Leitfähigkeitstyps, der innerhalb des Drainteiles gebildet ist, und einen Sourceteil (S) des ersten Leitfähigkeitstyps, der innerhalb des Kanalteils (2) gebildet ist, wobei der Transistor eine Gateelektrode (G) aufweist, die eine Halbleiterschicht (8) umfaßt, die auf dem Kanalteil zwischen dem Source-(S) und dem Drainteil (D) über einem Gateisolationsfilm angeordnet ist, daß das Schutzelement eine Halbleiterschicht (8) umfaßt, die auf einem Isolationsfilm (6) über dem Substrat (1) angeordnet ist und P-N übergänge (J1, J2) bildet, und daß die Halbleiterschicht (8) einstückig mit der Halbleiterschicht für die Gateelektrode (9) gebildet ist.
3. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 2, dadurch gekennzeichnet, daß die das Schutzelement bildende Halbleiterschicht (8) auf einem Isolationsfilm (6) gebildet ist, der dicker ist als der Gateisolationsfilm (7).
4. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 2, dadurch gekennzeichnet, daß die P-N übergänge (J1, J2) der Halbleiterschicht, die das Schutzelement bilden, eine solche Gestalt haben, daß die Querschnitte der P-N übergänge nicht freigelegt sind.
5. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 2, dadurch gekennzeichnet, daß innerhalb des Halbleitersubstrates (1) unmittelbar unter der Halbleiterschicht (8) zur Bildung des Schutzelementes ein weiteres Gebiet (3) angeordnet ist, das mit dem Gebiet des ersten Leitungstyps elektrisch verbunden ist.
6. Verfahren zur Herstellung einer Halbleitervorrichtung mit isoliertem Gate, gekennzeichnet durch die Verfahrensschritte:
O Bilden eines Isolationsfilms mit einem ersten Isolationsfilm-Anteil und einem zweiten Isolationsfilmr-Anteil, der dünner ist als der erste Isolationsfilm-Anteil, auf der Oberfläche eines Halbleitersubstrats eines ersten Leitungstyps, das als Drain dient,
5" Bilden eines ersten Halbleiter-Anteiles auf dem ersten Isolationsfilm-Anteil und eines zweiten Halbleiter-Anteiles auf dem zweiten Isolationsfilm-Anteil,
Einbringen von Dotierstoff des zweiten Leitungstyps in das Halbleitersubstrat, wobei ein Teil des ■zweiten HaIb-
) leiterteils als Maske für die Bildung eines Anteils mit einem zweiten Leitungstyp, der als Kanalanteil dient, gebildet wird, und
Einbringen eines Dotierstoffes des zweiten Leitungstyps in den ersten Halbleiter-Anteil,
Einbringen eines Dotierstoffes eines ersten Leitungstyps in das Gebiet des zweiten Leitungstyps, wobei ein Teil des zweiten Halbleiter-Anteils als Maske für die Bildung
_ 4 -■
des Gebietes des ersten Leitungstyps, welches als Sourcegebiet dient, verwendet wird, und
selektives Einbringen eines Dotierstoffes des ersten Leitungstyps in den zweiten Halbleiter-Anteil für die Bildung von P-N übergängen, die als Schutzelement innerhalb des •zweiten Halbleiter-Anteils dienen.
7. Verfahren zur Herstellung einer Halbleitervorrichtung mit isoliertem Gate nach Anspruch 6, dadurch gekennzeichnet, daß die Dotierstoffmenge des eingebrachten Dotierstoffes vom zweiten Leitungstyps in dem
13 2 15 2 ·
Bereich von etwa 10 Atome/cm bis etwa 10 Atome/cm liegt.
DE19823229250 1981-08-07 1982-08-05 Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung Granted DE3229250A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56122995A JPS5825264A (ja) 1981-08-07 1981-08-07 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
DE3229250A1 true DE3229250A1 (de) 1983-07-21
DE3229250C2 DE3229250C2 (de) 1993-02-25

Family

ID=14849669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823229250 Granted DE3229250A1 (de) 1981-08-07 1982-08-05 Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung

Country Status (6)

Country Link
US (2) US4688323A (de)
JP (1) JPS5825264A (de)
DE (1) DE3229250A1 (de)
GB (1) GB2103877B (de)
HK (1) HK45486A (de)
MY (1) MY8600555A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449938A (en) * 1993-03-18 1995-09-12 Abb Management Ltd. MOS-controlled power semiconductor component

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
JPS60144972A (ja) * 1984-01-06 1985-07-31 Toshiba Corp 半導体装置
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS6144454A (ja) * 1984-08-09 1986-03-04 Fujitsu Ltd 半導体装置
JPH0680833B2 (ja) * 1985-07-08 1994-10-12 日本電気株式会社 縦型電界効果トランジスタ
DE3671581D1 (de) * 1985-07-09 1990-06-28 Siemens Ag Mosfet mit temperaturschutz.
JPH088356B2 (ja) * 1985-11-15 1996-01-29 日本電気株式会社 縦型電界効果トランジスタ
JPS62186565A (ja) * 1986-02-12 1987-08-14 Mitsubishi Electric Corp 電界効果型半導体装置
IT1213411B (it) * 1986-12-17 1989-12-20 Sgs Microelettronica Spa Struttura mos di potenza con dispositivo di protezione contro le sovratensioni e processo per lasua fabbricazione.
JPH081956B2 (ja) * 1987-11-06 1996-01-10 日産自動車株式会社 保護機能を備えた縦型ｍｏｓｆｅｔ
EP0322860B1 (de) * 1987-12-28 1996-09-11 Fuji Electric Co., Ltd. Halbleiteranordnung mit isoliertem Gate
JPH0716005B2 (ja) * 1988-04-08 1995-02-22 株式会社東芝 半導体装置
JP2653095B2 (ja) * 1988-04-22 1997-09-10 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
DE58905356D1 (de) * 1988-05-11 1993-09-30 Siemens Ag MOS-Halbleiterbauelement für hohe Sperrspannung.
JPH0775260B2 (ja) * 1988-06-01 1995-08-09 株式会社日立製作所 半導体装置
JP2755619B2 (ja) * 1988-10-19 1998-05-20 三洋電機株式会社 絶縁ゲート型半導体装置
US5119162A (en) * 1989-02-10 1992-06-02 Texas Instruments Incorporated Integrated power DMOS circuit with protection diode
US4980741A (en) * 1989-02-10 1990-12-25 General Electric Company MOS protection device
JP2786652B2 (ja) * 1989-02-28 1998-08-13 株式会社東芝 半導体装置
JPH0642555B2 (ja) * 1989-06-20 1994-06-01 株式会社東芝 半導体装置
DE4022022C2 (de) * 1989-07-12 1995-09-28 Fuji Electric Co Ltd Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
US5234851A (en) * 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
US5119153A (en) * 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US5021849A (en) * 1989-10-30 1991-06-04 Motorola, Inc. Compact SRAM cell with polycrystalline silicon diode load
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
JPH03238868A (ja) * 1990-02-15 1991-10-24 Nec Corp 縦型電界効果トランジスタ
JP2692350B2 (ja) * 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
US5151387A (en) * 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
JP2672694B2 (ja) * 1990-07-13 1997-11-05 松下電子工業株式会社 Ｍｏｓｆｅｔ
JPH0473970A (ja) * 1990-07-16 1992-03-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
KR920007171A (ko) * 1990-09-05 1992-04-28 김광호 고신뢰성 반도체장치
DE4134855C2 (de) * 1990-10-31 2001-03-15 Fuji Electric Co Ltd MOS-Halbleiterelement
US5079608A (en) * 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
JPH04291767A (ja) * 1991-03-20 1992-10-15 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH04332163A (ja) * 1991-05-02 1992-11-19 Sony Corp 半導体メモリ
US5289028A (en) * 1991-11-04 1994-02-22 Motorola, Inc. High power semiconductor device with integral on-state voltage detection structure
JPH05218436A (ja) * 1992-02-03 1993-08-27 Nec Corp Ｐチャネル縦型ｍｏｓ電界効果トランジスタ
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
JP2956434B2 (ja) * 1992-10-30 1999-10-04 株式会社デンソー 絶縁分離形半導体装置
EP0681319B1 (de) * 1994-04-15 2002-10-30 Kabushiki Kaisha Toshiba Halbleiterbauteil und Verfahren zur Herstellung desselben
US6004840A (en) * 1994-04-15 1999-12-21 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device comprising a MOS portion and a bipolar portion
DE4423619A1 (de) 1994-07-06 1996-01-11 Bosch Gmbh Robert Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
DE69527146T2 (de) * 1995-11-10 2002-12-12 Cons Ric Microelettronica Integriertes MOS-Bauelement mit einer Gateschutzdiode
KR970053932A (ko) * 1995-12-08 1997-07-31 김광호 트랜지스터의 래치 전압을 이용한 정전 내력 향상 모스 축전기
KR100206555B1 (ko) * 1995-12-30 1999-07-01 윤종용 전력용 트랜지스터
KR100256109B1 (ko) * 1997-05-07 2000-05-01 김덕중 전력 반도체 장치
US6268242B1 (en) 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
US6172383B1 (en) 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate
JP3255147B2 (ja) 1998-06-19 2002-02-12 株式会社デンソー 絶縁ゲート型トランジスタのサージ保護回路
JP4620889B2 (ja) * 2001-03-22 2011-01-26 三菱電機株式会社 電力用半導体装置
US6455896B1 (en) * 2001-04-25 2002-09-24 Macronix International Co., Ltd. Protection circuit for a memory array
JP2004349331A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp パワーｍｏｓｆｅｔとパワーｍｏｓｆｅｔ応用装置およびパワーｍｏｓｆｅｔの製造方法
JP4577480B2 (ja) * 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
JP4929559B2 (ja) * 2003-10-30 2012-05-09 サンケン電気株式会社 半導体素子
US20060197153A1 (en) * 2005-02-23 2006-09-07 Chih-Feng Huang Vertical transistor with field region structure
US8476709B2 (en) * 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method
JP5279290B2 (ja) * 2008-02-19 2013-09-04 セイコーインスツル株式会社 半導体装置
JP2010087196A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体装置
JP2009124169A (ja) * 2009-02-02 2009-06-04 Renesas Technology Corp 半導体装置及びその製造方法
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
CN102473723B (zh) * 2009-07-15 2014-12-03 三菱电机株式会社 功率用半导体装置及其制造方法
JP5961865B2 (ja) 2010-09-15 2016-08-02 ローム株式会社 半導体素子
US9929698B2 (en) * 2013-03-15 2018-03-27 Qualcomm Incorporated Radio frequency integrated circuit (RFIC) charged-device model (CDM) protection
JP2015018950A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2145460A1 (de) * 1971-07-12 1973-02-23 Rca Corp
US3728591A (en) * 1971-09-03 1973-04-17 Rca Corp Gate protective device for insulated gate field-effect transistors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555374A (en) * 1967-03-03 1971-01-12 Hitachi Ltd Field effect semiconductor device having a protective diode
US4416049A (en) * 1970-05-30 1983-11-22 Texas Instruments Incorporated Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor
JPS5122794B1 (de) * 1970-06-24 1976-07-12
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3806773A (en) * 1971-07-17 1974-04-23 Sony Corp Field effect transistor having back-to-back diodes connected to the gate electrode and having a protective layer between the source and the diodes to prevent thyristor action
JPS5138587A (en) * 1974-09-27 1976-03-31 Nippon Kayaku Kk Seruroozukeisenino senshokuhoho
JPS5189392A (de) * 1975-02-03 1976-08-05
JPS52132684A (en) * 1976-04-29 1977-11-07 Sony Corp Insulating gate type field effect transistor
JPS5345978A (en) * 1976-10-08 1978-04-25 Hitachi Ltd Insulated-gate-protective semiconductor device
US4129879A (en) * 1977-04-21 1978-12-12 General Electric Company Vertical field effect transistor
JPS547881A (en) * 1977-06-21 1979-01-20 Victor Co Of Japan Ltd Mos field effect transistor
JPS5910587B2 (ja) * 1977-08-10 1984-03-09 株式会社日立製作所 半導体装置の保護装置
US4559694A (en) * 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
US4267011A (en) * 1978-09-29 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4290185A (en) * 1978-11-03 1981-09-22 Mostek Corporation Method of making an extremely low current load device for integrated circuit
US4251876A (en) * 1978-11-03 1981-02-17 Mostek Corporation Extremely low current load device for integrated circuit
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
JPS5664465A (en) * 1979-10-29 1981-06-01 Seiko Epson Corp C-mos integrated circuit
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
US4438448A (en) * 1980-07-18 1984-03-20 Trw Inc. Zig-zag V-MOS transistor structure
US4419808A (en) * 1980-12-15 1983-12-13 Rockwell International Corporation Method of producing redundant ROM cells
JPS57141962A (en) * 1981-02-27 1982-09-02 Hitachi Ltd Semiconductor integrated circuit device
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Ｍｏｓトランジスタ
JPH0638496B2 (ja) * 1983-06-27 1994-05-18 日本電気株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2145460A1 (de) * 1971-07-12 1973-02-23 Rca Corp
US3728591A (en) * 1971-09-03 1973-04-17 Rca Corp Gate protective device for insulated gate field-effect transistors

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP-Z: Patent Abstracts of Japan, E-27, Sept.25, 1980, Vol.4, No.137, No.55-91173 *
US-Z: Electronics, May 22, 1980, S.143- 152 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449938A (en) * 1993-03-18 1995-09-12 Abb Management Ltd. MOS-controlled power semiconductor component

Also Published As

Publication number Publication date
GB2103877B (en) 1985-07-03
GB2103877A (en) 1983-02-23
JPH0427712B2 (de) 1992-05-12
US4688323A (en) 1987-08-25
MY8600555A (en) 1986-12-31
DE3229250C2 (de) 1993-02-25
JPS5825264A (ja) 1983-02-15
US4831424A (en) 1989-05-16
HK45486A (en) 1986-06-27

Similar Documents

Publication Publication Date Title
DE3229250A1 (de) Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung
DE3131727C2 (de)
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3019850C2 (de)
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2916364C2 (de)
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE19638438A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE1639254B2 (de) Feldeffekthalbleiteranordnung mit isoliertem gatter und einem schaltungselement zur verhinderung eines durchschlags sowie verfahren zu ihrer herstellung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2916426A1 (de) Halbleiteranordnung
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee