DE4423619A1 - Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung - Google Patents
Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten SpannungsbegrenzungInfo
- Publication number
- DE4423619A1 DE4423619A1 DE4423619A DE4423619A DE4423619A1 DE 4423619 A1 DE4423619 A1 DE 4423619A1 DE 4423619 A DE4423619 A DE 4423619A DE 4423619 A DE4423619 A DE 4423619A DE 4423619 A1 DE4423619 A1 DE 4423619A1
- Authority
- DE
- Germany
- Prior art keywords
- doped region
- semiconductor structure
- region
- structure according
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000015556 catabolic process Effects 0.000 claims abstract description 18
- 230000000694 effects Effects 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000008901 benefit Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Emergency Protection Circuit Devices (AREA)
- Cable Accessories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung geht aus von einer lateralen
Halbleiterstruktur mit einer Punchthrough-Diode zur Bildung
einer temperaturkompensierten Spannungsbegrenzung nach der
Gattung des Hauptanspruchs. Es ist schon bekannt, zur
Spannungsbegrenzung bei Silicium-Halbleiterstrukturen
Punchthrough-Dioden zu verwenden. Punchthrough-Dioden sind
p⁺np⁺- bzw. n⁺pn⁺-Silicium-Strukturen, bei denen die Weite
und Dotierung der mittleren Zone so gewählt ist, daß beim
Anlegen einer Spannung an die beiden äußeren Schichten kein
Avalanche-Effekt bzw. Zener-Effekt auftritt. Wird die
Spannung erhöht, dehnt sich die Raumladungszone des
sperrenden pn-Überganges aus, bis sie den gegenüberliegenden
Übergang berührt. Dieser in Durchlaß betriebene pn-Übergang
injiziert Ladungsträger in das Feld der Raumladungszone,
d. h., der Strom steigt ab dieser Spannung stark an. Die
Strom-/Spannungskennlinie einer Punchthrough-Diode ist
zumindest bei gewissen Stromdichten praktisch von der
Temperatur unabhängig. In der Raumladungszone besteht bei
genügend hohen Stromdichten ein linearer Zusammenhang
zwischen dem Strom und der Spannung, der als
Raumladungswiderstand bekannt ist. Dieser
Raumladungswiderstand ist näherungsweise dem Quadrat der
Ausdehnung der mittleren Zone proportional. Da die
Punchthrough-Spannung etwa mit dem Quadrat der Weite der
mittleren Zone ansteigt, steigt der Raumladungswiderstand
mit zunehmender Spannung linear an. Dabei tritt das Problem
auf, daß bei hohen Begrenzungsspannungen der
Raumladungswiderstand unerwünscht stark zunimmt. Die
bekannten Punchthrough-Dioden sind daher nur für relativ
kleine Stromdichten geeignet.
Die erfindungsgemäße laterale Halbleiterstruktur mit den
kennzeichnenden Merkmalen des Hauptanspruchs hat
demgegenüber den Vorteil, daß der Raumladungswiderstand
verringert wird, so daß dadurch auch höhere
Begrenzungsspannungen mit Punchthrough-Dioden erreichbar
sind. Dieses wird vorteilhaft dadurch erreicht, daß eines
der gleichartigen Halbleitergebiete als floatendes Gebiet
ausgeführt wird.
Durch die in den abhängigen Ansprüchen aufgeführten
Maßnahmen sind vorteilhafte Weiterbildungen und
Verbesserungen der im Hauptanspruch angegebenen
Halbleiterstruktur möglich. Der vorgegebene Abstand zwischen
der Basiswanne und dem weiteren p-dotierten Gebiet bestimmt
in erster Näherung den Widerstand der Raumladungszone. Da
sich die Raumladungszone in dem weiteren p-dotierten Gebiet
nicht so stark ausbildet wie in dem schwach n-dotierten
Gebiet, ergibt sich durch die erfindungsgemäße Anordnung
insgesamt ein kleinerer Raumladungswiderstand. Dadurch kann
vorteilhaft bei gleichem Sperrstrom einer größere
Durchbruchsspannung erreicht werden.
Durch die teilweise Überlappung des weiteren p-dotierten
Gebietes mit dem stark n-dotierten Gebiet ergibt sich
vorteilhaft ein geringerer Abstand zur Randzone der
Struktur, so daß die Halbleiterstruktur insgesamt kleiner
ausgeführt werden kann.
Eine weitere Verringerung des Raumladungswiderstandes wird
dadurch erreicht, daß zwischen dem weiteren p-dotierten
Gebiet und dem stark n-dotierten Gebiet ein vorgegebener
Abstand vorgesehen wird. Durch die Wahl eines geeigneten
Abstandes zwischen dem weiteren p-dotierten Gebiet und dem
stark n-dotierten Gebiet kann die Avalanche-
Durchbruchsspannung beeinflußt werden.
Wird zwischen der Basiswanne und dem weiteren p-dotieren
Gebiet ein drittes p-dotiertes Gebiet eingefügt, verringert
sich der Widerstand der Durchbruchskennlinie noch weiter.
Vorteilhaft ist weiter, daß kein Avalanche-Durchbruch
benötigt wird und somit die Sperrspannung in gewissen
Stromdichten temperaturunabhängig ist.
Da die Halbleiterstruktur sowohl mit npn- als auch mit pnp-
Strukturen ausgebildet werden kann, ist eine universelle
Verwendung insbesondere zur BC-Klammerung von Leistungs- oder
Schalttransistoren verwendbar. Derartige Strukturen
werden vorteilhaft auf einem Chip mit integrierten
Schaltungen verbunden.
Ausführungsbeispiele der Erfindung sind in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen. Fig. 1 das Schnittbild einer bekannten
p⁺np⁺-Punchthrough-Begrenzung, Fig. 2 zeigt ein erstes
Ausführungsbeispiel, Fig. 3 zeigt ein zweites
Ausführungsbeispiel und Fig. 4 zeigt ein drittes
Ausführungsbeispiel.
Fig. 1 zeigt eine bekannte laterale p⁺np⁺-Punchthrough-
Struktur im Schnittbild, wobei - wie auch bei den weiteren
Figuren - aus Übersichtlichkeitsgründen die auf der
Vorderseite des Halbleiterchips befindlichen Oxidschichten
oder weitere Strukturen wie Emitter-Inseln eines npn-
Transistors nicht eingezeichnet sind. Die
Schnittbilddarstellung der Fig. 1 zeigt den Querschnitt
eines Halbleiterchips, bei dem im unteren Bereich ein hoch
n-dotiertes Gebiet 1 befindet. Darüber ist ein schwach n-
dotiertes Gebiet 2 angeordnet. Die Rückseite des hoch n-
dotierten Gebietes 1 ist ganz oder teilweise mit einer
Metallisierung 8 abgedeckt, an die ein Anschluß C
(Kollektoranschluß) geführt ist. Im linken oberen Teil der
Fig. 1 ist in das schwach n-dotierte Gebiet 2 eine p-
dotierte Basiswanne 3 eindiffundiert. Die Weite des schwach
n-dotierten Halbleitergebietes zwischen dem Gebiet 1 und 3
wird mit WR bezeichnet. Gleichzeitig mit dem Basisgebiet
wird ein weiteres p-dotiertes Gebiet 4 eingebracht, das im
oberen rechten Teil der Fig. 1 erkennbar ist. Es ist
vorzugsweise ringförmig um die Basiswanne geführt, wobei es
zu dieser einen Abstand WP hat. Das Gebiet 4 wird auf der
äußeren Seite von einem stark n-dotierten Gebiet 5 teilweise
überlappt und erstreckt sich beispielsweise bis zum
Chiprand. Die Gebiete 4 und 5 sind mit einem gemeinsamen
Metallkontakt 6 galvanisch verbunden, der ebenfalls
ringförmig um die Basiswanne 3 geführt sein kann. Die
Basiswanne 3 hat auf der Oberseite ebenfalls wenigstens
teilweise eine Metallisierung 9, zu der ein Anschluß B
(Basisanschluß) führt. Mit R wird der Abstand parallel zur
Oberfläche zwischen dem Chiprand und der inneren Kante des
p-hochdotierten Gebietes 4 bezeichnet.
Wird nun eine Sperrspannung zwischen B und C angelegt, so
breitet sich eine Raumladungszone im schwach n-dotierten
Gebiet 2 aus. Erreicht die Raumladungszone das p-dotierte
Gebiet 4, so kann ein Strom zwischen B und C fließen, da das
Gebiet 4 über die Metallbrücke 6 mit dem Gebiet 5 und damit
über die n-dotierten Gebiete 2 und 1 über die Metallisierung
B mit dem Anschluß C verbunden ist. Ein weiterer
Spannungsanstieg ist nicht mehr möglich. Die Spannung, bei
der eine Spannungsbegrenzung auftritt, wird als
Punchthrough-Spannung UPT bezeichnet. Sie ist näherungsweise
dem Quadrat der Weite WP und der Donatorkonzentration ND im
Gebiet 2 proportional. Die Weite WP muß dabei so gewählt
werden, daß die Avalanche-Durchbruchsspannung des aus den
Gebieten 3 und 2 gebildeten pn-Überganges größer als die
Punchthrough-Spannung zwischen den Gebieten 3 und 4 ist.
Nachteilig ist bei dieser Anordnung der hohe Widerstand der
Sperrkennlinie, insbesondere, wenn hohe Sperrspannungen
realisiert werden müssen.
Die Fig. 2 bis 4 zeigen erfindungsgemäße
Ausführungsbeispiele in prinzipiellen Schnittbildern, bei
denen der Widerstand der Sperrkennlinie gegenüber dem obigen
Beispiel verringert ist, so daß auch höhere Sperrspannungen
realisierbar sind.
Einfachheitshalber werden in den Fig. 2 bis 4 für gleiche
Bereiche die Bezeichnungen der Fig. 1 verwendet. Beim
ersten erfindungsgemäßen Ausführungsbeispiel gemäß der Fig.
2 wurde der Metallkontakt 6 weggelassen, so daß die Bereiche
4 und 5 nicht mehr galvanisch verbunden sind. Das Gebiet 5
muß jetzt auch nicht unbedingt dasselbe Dotierprofil wie
beispielsweise (eine nicht eingezeichnete) Emitterschicht
aufweisen. Das Gebiet 5 kann insbesondere auch schwächer
dotiert sein. Durch den Wegfall des Metallkontaktes oder
-ringes 6 kann der Abstand R bei einer Anordnung gemäß der
Fig. 2 meist kleiner ausgeführt werden als bei der
Anordnung gemäß der Fig. 1, da der Platzbedarf für die
Kontaktierung des Metallringes 6 sowohl beim p-dotierten
Gebiet 4 als auch beim n-dotierten Gebiet 5 entfällt.
Neben dem Vorteil einer Chipflächenreduzierung im Vergleich
zu einer Struktur nach der Fig. 1 wird auch der
Raumladungswiderstand RSC verringert. Beim Anlegen einer
Sperrspannung zwischen die Metallkontakte B und C bildet
sich eine Raumladungszone zwischen den Bereichen 3 und 2
aus. Bei Erhöhung der Sperrspannung breitet sich die
Raumladungszone weiter aus, bis sie an dem p-dotierten
Halbleitergebiet 4 anstößt (Punchthrough). Bei weiterer
Erhöhung der Sperrspannung erhöht sich das Ringpotential des
Gebietes 4. Die Erhöhung wächst nicht in dem Maße, wie sich
die Sperrspannung erhöht. Erreicht das Potential des
floatenden Ringes die Avalanche-Durchbruchsspannung des aus
dem p-dotierten Gebiet 4 und dem n-dotierten Gebiet 5
bestehenden pn-Überganges, dann wird der pn-Übergang 4, 5
leitend. Es bildet sich ein Strompfad vom Kontakt B über die
Gebiete 9, 3, 2, 4, 5, 2, 1, 8 zum Anschluß C (Kollektor)
Als Begrenzung wirkt eine Kombination aus Punchthrough- und
Avalanche-Effekt.
Da sich das Potential des p-dotierten Gebietes 4 nicht in
demselben Maße erhöht wie die Sperrspannung, muß sich die
Potentialdifferenz zwischen dem Anschluß B und dem Bereich 4
erhöhen. Daraus ergibt sich, daß bei unverändertem Abstand
WP mehr Spannung zwischen den Gebieten 3 und 4 anliegt als
beim einfachen Punchthrough. Da sich aber die Weite WP und
damit der Raumladungswiderstand RSC nicht ändert, ist der
resultierende Widerstand der Durchbruchskennlinie geringer
als im Fall einer einfachen Punchthrough-Begrenzung.
Dies gilt sowohl für den Fall, daß die Ausdehnung der
Raumladungszone unterhalb der Basiswanne 3 kleiner ist als
in WR (Non-Reachthrough), als auch für den Fall, daß sich
die Raumladungszone unterhalb des Basisgebietes bis zum hoch
n-dotierten Gebiet 1 erstreckt (Reachthrough).
Für Non-Reachthrough gilt näherungsweise mit den folgenden
Abkürzungen:
QW = Quadratwurzelfunktion,
UA = Potential (Betrag) an Gebiet 3,
UH = Potential (Betrag) an Gebiet 4,
UPT = Spannungsbetrag für Punchthrough zwischen Gebiet 3 und 4,
URT = Spannungsbetrag für Reachthrough zwischen Gebiet 3 und 1.
QW = Quadratwurzelfunktion,
UA = Potential (Betrag) an Gebiet 3,
UH = Potential (Betrag) an Gebiet 4,
UPT = Spannungsbetrag für Punchthrough zwischen Gebiet 3 und 4,
URT = Spannungsbetrag für Reachthrough zwischen Gebiet 3 und 1.
Für die Punchthrough-Bedingung gilt die Gleichung:
UA - UH = 2 * QW (UPT * UA) - UPT < UPT (1).
Im Reachthrough-Fall gilt näherungsweise für den einseitig
abrupten pn-Übergang:
UH = (1 - (WP/(WP + WR)) * UA
- ((WR/(WP + WR))2 * QW (UPT * URT) (2).
Die Steigung von UA ist kleiner als 1, d. h., der
Potentialanstieg des Ringpotentials im Gebiet 4 ist geringer
als der Anstieg von UA.
Es wird wiederum angenommen, daß die Sperrspannung zwischen
der Basis B und dem Kollektor C die Avalanche-
Durchbruchsspannung des Basis-Kollektorüberganges nicht
übersteigt.
Die Potentialdifferenz (UA - UH) zwischen den Gebieten 3 und
4 ist - wegen des langsameren Anstiegs von UH - größer als
bei einer einfachen Punchthrough-Spannung. Der
Raumladungswiderstand ist von dem Quadrat des Abstandes der
beiden p-dotierten Zonen abhängig. Bei gleicher
Sperrspannung kann deshalb bei dem Ausführungsbeispiel die
Anordnung der Weite WP kleiner ausgeführt werden als bei
einer einfachen Punchthrough-Struktur gemäß der Fig. 1.
Dadurch erniedrigt sich der Raumladungswiderstand. Dies
bedeutet eine geringere Stromabhängigkeit der
Begrenzungsspannung. Zu dem Raumladungswiderstand zwischen
den Gebieten 3 und 4 addiert sich noch der
Raumladungswiderstand der Avalanche-Diode in den Gebieten 4
und 5.
Fig. 3 zeigt ein zweites Ausführungsbeispiel der Erfindung
im Schnittbild. Im Gegensatz zu der Anordnung nach Fig. 2
unterscheidet sich jetzt die Dotierung des p-dotierten
Gebietes 4 von der Dotierung der Basiswanne 3. Die Dotierung
des weiteren p-dotierten Gebietes 4 (floatend) ist nun so
gewählt, daß seine Avalanche-Durchbruchsspannung geringer
ist als die Avalanche-Durchbruchsspannung der Basiswanne 3.
Außerdem überlappt das Gebiet 4 nicht mehr das n-dotierte
Gebiet 5, sondern ist durch einen Abstand WR1 von ihm
getrennt. Die weiteren Bezeichnungen werden in der gewohnten
Weise verwendet.
Der erfindungsgemäße Vorteil dieser Struktur, verglichen mit
der Anordnung nach Fig. 1, liegt wiederum im verringerten
Raumladungswiderstand RSC. Beim Anlegen einer Sperrspannung
zwischen den Anschlüssen B und C breitet sich die
Raumladungszone zwischen den Bereichen 3 und 2 aus, bis sie
an das Gebiet 4 anstößt (Punchthrough). Bei weiterer
Erhöhung der Sperrspannung erhöht sich das Ringpotential des
Gebietes 4; allerdings nicht in demselben Maße, wie sich die
Sperrspannung erhöht. Erreicht-das Potential des floatenden
Ringes des Gebietes 4 die Avalanche-Durchbruchsspannung (pn-
Übergang 4, 2), dann ist Stromfluß zum Kollektor hin
geschaffen. Es besteht ein Strompfad vom Anschluß B über die
Gebiete 9, 3, 2, 4, 2, 1 und 8 zum Kollektoranschluß C. Als
Begrenzung wirkt wiederum eine Kombination aus Punchthrough- und
Avalanche-Effekt. Es ist auch möglich, die Avalanche-
Durchbruchsspannung des p-dotierten Bereiches 4 durch eine
geeignete Wahl des Abstandes WR1 zwischen den Gebieten 4 und
5 zu beeinflussen.
Da sich das Potential des p-dotierten Bereiches 4 wiederum
nicht in demselben Maße erhöht, ist - analog zur Struktur
nach Fig. 2 - der Widerstand der Durchbruchskennlinie
geringer als im Fall einer einfachen Punchthrough-
Begrenzung.
Die Verringerung des Raumladungswiderstand RSC durch eine
Spannungsbegrenzung gemäß der Fig. 2 oder 3 beträgt für den
Fall, daß die Raumladungszone unter der Basis die
hochdotierte n-Schicht 1 nicht erreicht (Non-Reachthrough),
für eine Sperrspannung UA = 400 V etwa 100%, wenn die
Punchthrough-Spannung UPT zwischen Gebiet 3 und 4 bei einer
Dotierung des Gebietes 2 von ND = 1 E 14 cm-2 auf 100 V
ausgelegt wird.
Da die Spannungsbegrenzung bei den Ausführungsbeispielen der
Fig. 2 und 3 auf einer Kombination von Punchthrough- und
Avalanche-Effekt beruht, ist die Sperrspannung nicht mehr
völlig temperaturunabhängig. Die Avalanche-
Durchbruchsspannung besitzt einen, von der Höhe der
Avalanche-Spannung abhängigen, positiven
Temperaturkoeffizienten. Allerdings kann der Einfluß des
Avalanche-Effektes auf die Temperaturabhängigkeit der
gesamten Sperrspannung dadurch verringert werden, daß der
Avalanche-Anteil klein gehalten wird. Im obigen Beispiel
beträgt die Avalanche-Durchbruchsspannung nur ca. 36 V,
während die Sperrspannung bei ca. 400 V liegt.
Eine Möglichkeit, diesen geringen Nachteil vollends zu
beseitigen, ist im dritten Ausführungsbeispiel der Fig. 4
dargestellt. Dort wird eine Struktur ausschnittsweise im
Schnittbild dargestellt, bei der zur Spannungsbegrenzung nur
noch der temperaturunabhängige Punchthrough-Effekt verwendet
wird. Als weiterer Vorteil gegenüber dem einfachen
Punchthrough ist ein erhöhtes Potential zwischen den p-
dotierten Gebieten vorhanden.
Das dritte Ausführungsbeispiel der Fig. 4 unterscheidet
sich insbesondere von der Fig. 1 im wesentlichen dadurch,
daß noch ein drittes, vorzugsweise ringförmig umlaufendes p-
dotiertes Gebiet 7 zwischen der Basiswanne 3 und dem
weiteren p-dotierten Gebiet 4 angeordnet ist. Der Abstand
von der Basiswanne 3 ist wieder mit WP gekennzeichnet, der
Abstand vom Gebiet 4 mit WP1. Die Dotierung kann wie die
Basisdotierung bzw. die Dotierung des Gebietes 4 gewählt
werden. Wiederum ist eine eventuell vorhandene
Emitterschicht nicht eingezeichnet. Außerdem sind wie bisher
Oxidschichten nicht dargestellt.
Der Vorteil dieser Struktur liegt wiederum im verringerten
Raumladungswiderstand RSC, verglichen mit der Struktur nach
Fig. 1. Beim Anlegen einer Sperrspannung zwischen die
Kontakte B und C breitet sich die Raumladungszone zwischen
den Bereichen 3 und 2 aus, bis sie nun an das dritte p-
dotierte Gebiet 7 anstößt. Bei weiterer Erhöhung der
Sperrspannung erhöht sich das Potential von Gebiet 7 -
allerdings nicht in demselben Maße, wie sich die
Sperrspannung erhöht -, bis die Raumladungszone an das
Gebiet 4 anstößt. Dann besteht ein Strompfad vom Anschluß B
mit der Metallisierung 9 über die Gebiete 3, 2, 7, 2, 4, 10,
5, 2, 1 und 8 zum Anschluß C.
Da sich das Potential des p-dotierten Gebietes 4 wiederum
nicht in demselben Maße erhöht, ist der Widerstand der
Durchbruchskennlinie geringer als im Fall einer einfachen
Punchthrough-Begrenzung. Da kein Avalanche-Durchbruch
benötigt wird, ist die Sperrspannung, zumindest bei gewissen
Stromdichten, temperaturunabhängig.
Der Metallring 10 kann alternativ auch weggelassen werden.
Dann erhöht sich das Potential von Gebiet 4 bis zur
Durchbruchsspannung des pn-Gebietes 4, 5 analog zum
Ausführungsbeispiel der Fig. 2. Grundsätzlich kann sich
über dem Gebiet 7 auch ein Metallgebiet befinden. Es kann
durch ein Dielektrikum getrennt oder galvanisch mit dem
Gebiet 7 verbunden sein.
Claims (10)
1. Laterale Halbleiterstruktur mit einer Punchthrough-Diode
zur Bildung einer temperaturkompensierten
Spannungsbegrenzung, wobei vorzugsweise eine p-dotierte
Basiswanne (3) in ein schwach n-dotiertes Gebiet (2)
diffundiert ist und wobei vorzugsweise als konzentrische
Ringe um die Basiswanne (3) ein weiteres p-dotiertes Gebiet
(4) und ein stark n-dotiertes Gebiet (5) angeordnet sind,
dadurch gekennzeichnet, daß das weitere p-dotierte Gebiet
(4) und das stark n-dotierte Gebiet (5) derart ausgebildet
sind, daß der Raumladungswiderstand verringert wird und die
Durchbruchsspannung der pn-Übergänge zwischen der Basiswanne
(3) und dem schwach dotierten n-Gebiet (2) bzw. dem weiteren
p-dotierten Gebiet (4) durch Kombination des Punchthrough- und
des Avalanche-Effektes bestimmt wird.
2. Halbleiterstruktur nach Anspruch 1, dadurch
gekennzeichnet, daß das weitere p-dotierte Gebiet (4) einen
vorgegebenen Abstand (WP) zur Basiswanne (3) aufweist.
3. Halbleiterstruktur nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß das weitere p-dotierte Gebiet (4) und
das stark n-dotierte Gebiet (5) teilweise überlappend
angeordnet sind.
4. Halbleiterstruktur nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß das weitere p-dotierte Gebiet (4) und
das stark n-dotierte Gebiet (5) zueinander einen
vorgegebenen Abstand (WR1) aufweisen (Fig. 3).
5. Halbleiterstruktur nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß ein drittes p-dotiertes Gebiet
(1) zwischen der Basiswanne (3) und dem weiteren p-dotierten
Gebiet (4) angeordnet ist, dessen Abstand (WP1) zum weiteren
p-dotierten Gebiet (4) vorgegeben ist.
6. Halbleiterstruktur nach Anspruch 5, dadurch
gekennzeichnet, daß die Dotierung des dritten p-dotierten
Gebietes (7) wie die der Basiswanne (3) oder des weiteren p
dotierten Gebietes (4) ist.
7. Halbleiterstruktur nach Anspruch 5, dadurch
gekennzeichnet, daß das weitere p-dotierte Gebiet (4) mit
dem stark n-dotierten Gebiet (5) durch ein Metallgebiet (10)
elektrisch verbunden ist.
8. Halbleiterstruktur nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die Polaritäten der
Halbleiterstruktur invertierbar sind.
9. Halbleiterstruktur nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die
Halbleiterstruktur mit weiteren Elementen auf einem Chip
integrierbar ist.
10. Halbleiterstruktur nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die
Halbleiterstruktur zur Spannungsbegrenzung, vorzugsweise zur
Basis-Kollektor-Klammerung von Schalt- oder Zündtransistoren
verwendbar ist.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423619A DE4423619A1 (de) | 1994-07-06 | 1994-07-06 | Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung |
JP8503612A JPH09502573A (ja) | 1994-07-06 | 1995-06-22 | 温度補償された電圧制限部を形成するためのラテラルな半導体構造 |
BR9506027A BR9506027A (pt) | 1994-07-06 | 1995-06-22 | Estrutura semicondutora lateral para a configuração de uma limitação de tensão compensada pela temperatura |
PCT/DE1995/000814 WO1996001501A1 (de) | 1994-07-06 | 1995-06-22 | Laterale halbleiterstruktur zur bildung einer temperaturkompensierten spannungsbegrenzung |
AU27316/95A AU693568B2 (en) | 1994-07-06 | 1995-06-22 | Lateral semiconductor structure designed to produce a temperature-compensated voltage limitation |
ITMI951442A IT1275483B (it) | 1994-07-06 | 1995-07-05 | Struttura a semiconduttore laterale per la formazione di una limitazione di tensione compensata in temperatura |
US08/968,003 US6262466B1 (en) | 1994-07-06 | 1997-11-12 | Lateral semiconductor structure for forming a temperature-compensated voltage limitation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423619A DE4423619A1 (de) | 1994-07-06 | 1994-07-06 | Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4423619A1 true DE4423619A1 (de) | 1996-01-11 |
Family
ID=6522341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4423619A Withdrawn DE4423619A1 (de) | 1994-07-06 | 1994-07-06 | Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung |
Country Status (7)
Country | Link |
---|---|
US (1) | US6262466B1 (de) |
JP (1) | JPH09502573A (de) |
AU (1) | AU693568B2 (de) |
BR (1) | BR9506027A (de) |
DE (1) | DE4423619A1 (de) |
IT (1) | IT1275483B (de) |
WO (1) | WO1996001501A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2404296A1 (en) * | 2000-03-22 | 2001-09-27 | University Of Massachusetts | Nanocylinder arrays |
EP1352989A1 (de) * | 2002-04-10 | 2003-10-15 | Siemens Aktiengesellschaft | Bauteil mit einer Maskierungsschicht |
US7439592B2 (en) * | 2004-12-13 | 2008-10-21 | Broadcom Corporation | ESD protection for high voltage applications |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL191525C (nl) | 1977-02-02 | 1995-08-21 | Shinkokai Zaidan Hojin Handot | Halfgeleiderinrichting omvattende een stroomkanaalgebied van een eerste geleidingstype dat wordt omsloten door een van een stuurelektrode voorzien stuurgebied van het tweede geleidingstype. |
JPS5825264A (ja) | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
JPS59181679A (ja) * | 1983-03-31 | 1984-10-16 | Nippon Denso Co Ltd | 半導体装置 |
GB2193596A (en) * | 1986-08-08 | 1988-02-10 | Philips Electronic Associated | A semiconductor diode |
DE3930697A1 (de) | 1989-09-14 | 1991-03-28 | Bosch Gmbh Robert | Steuerbare temperaturkompensierte spannungsbegrenzungseinrichtung |
FR2664744B1 (fr) | 1990-07-16 | 1993-08-06 | Sgs Thomson Microelectronics | Diode pin a faible surtension initiale. |
JP3321185B2 (ja) * | 1990-09-28 | 2002-09-03 | 株式会社東芝 | 高耐圧半導体装置 |
US5969400A (en) * | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
-
1994
- 1994-07-06 DE DE4423619A patent/DE4423619A1/de not_active Withdrawn
-
1995
- 1995-06-22 BR BR9506027A patent/BR9506027A/pt active Search and Examination
- 1995-06-22 AU AU27316/95A patent/AU693568B2/en not_active Ceased
- 1995-06-22 JP JP8503612A patent/JPH09502573A/ja active Pending
- 1995-06-22 WO PCT/DE1995/000814 patent/WO1996001501A1/de unknown
- 1995-07-05 IT ITMI951442A patent/IT1275483B/it active IP Right Grant
-
1997
- 1997-11-12 US US08/968,003 patent/US6262466B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU693568B2 (en) | 1998-07-02 |
JPH09502573A (ja) | 1997-03-11 |
ITMI951442A0 (it) | 1995-07-05 |
IT1275483B (it) | 1997-08-07 |
ITMI951442A1 (it) | 1997-01-05 |
BR9506027A (pt) | 1997-10-14 |
WO1996001501A1 (de) | 1996-01-18 |
AU2731695A (en) | 1996-01-25 |
US6262466B1 (en) | 2001-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69329093T2 (de) | Hochspannungs-MIS-Transistor und Halbleiteranordnung | |
DE102010000531B4 (de) | Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE69207732T2 (de) | Monolithische Niederspannungsschutzdiode mit geringer Kapazität | |
DE69305909T2 (de) | Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet | |
DE102014110366B4 (de) | Mos-leistungstransistor mit integriertem gatewiderstand | |
DE69330455T2 (de) | Überspannungsschutzstruktur für vertikale Halbleiterkomponenten | |
DE3878037T2 (de) | Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet. | |
DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
WO1983002528A1 (en) | Darlington transistor circuit | |
EP1284019B1 (de) | Halbleiter-leistungsbauelement | |
DE3044444A1 (de) | "monolithisch integrierte gleichrichter-brueckenschaltung" | |
DE2531249A1 (de) | Vielschicht-thyristor | |
DE1937853C3 (de) | Integrierte Schaltung | |
DE2329398B2 (de) | In Ruckwartsrichtung leitendes Thyristorbauelement | |
EP1128442B1 (de) | Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung | |
DE3709124C2 (de) | NPN-äquivalente Struktur mit erhöhter Durchschlagspannung | |
EP0017980A1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
DE19902749C2 (de) | Leistungstransistoranordnung mit hoher Spannungsfestigkeit | |
DE4423619A1 (de) | Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung | |
DE3005367C2 (de) | ||
DE69834451T2 (de) | Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten | |
DE4343140B4 (de) | Halbleiteranordnung zur Beeinflussung der Durchbruchsspannung von Transistoren | |
DE3871908T2 (de) | Lateraler hochspannungstransistor. | |
DE2922926C2 (de) | Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8120 | Willingness to grant licences paragraph 23 | ||
8139 | Disposal/non-payment of the annual fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110201 |