JP5279290B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5279290B2 JP5279290B2 JP2008037033A JP2008037033A JP5279290B2 JP 5279290 B2 JP5279290 B2 JP 5279290B2 JP 2008037033 A JP2008037033 A JP 2008037033A JP 2008037033 A JP2008037033 A JP 2008037033A JP 5279290 B2 JP5279290 B2 JP 5279290B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- conductivity type
- semiconductor device
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、静電気放電（Electro Static Discharge: ＥＳＤ）による半導体装置の破壊を防ぐＥＳＤ保護回路を含む半導体装置に関する。
ICの信頼性を保証するに当たって懸念すべき重要な項目として、静電気放電（Electro Static Discharge : ＥＳＤ、以下ＥＳＤ）などのノイズによる破壊が挙げられる。ＥＳＤは、様々な状況において発生しえるイベントであり、ICにおいてもそれらによる破壊が起こらないよう対策する必要がある。
ICなどの半導体デバイスにおいては、ＥＳＤの現象が帯電物体や放電形態によりいくつかのモデルに分類されおり、代表的なモデルとしては、帯電した人体に蓄積された静電気が半導体デバイスに放電する人体モデル(HBM)、ICの製造過程などにおいて半導体デバイスを取り扱う金属製の装置などの高い容量と低い抵抗を持つ物体が静電気の発生源となることを想定した機械モデル（MM）、半導体デバイス自身が帯電し、その他に放電することを想定した帯電デバイスモデル（CDM）などが挙げられる。
ICなどの半導体デバイスの信頼性を保障するには、これらの放電モデルを元に擬似的にＥＳＤを行い、十分な耐性を有しているか評価を行っておく必要がある。
ICにおいては、上記に示したようなＥＳＤによる破壊を防ぐ為に、従来から様々な技術が開発され、ICにＥＳＤ保護回路が設けられている。
従来のＥＳＤ保護回路として、図８に示す構造が挙げられる（例えば特許文献１参照）。Ｐ型基板２０４上MOSトランジスタのドレインとなるＮ+拡散層２０１が少なくとも２つの拡散領域に分割されて同じ型のＮウェル拡散層２０３内に形成されており、Ｎウェル拡散層２０３内には型の異なる少なくとも一つ以上のＰ+拡散層２０２が形成されており、Ｐ+拡散層２０２は基板電位と接続されている。この方法では、Ｎウェル拡散層２０３とＰ型基板２０４の接合によるダイオードだけではなく、Ｎウェル拡散層２０３とそのＮウェル拡散層２０３内に形成されたＰ+拡散層２０２とのダイオードによって、ＥＳＤの印加モードに係わらず、ＥＳＤに対して高い保護効果を得ることができる。
特開平１１−６８０４３号公報（図１）
半導体装置の製造は微細化技術の進歩により、チップサイズの縮小が加速し、内部回路は縮小している。しかし、半導体装置においてはＥＳＤに対する高い耐性の提供という点において市場からの要求が途絶えることはなく、ＥＳＤ破壊から半導体装置を保護しなければならない為、一概に内部回路と同様にＥＳＤ保護回路のサイズを縮小することは不可能という状態にある。それにより、チップ面積に占めるＥＳＤ保護回路の割合が大きくなり、チップサイズの縮小により製造コストの低減を狙うにしても、ＥＳＤ保護回路のサイズによって制限されるという問題が発生する。
また、従来のＥＳＤ保護回路においては、ＨＢＭ，ＭＭ、ＣＤＭなどの従来モデルの試験方法においては十分な耐性を持つかもしれないが、近年、気中放電試験や接触放電試験と呼ばれる従来のモデルよりもさらに厳しいモデルに対しても十分な耐性を持つことが要求されつつあり、従来のＥＳＤ保護回路を用いたとしても十分な耐性を得ることができなくなる。
結局、ＥＳＤ保護回路自体のサイズを大きくすることによって対応することを迫られる為、さらに微細化技術によるチップ縮小のコストメリットが低減する傾向が顕著に現れることになる。
上記の課題を解決するために、本発明は以下の手段を用いた。
（１）第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路がチップの外周領域全体もしくは外周領域の一部に形成されており、前記第一導電型の拡散層もしくは前記第二導電型の拡散層のいずれかにチップの基板電位を固定するために形成されているチップ外周領域の電源もしくはグランドに電気的に接続された拡散層を用いることを特徴とするＥＳＤ保護回路を含む半導体装置とした。
（２）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に直線状に接合していることを特徴とする半導体装置とした。
（３）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に矩形状に接合していることを特徴とする半導体装置とした。
（４）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に波形状に接合していることを特徴とする半導体装置とした。
（５）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に楔状に接合していることを特徴とする半導体装置とした。
（１）第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路がチップの外周領域全体もしくは外周領域の一部に形成されており、前記第一導電型の拡散層もしくは前記第二導電型の拡散層のいずれかにチップの基板電位を固定するために形成されているチップ外周領域の電源もしくはグランドに電気的に接続された拡散層を用いることを特徴とするＥＳＤ保護回路を含む半導体装置とした。
（２）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に直線状に接合していることを特徴とする半導体装置とした。
（３）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に矩形状に接合していることを特徴とする半導体装置とした。
（４）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に波形状に接合していることを特徴とする半導体装置とした。
（５）前記第一導電型の拡散層および第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路において、第一導電型の拡散層および第二導電型の拡散層の接合が平面的に楔状に接合していることを特徴とする半導体装置とした。
本発明では、第一導電型の拡散層と第二導電型の拡散層の接合からなるダイオード型ＥＳＤ保護回路をチップの内部回路やボンディングパッドよりも外側の外周領域全体もしくは外周領域の一部に形成し、第一導電型の拡散層もしくは第二導電型の拡散層のいずれかにチップの基板電位を固定する為に形成されているチップ外周領域の電源もしくはグランドに電気的に接続された拡散層を用いることで、チップ面積を増大させずにＥＳＤ保護回路のサイズを大きくすることができ、半導体装置のＥＳＤ破壊への耐性を向上させることが可能となる。
以下、本発明による最良の形態について図面を用いて詳細に説明を行なう。
図１に本発明におけるＥＳＤ保護回路を含む半導体装置のチップ全体の平面図を示す。チップの構成は、図１に示すようにチップ内部３０４に内部回路領域３０２およびボンディングパッド領域３０３が配置され、チップ外周部にＥＳＤ保護回路領域３０１が配置されている。
図２は、領域Ａについて拡大し、詳細に示した平面図となっている。図１に示されたＥＳＤ保護回路領域３０１は、基板電位を固定するためにチップ外周部に設けられたＰ+拡散層２０２、ダイオードの耐圧を調整するために設けられる耐圧調整用Ｎ型拡散層２０５およびＮ+拡散層２０１で構成されている。Ｐ+拡散層２０２およびＮ+拡散層２０１はそれぞれコンタクトが形成され、Ｐ+拡散層２０２はグランドに電気的に接続され、Ｎ+拡散層２０１は電源もしくはその他のボンディングパッドへ電気的に接続される。Ｐ+拡散層２０２、耐圧調整用Ｎ型拡散層２０５およびＮ+拡散層は平面的に直線状に接合するように形成されている。
図３は、図２に示したＢ−Ｂ'一点鎖線での断面図を示している。Ｐ型基板２０４上にＥＳＤ保護回路領域３０１のＰ+拡散層２０２、耐圧調整用Ｎ型拡散層２０５、Ｎ+拡散層２０１が形成されている。本例のように基板にＰ型を使用した場合、基板電位を固定するためにチップ外周部に設けられる拡散層はＰ型となる為、Ｐ+拡散層２０２にＮ型の耐圧調整用Ｎ型拡散層２０５およびＮ+拡散層２０１を接合させ、ＰＮ接合を形成し、ダイオード型ＥＳＤ保護回路を形成する。ダイオード型ＥＳＤ保護回路は、半導体装置の動作電圧範囲内においては、動作しないように設定し、内部回路にＥＳＤによる負荷が大きくかかる前にオンするように設定しなければならない。よって、耐圧調整用Ｎ型拡散層２０５は、半導体装置にかかる最大電圧または半導体装置が保障する最大定格電圧および内部回路に使用されている素子の耐圧を加味して、ダイオード型ＥＳＤ保護回路が動作するように、濃度および図３に示した幅ｍを調整する。耐圧調整用Ｎ型拡散層２０５は図４に示すように素子分離４０１下に形成したとしてもなんら問題は無い。素子分離４０１下に耐圧調整用Ｎ型拡散層２０５を形成した場合は、幅lなども調整する。また、耐圧調整用Ｎ型拡散層２０５は必ずしもＮ型拡散層である必要は無く、狙いとする耐圧によっては拡散層自体を形成する必要も無い場合も考えられる。
次に上記のダイオード型ＥＳＤ保護回路の動作を説明する。Ｐ+拡散層２０２に対して電源もしくはその他のボンディングパッドへ電気的に接続されるＮ+拡散層２０１にＥＳＤによって正のノイズが印加された場合、ダイオード型ＥＳＤ保護回路のＰＮ接合には逆方向のバイアスが印加され、ある電圧に達するとＰＮ接合はなだれ降伏を起し、電流を流し始める。これによって、内部回路にＥＳＤによる負荷がかかる前にＥＳＤノイズを逃がすことが可能となる。逆にＰ+拡散層２０２に対して電源もしくはその他のボンディングパッドへ電気的に接続されるＮ+拡散層にＥＳＤによって負のノイズが印加された場合、ダイオード型ＥＳＤ保護回路のＰＮ接合は順方向のバイアスが印加されるため、電流を流す状態となり、ＥＳＤノイズを逃がすことが可能となる。
上記は、Ｐ+拡散層２０２を基準に説明を行ったが、Ｎ+拡散層２０１が基準となり、Ｐ+拡散層２０２にＥＳＤノイズが注入されたとしても、ダイオード型ＥＳＤ保護回路内のＰＮ接合にかかるバイアスによって、上記と同様の動作を行い、ＥＳＤノイズから内部回路を保護する働きをする。
本発明では、ダイオード型ＥＳＤ保護回路のＰＮ接合における一方の拡散層にチップの基板電位を固定する為に設けられているチップ外周領域の拡散層を使用し、さらにチップ外周領域と内部回路の間に存在するスペースにダイオード型ＥＳＤ保護回路を形成することによって、チップ面積を増大させずにダイオード型ＥＳＤ保護回路のサイズを大きくすることが可能となり、チップの面積を縮小しつつ、十分なＥＳＤ破壊に対する耐性を有する半導体装置を提供することが可能となる。
上記までの説明では、図２に示すようにダイオード型ＥＳＤ保護回路のＰ型およびＮ型の拡散層のパターンは平面的に直線状に形成されていたが、図５に示す矩形状、図６に示す楔状、図７に示す波形状のようにＰ+拡散層２０２、耐圧調整用Ｎ型拡散層２０５、Ｎ+拡散層２０１を形成することによって、単位面積当りのＰＮ接合幅を増やすことができ、本発明の効果をより高めることができる。
また、Ｐ型の基板を使用した場合において説明したが、Ｎ型の基板を使用した場合においても拡散層の型や印加される電圧の極性を逆に置き換えることによって、本発明を適用することが可能となる。
また、図１ではチップの外周領域全体にダイオード型ＥＳＤ保護回路を形成した状態を示しているが、必ずしも外周領域全体に形成する必要は無く、外周領域の一部でもよい。従来方法によるＥＳＤ保護回路と組み合わせて本発明によるダイオード型ＥＳＤ保護回路を使用することによって、さらにＥＳＤ破壊に対する耐性を向上させることも可能となる。
１０１ ゲート電極
１０２ ソース電極
１０３ ドレイン電極
１０４ Ｐ+拡散層電極
２０１ Ｎ+拡散層
２０２ Ｐ+拡散層
２０３ Ｎウェル拡散層
２０４ Ｐ型基板
２０５ 耐圧調整用Ｎ型拡散層
３０１ ＥＳＤ保護回路領域
３０２ 内部回路領域
３０３ ボンディングパッド領域
３０４ チップ内部
４０１ 素子分離
４０３ コンタクト
１０２ ソース電極
１０３ ドレイン電極
１０４ Ｐ+拡散層電極
２０１ Ｎ+拡散層
２０２ Ｐ+拡散層
２０３ Ｎウェル拡散層
２０４ Ｐ型基板
２０５ 耐圧調整用Ｎ型拡散層
３０１ ＥＳＤ保護回路領域
３０２ 内部回路領域
３０３ ボンディングパッド領域
３０４ チップ内部
４０１ 素子分離
４０３ コンタクト
Claims (5)
- 第一導電型の拡散層と第二導電型の拡散層との間に耐圧調整用第二導電型の拡散層を設けることで形成したＰＮ接合からなるダイオード型ＥＳＤ保護回路が第一導電型の半導体基板からなるチップの外周領域全体もしくは外周領域の一部に形成されており、前記第一導電型の拡散層もしくは前記第二導電型の拡散層のいずれかにチップの基板電位を固定するために形成されているチップ外周領域の電源もしくはグランドに電気的に接続された拡散層を用いることを特徴とするＥＳＤ保護回路を含む半導体装置。
- 前記第一導電型の拡散層と前記耐圧調整用第二導電型の拡散層および第二導電型の拡散層の接合が平面的に直線状に接合していることを特徴とする請求項１記載の半導体装置。
- 前記第一導電型の拡散層と前記耐圧調整用第二導電型の拡散層および第二導電型の拡散層の接合が平面的に矩形状に接合していることを特徴とする請求項１記載の半導体装置。
- 前記第一導電型の拡散層と前記耐圧調整用第二導電型の拡散層および第二導電型の拡散層の接合が平面的に波形状に接合していることを特徴とする請求項１記載の半導体装置。
- 前記第一導電型の拡散層と前記耐圧調整用第二導電型の拡散層および第二導電型の拡散層の接合が平面的に楔状に接合していることを特徴とする請求項１記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008037033A JP5279290B2 (ja) | 2008-02-19 | 2008-02-19 | 半導体装置 |
| US12/378,177 US8736022B2 (en) | 2008-02-19 | 2009-02-11 | Semiconductor device with a diode-type ESD protection circuit |
| TW98104980A TWI470767B (zh) | 2008-02-19 | 2009-02-17 | Semiconductor device |
| KR1020090013317A KR101626613B1 (ko) | 2008-02-19 | 2009-02-18 | 반도체 장치 |
| CN2009101179484A CN101515582B (zh) | 2008-02-19 | 2009-02-19 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008037033A JP5279290B2 (ja) | 2008-02-19 | 2008-02-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009200083A JP2009200083A (ja) | 2009-09-03 |
| JP5279290B2 true JP5279290B2 (ja) | 2013-09-04 |
Family
ID=40954320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008037033A Expired - Fee Related JP5279290B2 (ja) | 2008-02-19 | 2008-02-19 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8736022B2 (ja) |
| JP (1) | JP5279290B2 (ja) |
| KR (1) | KR101626613B1 (ja) |
| CN (1) | CN101515582B (ja) |
| TW (1) | TWI470767B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5441724B2 (ja) * | 2010-01-08 | 2014-03-12 | パナソニック株式会社 | Ｅｓｄ保護素子、半導体装置およびプラズマディスプレイ装置 |
| CN101982881B (zh) * | 2010-09-24 | 2012-12-12 | 江苏东光微电子股份有限公司 | 集成esd保护的功率mosfet或igbt及制备方法 |
| TWI467728B (zh) * | 2011-08-24 | 2015-01-01 | Himax Tech Ltd | 靜電放電保護元件及其電路 |
| US20130075747A1 (en) * | 2011-09-23 | 2013-03-28 | Robert J. Purtell | Esd protection using low leakage zener diodes formed with microwave radiation |
| JP6243720B2 (ja) * | 2013-02-06 | 2017-12-06 | エスアイアイ・セミコンダクタ株式会社 | Ｅｓｄ保護回路を備えた半導体装置 |
| KR102076374B1 (ko) * | 2014-11-18 | 2020-03-03 | 매그나칩 반도체 유한회사 | Ｅｓｄ 장치 및 그 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
| KR100266838B1 (ko) * | 1991-11-28 | 2000-09-15 | 이데이 노부유끼 | 전계효과형 트랜지스터 |
| JPH05235379A (ja) * | 1992-02-19 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | 保護用ダイオード素子 |
| JP3415401B2 (ja) * | 1997-08-28 | 2003-06-09 | 株式会社東芝 | 半導体集積回路装置及びその製造方法 |
| US20040207020A1 (en) * | 1999-09-14 | 2004-10-21 | Shiao-Chien Chen | CMOS silicon-control-rectifier (SCR) structure for electrostatic discharge (ESD) protection |
| US6452234B1 (en) * | 2000-11-27 | 2002-09-17 | Advanced Micro Devices, Inc. | How to improve the ESD on SOI devices |
| TW502459B (en) * | 2001-01-03 | 2002-09-11 | Taiwan Semiconductor Mfg | Diode structure with high electrostatic discharge protection and electrostatic discharge protection circuit design of the diode |
| JP4759982B2 (ja) * | 2003-12-18 | 2011-08-31 | 株式会社デンソー | ダイオード |
| JP5008840B2 (ja) * | 2004-07-02 | 2012-08-22 | ローム株式会社 | 半導体装置 |
-
2008
- 2008-02-19 JP JP2008037033A patent/JP5279290B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-11 US US12/378,177 patent/US8736022B2/en not_active Expired - Fee Related
- 2009-02-17 TW TW98104980A patent/TWI470767B/zh not_active IP Right Cessation
- 2009-02-18 KR KR1020090013317A patent/KR101626613B1/ko active IP Right Grant
- 2009-02-19 CN CN2009101179484A patent/CN101515582B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090206439A1 (en) | 2009-08-20 |
| TW200950060A (en) | 2009-12-01 |
| TWI470767B (zh) | 2015-01-21 |
| US8736022B2 (en) | 2014-05-27 |
| KR20090089805A (ko) | 2009-08-24 |
| CN101515582A (zh) | 2009-08-26 |
| KR101626613B1 (ko) | 2016-06-01 |
| CN101515582B (zh) | 2013-01-02 |
| JP2009200083A (ja) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8237225B2 (en) | Semiconductor device for electrostatic discharge protection | |
| US7763908B2 (en) | Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices | |
| JP5279290B2 (ja) | 半導体装置 | |
| US7282767B2 (en) | Guardwall structures for ESD protection | |
| JP5738903B2 (ja) | 高い静電放電性能を有するフローティングゲート構造 | |
| JPH1041469A (ja) | 半導体装置 | |
| KR101043737B1 (ko) | 정전기 방전 보호 소자 | |
| JPH11261011A (ja) | 半導体集積回路装置の保護回路 | |
| EP1325519B1 (en) | Semiconductor apparatus with improved ESD withstanding voltage | |
| JP2009071173A (ja) | 半導体装置 | |
| US7238969B2 (en) | Semiconductor layout structure for ESD protection circuits | |
| JP5010158B2 (ja) | 半導体装置 | |
| TWI595625B (zh) | 半導體裝置 | |
| JP4795613B2 (ja) | 半導体装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| JP2008172216A (ja) | ウェル電位トリガによるｅｓｄ保護 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JP5511370B2 (ja) | 半導体装置 | |
| JP2005085820A (ja) | 半導体装置 | |
| TWI236130B (en) | I/O cell and ESD protection circuit | |
| TWI472013B (zh) | 靜電放電防護裝置 | |
| KR101159426B1 (ko) | 정전기 방지 구조를 가진 금속 산화막 반도체 전계효과 트랜지스터 | |
| CN115084124A (zh) | 静电保护电路及半导体器件 | |
| JP2004193480A (ja) | 半導体装置 | |
| JPH09219521A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5279290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |