DE3129539A1 - Bipolartransistor - Google Patents

Bipolartransistor

Info

Publication number
DE3129539A1
DE3129539A1 DE19813129539 DE3129539A DE3129539A1 DE 3129539 A1 DE3129539 A1 DE 3129539A1 DE 19813129539 DE19813129539 DE 19813129539 DE 3129539 A DE3129539 A DE 3129539A DE 3129539 A1 DE3129539 A1 DE 3129539A1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline
dielectric
area
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813129539
Other languages
English (en)
Inventor
Madhukar B. Los Gatos Calif. Vora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE3129539A1 publication Critical patent/DE3129539A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

οβ..ΐΜβ. FRIEDRICH B.FISCHER :". ; " :..: : 50ÖÖ-KOJ2I 5S 3 1 2 9 5 3 9
PATENTANWALT SAARSTRASSE 71
Fairchild Camera and Instrument F 8167
Corporation
464 Ellis Street
Mountain View, California 94042
VStA
Bipolartransistor
Die Erfindung bezieht sich allgemein auf Halbleiterbauelemente und ihre Herstellung, und sie bezieht sich insbesondere auf Transistorstrukturen für logische Schaltungen mit hoher Arbeitsgeschwindigkeit und auf Verfahren zur Herstellung dieser Transistorstrukturen.
Emittergekoppelte logische Schaltungen (ECL = Emitter Coupled Logic circuitry), welche bipolare Transistoren in dielektrisch isolierten integrierten Strukturen enthalten, ermöglichen die höchsten Schaltgeschwindigkeiten, die gegenwärtig bei dem Entwurf logischer Schaltungen zur Verfügung stehen. Die Grundstruktur des Bauelements ist im allgemeinen ein npn-Transistor, welcher in einer epitaktischen Schicht ausgebildet ist9 die sich über einer vergrabenen Schicht in einem Halbleitersubstrat befindet, wobei das Gebiet des Bauelements durch eine Oxydwand definiert wird, welche sich durch die epitaktische Schicht erstreckt. Der Transistor hat geometrisch kleine Abmessungen und flache pn Übergänge, und diese Eigenschaften tragen zu der erwünschten hohen Arbeitsgeschwindigkeit bei.
Die Arbeitsgeschwindigkeit bekannter ECL-Bauelemente wird aber durch mehrere Parameter begrenzt, von denen im vorliegenden Zusammenhang der Basiswiderstand und die Kollektor-Basis-Kapazität
zu nennen sind. Auek ist die allgemeine Geometrie des Bauelements begrenzt durch das kritische !Erfordernis der Ausrichtung der Metallmaskierung. Die Anordnung von Basiskontakten über dem aktiven Gebiet des Transistors trägt daher zusätzlich zu der Basis-Kollektor-Kapazität bei« Der Basiswiderstand ergibt sich aus d©r Notwendigkeit des Zugangs zu dem eigenleitenden Basis·= gebiet unter dem Emittergebiet von dem Basiskontakt durch das diffundierte aigenleitende logisch© p-f Gebiet,
Dementsprechend bezweckt die !Erfindung, eine bipolare Transistor struktur zu schaffen9 die d@n bisherigen Strukturen insbesondere hinsichtlich der obigen Gesichtspunkte überlegen ist» Auch bezweckt di© fe'fiadungs einen Transistor zu schaffen 9 d@r in der Anwendung für di© Zweck© der Emitttrkopplraigslogik eine höher® Arbeitsgeschwindigkeit hat9 wobei allgemein bezweckt ist9 einen Bipolartransistor mit höherer Arbeitsgeschwindigkeit zu schaffenο Auch bezweckt di© Erfindung-^ ©inen bipolaren Transistor mit geringeren Abmessungen zu schaffen9 als es bisher möglich %irar»
Die genannten und weiter© Aufgaben der Erfindung sollen insbesondsre dadurch realisiert werden9 daß ein bipolarer Transistor geschaffen wird, welcher ©inen geringeren Basisxtfiderstand als Bipolartransistoren d©r bisher bekannten Art haben. Auch soll ein Transistor geschaffen werden9 dsssen Basis-Kollektorkapazität gegenüber bisher bekannten Anordnungen erheblich niedriger ist ο
Gemäß der Erfindung wird das störst®llenhalblaitond@ Basisgebiet eines Bipolartransistors dadurch hergestellt t daß ein Dotierungs mittel aus @in©m stmrk dotiartsn polykristallinen Halbleitermaterial,, x»/®lches sich auf der Obsrfläch© eines Halbleiterkörpers befindete sindiffundiert wirdo Vor dsm Sindiffundieren der Stör-
stoffe aus der über der Oberfläche befindlichen Schicht wird ein Teil dieser Schicht von einem Oberflächenbereich des Halbleiterkörpers entfernt, und bei der anschließenden thermisch induzierten Eindiffundierung von Störstoffen in den Halbleiterkörper aus der polykristallinen Schicht bildet sich eine isolierende Oxydschicht auf dem Oberflächenbereich und an der Seitenwandung der den Oberflächenbereich umgebenden polykristallinen Schicht. Anschließend wird das Oxyd durch selektive Ätzung von dem Oberflächenbereich derart entfernt, daß Halbleiteroxyd auf dem Randteil der ersten polykristallinen Schicht zurückbleibt. Über dem Oberflächenbereich wird eine zweite dotierte polykristalline Halbleiterschicht vom entgegengesetzten Leitfähigkeitstyp ausgebildet, und von dort werden Dotierungsmittel in den Oberflächenbereich des Halbleiterkörpers eindiffunidert, um das Emittergebiet des Bipolartransistors zu bilden. Dabei ist von Bedeutung, daß die ersten und zweiten polykristallinen Schichten durch das an dem Seitenwandungsteil der ersten polykristallinen Schicht gebildete Halbleiteroxyd elektrisch isoliert sind. Die Eindiffundierung von Störstoffen aus der ersten und der zweiten polykristallinen Schicht in den Halbleiterkörper führt zur Bildung eines pn Übergangs an der Oberfläche des Halbleiterkörpers unter dem Halbleiteroxyd, welches die beiden dotierten polykristallinen Schichten trennt. Durch dieses Vorgehen wird in vorteilhafter Weise ein bipolarer Transistor erzeugt, der gegenüber bisher bekannten Anordnungen dieser Art sowohl geringere Abmessungen als auch einen geringeren Basiswiderstand hat.
Gemäß einem weiteren Merkmal der Erfindung wird ein Basiskontakt ausgebildet, welcher von dem Bauelementbereich entfernt ist und mit der Basis durch eine leitfähige Schicht verbunden ist, welche über dem ersten polykristallinen Halbleitermaterial liegt.
Weiter® Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausfüarungsbeispielen der Erfindung anhand der Zeichnungen.
Figo 1 gaigt @ia@n Schnitt durch ein@n Teil eines bipolaren Transistors konventioneller Bauart s wie <sr in oxydisolierten Emitterkopplmgs-Logik-Schaltungen Anwendung findet«
Pig» 2 geigt ©insn Schnitt durch einsn Teil eines Bipolartran=· sistors als Ausführisngsbeispi©! für einen Transistor gemäß der vorliegenden Erfindung„
Figo 3A bis 3F zeigen Teilsehnitt© zur Erläuterung eines Ausführungsbeispiels für ®in Herstellungsverfahren ©ines Bipolartransistor® gamäß Figo 2ο
Figo 1 zsigt einen Tsilschnitt ©ines bipolaren Transistors üblicher Bauart9 wie er in Schaltungen oxydisolierter Emitterkopplungslogik verwendet wirdo Die Struktur ist auf einem Einkristall-Halbleitersubstrat 10 aufgebaut 0 in dem ein stark dotiertes n-f Gebiet 12 oder ein vergrabener Kollektor ausgebildet ist„ Über der vsrgrabenen Schicht 12 befindet sich ein© n·= epitaktische Schicht 140 in der ©in ρ Gebiet 16 ausgebildet ist. Die epitaktische Schicht ist γοΕί di©l@ktrisch©ffi Material 18 umgebene, beispielsweise SiliziusBQxydj, welches dusreh die epitaktische Schicht zu dem Substrat 10 thermisch gewachs©n ists so daß es ein elektrisch isoliertes Bau©lem©ntgebiet d@fini®rt9 in dem der Transistor ausgebildet ist= Innerhalb des ρ Gebietes 16 befindet sich ein stark dotiertes n-J- Gebiet 2O9 welches als Emitter des Bipolartransistors arbeitet« Siliaiumoxyd 22 auf der Oberfläche der Halbleiterstrulitur "bsi-iirkt ein® Passivierung dss Übergangs und stellt eins slsktriache Isolation dar9 durch wslche Emitterkoatakt 24 und Basiskontakt 26 hindurchgeführt sindo Der Kollektorkontakt zum η+ GeMot 12 kann durch das Substrat 10 hergestellt werdtn» w@nn das Substrat den η Leitfähigkeit hat§ alternativ
kann ein Kollektorkontakt von der oberen Fläche des Bauelements zu der vergrabenen Schicht 12 hergestellt werden.
Die dielektrisch isolierte Halbleiterstruktur stellt das schnellste logische Gatter dar, das für den Entwurf integrierter Schaltungen zur Zeit zur Verfügung steht. Die Maximalgeschwindigkeit der Schaltung wird jedoch durch zwei durch das Bauelement bedingte Parameter begrenzt. Der Basiswiderstand R, von dem Kontakt 26 zum Basis-Emitter-Ubergang wird durch den spezifischen Widerstand des Basisgebietes vom Kontakt 26 zum Emittergebiet 20 gebildet. Dieser Widerstand ist relativ hoch aufgrund des hohen Schichtwiderstandes des diffundierten Basisgebietes und des hohen Betrages des Verhältnisses von Länge zu Breite des Metallkontakts zum Emitterrand. Zusätzlich erhöht die Anordnung des Basiskontakts 26 über dem aktiven Bauelementgebiet die Basis-Kollektor-Kapazität CgC, und diese parasitäre Kapazität führt zu einer weiteren Begrenzung der Arbeitsgeschwindigkeit des Transistorelements.
Gemäß der Erfindung ist eine bipolare Transistorstruktur vorgesehen, bei der der Basiswiderstand geringer und die parasitäre Basis-Kollektor-Kapazität minimiert ist, so daß die Arbeitsgeschwindigkeit des Bauelements erheblich, erhöht ist. In Fig.· 2 ist ein Ausführungsbeispiel eines Transistors gemäß der Erfindung im Teilschnitt dargestellt. Ähnlich wie bei der in Fig. 1 dargestellten Struktur enthält das Bauelement ein Einkristallsubstrat 30, in dem eine vergrabene n+ Schicht 32 ausgebildet ist. Über der n+ Schicht 32 befindet sich eine epitaktische n- Schicht 34; Siliziumoxydmaterial 38 erstreckt sich durch die epitaktische Schicht zum Substrat 30 und definiert ein Bauelementgebiet. Bei dieser Struktur enthält die Basis jedoch stark dotierte p+ Gebiete 36, welche ein stark dotiertes n+ Emittergebiet 40 umgeben. Ein eigenleitendes p- Gebiet 41 ist durch Ionenimplantation unter dem n+ Gebiet 40 ausgebildet und bildet das aktive Basisgebiet des Bauelements.
Eine stark dotierte polykristalline ρ+ Siliziumsehicht 42 über den p-t- Gebieten 36 ist so ausgebildet, daß sie eine polykristallin n® n-h Schicht 44 umgibt, wobei eine Trennung durch eine dünne Oxydschicht 46 erfolgt. Di© Gebiet© 42 und 44 arbeiten als Quelles der p-f bzw. n+ Diffusion, und sie bilden einen pn Übergang 47 unter jedem Siligiumoxydgebiet 46« Auf den Schichten und 44 sind dünne Metall-Silizid-Sehichten 49 und 51 ausgebildet. Über der Bauelementstruktur befindet sich eine passivieren=- de Oxydschicht 50, Ein Basiskontakt 48 zu der Metall-Silizid-Sehicht 49 und zur polykristallinen Siliziumschicht 42 befindet sich über dem Siliziumaxyd 38 in einem Oberflächenbereichp welcher von dem Gebiet des Bauelements entfernt isto Man erhält daher eine signifikante Reduktion des Basiswiderstandes aufgrund des sehr niedrigen spezifischen Widerstands der Metall-Silizid-Sehicht 49 und aufgrund des niedrigen Betrages des Verhältnisses der Länge zur Breite des Basiskontakts zum Emitterrand 0 Es ist daher ©ine Verbesserung des Basiswiderstandes um einen Faktor von 20 erreichbar, ohne daß der aktive Bereich des Bauelementgebistes vergrößert wird.
Die parasitäre Basis«=Kollektor-Kapagität wird dadurch reduziert„ daß der Basiskontakt 48 auf der polykristallinen Schicht 42 in dem Oberflächenbereieh von d©m aktiven Gebiet des Bauelements entfernt und über dem hochdielektrisehen Siliziumoxyd 38 ang©~ ordnet wird. Da der Kontakt 48 nicht über dem Kollektorgebiet des Transistors liegt? wird die parasitäre Basis-Kollektor-Kapazität in vorteilhaft©? Weise
Der Transistor gemäß d®r vorliegendes Erfindung wird mit Hilf© einer besonderen Kombination "bekannter Verfahrensschritte der Halbleitertechnik hergestellt„ Die Figo 3A bis 3F zeigen in Schnittansichten V©x*fahr©nssehritt© sur Hsrstsllung eines Transistorss, wie ©r in Fig» 2 gezeigt isto
• / β ·
Wie aus Fig. 3A erkennbar ist, ist in einem Halbleitersubstrat
60 vom ρ Leitfähigkeitstyp (10 Boratome je ecm) ein n+ Gebiet
61 (10 * Arsenatome je ecm) eindiffundiert; eine epitaktische
17
n- Schicht 62 (10 'Arsenatome je ecm) ist darüber aufgex^achsen.
Gemäß einem bekannten Verfahren, wie es beispielsweise in US-PS 3,648,125 (Peltzer) beschrieben ists läßt man eine Siliziumoxydschicht 59 thermisch durch die epitaktische Schicht 62 wachsen, um das aktive Gebiet des Bauelements zu definieren und zu begrenzen.
Wie Fig. 3B zeigt, wird eine stark dotierte polykristalline Siliziumschicht 63 über der Oberfläche des Halbleiterelements ausgebildet. Die Schicht 63 hat eine Stärke von 5 000 bis 10 000 Angström und eine Dotierungskonzentration in der Größen-
20
Ordnung von wenigstens 10 Atomen je ecm. Die polykristalline Schicht kann dotiert werden während des bei niedriger Temperatur vorgenommenen Aufbringungsverfahrens, bei dem die polykristalline Schicht ausgebildet wird, oder es kann alternativ zunächst eine undotierte polykristalline Schicht mit einer nachfolgenden p+ Implantierung ausgebildet werden. Über der polykristallinen Schicht 63 wird eine Siliziumoxydschicht. 64 ausgebildet, und ein Teil der Siliziumoxydschicht 64 und der darunterliegenden polykristallinen Siliziumschicht 63 wird durch Ätzung entfernt und dadurch ein Oberflächenbereich der epitaktischen Schicht 62 freigelegt. Die Ätzung des polykristallinen Siliziums unterschneidet in der dargestellten Weise das Siliziumoxyd 64. Anschließend läßt man eine dünne Siliziumoxydschicht 65 (mit einer Stärke von z.B. 2 000 Angström) thermisch auf dem Oberflächenbereich der epitaktischen Schicht 62 und an den freigelegten Randteilen oder Seitenwandungen der polykristallinen Schicht 63 aufwachsen. Die thermische Oxydation des Oberfläch'enbereichs der epitaktischen Schicht bewirkt eine Diffusion von ρ Störstoff aus
d©r polykristallinen Schicht 63g so daß störstellenleitende p+ Basisgebiets 66 ausgebildet werden*
Wi® in Figo 3C dargestellt ist, wird durch Plasmaätzung oder ©in anderes geeignetes selektives Ätzverfahren das Siliziumoxyd von der Oberfläche d©r ©pitaktischen Schicht entfernt, wobei das Siliciumoxid 65 an den Seitenwandungan der polykristallinen Schicht 63 erhalten bleibte Die S©it®nwandteile werden durch &<an überkragenden Teil des Siligiumoxyda 64 geschützt. Ein leicht dotiertes ρ Gebiet 67 (ζ*B0 101' Boratome je ecm) wird dann in der ©pitaktischan Schicht ausgebildet, nachdem dies© durch Äitfernen des Siliziumoxyds 65 freigelegt wurde« Durch diese Implantantion von ρ Dotierungsatomesap zoB. Bor, wird das aktive sigsnhalbleite&de Basisgebist des bipolaren Transistors hergestellte
Wie Figo 3D zeigt 9 wird anschli©ß@nd. eine stark dotierte polykristalline n-§- Schicht 68 (10 Arsenatome je ecm) auf der Oberfläche der Struktur ausgebildet. über der polykristallinen Schicht 68 wird eine Siliziumoxydschicht 69 erzeugt s und durch bekannte ¥©rfahren der Fotoresistmarkierung und der chemischen Ätzung wird di© polykristallin© Schicht 68 von dem Halbleiterelement ©ntfsrata außer bei d©m Gebiet über dem p- Gebiet 67? wi@ es in Figo 3D dargestellt isto Die polykristalline n+ Schicht 68 ist gegenüber der polykristallinen ρψ Schicht 63 durch das Silisiumoxyd 64 und die Ssitenwandungsteile des Oxyds 65 isolierte Anschließend wird die Struktur bei etwa 1 00O0C erhitzt9 und das η Dotierungsmittel aus der polykristallinen Schicht 68 diffundiert in die ©pitaktisch® Schicht und bildet das n-f- Emittergebiet 70o Dabei ist zu beachten ΰ daß die ρψ Störstoffe und die si+ Störstoffe @ia©n pn Übergang 71 an der Oberfläch© des Halbloitopelemsnts bilden s welcher in der dargestellten Weise unter federn verbleibenden Teil des Siliziumsoxyds 65 liegt-
Wie in Fig. 3E dargestellt ist, werden das Siliziumoxyd 64 und das Siliziumoxyd 69 von der Oberfläche des Halbleiterelements durch selektive Ätzung, z.B. Plasmaätzung, entfernt, außer denjenigen Teilen des Siliziumoxyds 64, welche unter dem polykristallinem Material 68 liegen. Dann wird eine Metallschicht, z.B. aus Platin, Titan, Molybdän oder Wolfram, über den polykristallinen Schichten ausgebildet, und durch anschließendes Glühen wird bewirkt, daß das Metall hoch leitfähige Schichten 72 und 73 auf den polykristallinen Schichten 63 und 68 bildet, z.B. aus Platinsilizid, wenn das Metall Platin ist.
Fig. 3F zeigt, daß aufgedampftes Siliziumoxyd 74 über der Oberfläche des Halbleiterelements ausgebildet wird, und es wird dann ein Teil hiervon, welcher in einem bestimmten Abstand von dem aktiven Gebiet des Halbleiterelements liegt, entfernt und die Platinsilizidschicht 72 freigelegt. Dann wird ein Aluminium-Metallkontakt 76 durch die Öffnung in der Oxydschicht 74 zur Kontaktierung mit dem Platinsilizid 72 gebracht und bildet den Basiskontakt. Da der Kontakt von dem aktiven Gebiet des Halbleiterelements entfernt ist und über dem hochdielektrischen Siliziumoxyd 59 liegt, ist die parasitäre Basis-Kollektor-Kapazität in vorteilhafter Weise herabgesetzt. Die einen niedrigen ohmschen Widerstand aufweisende Platinsilizidschicht 72 bewirkt in Kombination mit der polykristallinen p+ Schicht 63 außerdem in vorteilhafter Weise eine Herabsetzung des Widerstandes der störstellenleitenden Basis des bipolaren Transistors.
Infolge der Selbstausrichtung der Basis- und Emittergebiete, die sich durch die Diffusion aus dotierten polykristallinen Schichten ergibt, wird der Basiswiderstand eines bipolaren Transistors gemäß der vorliegenden Erfindung um etwa das 20-fache des Wertes herabgesetzt, wie er bei üblicherweise ver-
wendeten Transistoren der Emitterkopplungslogik vorhanden ist, wo der Basiswiderstand durch den Abstand zwischen Emitter land Basiskontakt und durch den Schichtwiderstand des Basisgebietes bestimmt ist. Außerdem ist die Kollektor-Basis-Kapazität von etwa O9135 pf bei einem üblicherweise verwendeten Transistor der Emitterkopplungslogik auf etwa 0,055 pf bei einem Transistor gemäß der vorliegenden Erfindung herabgesetzt. Auch können durch die Anwendung polykristalliner Kontakte auf dem Smittergebiet anstelle von Aluminium sehr flache Übergänge dargestellt werden 9 ohne daß der Nachteil der Möglichkeit in Kauf genommen wird9 daß durch Aluminiumpenetration eine Kurzschließung des Elements auftritt. Dementsprechend kann die Arbeitsgeschwindigkeit um einen Faktor von 2 oder mehr verbessert werdenβ
Di© dargestellten und bsschriebsnen Anordnungen und Verfahrensschnitte stellen lediglich Ausführungsbeispiele der in den Ansprüchen enthaltenen Erfindungsgedanken dar. Im Rahmen fachkundigen Handelns sind Verbesserungen und weitere Ausbildungen möglich=,

Claims (1)

  1. . FSSCHiR -'-- ' '--' ' SOoP-RU-Ol 50 3 1 2 9 5 3
    PATGNTANWAIT SAARSTRASSE 71
    Fairchila Camera and Instrument F 8167
    464 Ellis Strest
    Mountain View, California 94042„ VStA
    Bipolartransistors in dessen Halbleitersubstrat sich an ein©? ©rsten Oberfllch© ein erstes dotiertes Gebiet mit einem ersten Leitfähigkeitstyp befindetp mit einer epitaktischen Halbleiterschicht vom ersten Leitfähigksitstyp über dem ersten dotierten Gebiet an d©r ersten Oberfläche„ und mit einem ersten dielektrischen Gebi@tp welches sich durch die epitaktische Schicht in das Substrat erstreckt und Material der epitaktischen Schicht über dom ersten dotierten Gebiet umgibt, gekennzeichnet durch
    = ein zv/eitas dotiertes Gebiet mit ©inem Eweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp in der epitak= tischen Schicht an ©iner zweiten Oberfläche, welche von der ersten Oberfläche räualich getrennt ist und welche sich über dem ersten dotierten Gebiet befindet und an das erste dielektrische Gebiet anschließt?
    = ein drittes dotiertes Gebiet vom ersten Loitfähigkeitstyp an der zweiten Ob©rfläeh© innerhalb des weiten dotierten Gebietes 9 %irelches mit dem zweiten dotierten Gebiet einen pn Übergang an . der zweiten Oberfläche bildet °,
    - ein Gebiet aus ©iaeni ersten elektrisch leitfähigen polykristallinen Halbleitermaterial welches üb©r> dem zweiten dotierten Gebiet aageordet ist und mit ihm in Kontakt steht?
    - ein Gebiet aus einem zweiten elektrisch leitfähigen polykristallinen Halbleitermaterial, welches sich über dem dritten dotierten Gebiet befindet und mit ihm in Kontakt steht; und
    - ein zweites dielektrisches Gebiet, welches die Gebiete aus polykristallinem Material trennt und sich über dem pn Übergang befindet.
    2. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß sich über dem ersten dielektrischen Gebiet ein elektrischer Kontakt befindet und zwischen dem Kontakt und dem Gebiet aus erstem polykristallinen Material eine elektrische Verbindung besteht.
    3. Bipolartransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zweite dotierte Gebiet ein viertes, von dem ersten dotierten Gebiet räumlich getrenntes dotiertes Gebiet entlang dem Gebiet aus erstem polykristallinen Material und entlang dem zweiten dielektrischen Gebiet bis zu dem pn Übergang an der zweiten Oberfläche aufweist, und daß ein fünftes dotiertes Gebiet als Fortsetzung des vierten dotierten Gebietes vorhanden ist, welches von dem ersten dielektrischen Gebiet räumlich getrennt ist und das dritte dotierte Gebiet einschließt.
    4. Bipolartransistor nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß das erste polykristalline Material den zweiten Leitfähigkeitstyp, und das zweite polykristalline Material den ersten Leitfähigkeitstyp besitzt.
    5. Bipolartransistor nach Anspruch 4, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp die η Leitfähigkeit ist.
    6„ Bipolartransistor nach einem der Ansprüche 2 bis 5» dadurch gekennzeichnet, daß jedes der polykristallinen Materialien dotiertes polykristallines Silizium enthält.
    7. Bipolartransistor nach Anspruch 6S dadurch gekennzeichnet, daß die Verbindung ein Metallsilizid enthält.
    8«, Bipolartransistor nach Anspruch 7S dadurch gekennzeichnet, daß das Metallsilizid Platinsilizid enthält.
    9ο Verfahren zum Herstellen eines Bipolartransistors, in desson Einkristall-Halbleitersubstrat ein ersten dotiertes Gebiet mit einem ersten Leitfähigkeitstyp an einer ersten Oberfläche ausgebildet ist, eine epitaktische Halbleiterschicht vom ersten Leitfähigkeitstyp auf dam Substrat entlang der ersten Oberfläche derart angeordnet ist9 daß ©s über dem ersten dotierten Gebiet liegt9 und in dem ein erstes dielektrisches Gebiet so ausgebildet ist, daß es sich durch die epitaktische Schicht In das Substrat erstreckt und ein aktives Gebiet umgibt, welches das erste dotiert© G©"bi©t und Material der epitaktischen Schicht über dem ©rsten dotlertsn Gebiet enthält s gekennzeichnet durch folgend® Verfahrensschritt©%
    -.-Ausbilden einer ©rsten elektrisch leitfähigen polykristallinen Halbleiterschicht, welche ein Halbleiterdotierungsmittel mit einem zweiten, dem ersten Lsltfähigkeltstyp entgegengesetzten Leitfähigkeitstyp enthältρ auf d@m erstan dielektrischen Gebiet und auf der epitaktischen Schicht ©ntlaag der zweiten Oberfläche5 räumlich getramt von der ersten Obsrflache s - Ausbildsn einer ersten dielektrischen Schicht auf der ersten polykristallinen Schicht §
    β / ο β
    - Ausbilden einer Öffnung durch die erste dielektrische und polykristalline Schicht bis zu einem Teil der zweiten Oberfläche an dem Halbleiterelementgebiets
    - Erhitzen der epitaktischen Schicht und des verbleibenden Teils der ersten polykristallinen Schicht in einer oxydierenden Umgebung, um einen Teil des Dotierungsmittels in dem verbleibenden Teil der ersten polykristallinen Schicht in die darunter befindliche epitaktische Schicht einzudiffundieren und dadurch ein zweites dotiertes Gebiet vom zweiten Leitfähigkeitstyp auszubilden und auch ein zxireites dielektrisches Gebiet entlang des Randes auszubilden, der durch die Öffnung des verbleibenden Teils der ersten polykristallinen Schicht freigelegt ist; -Einbringen eines Halbleiterdotierungsmittels vom zweiten Leitfähigkeitstyp durch die Öffnung in die epitaktische Schicht, um ein drittes dotiertes Gebiet vom zweiten Leitfähigkeitstyp auszubilden;
    - Ausbilden einer zweiten, elektrisch leitfähigen polykristallinen Halbleiterschicht, welche ein Halbleiterdotierungsmittel vom ersten Leitfähigkeitstyp enthält, auf dem dritten dotierten Gebiet; und
    - Erhitzen der zweiten polykristallinen und epitaktischen Schichten, um einen Teil des Dotierungsmittels in der zweiten polykristallinen Schicht in die darunter befindliche epitaktische Schicht zu diffundieren j, so daß ein viertes dotiertes Gebiet vom ersten Leitfähigkeitstyp gebildet xvirdj, v/obei das zweite und das vierte dotierte Gebiet einen pn Übergang bilden, welcher sich unter dem zweiten dielektrischen. Gebiet befindet und unmittelbar an dieses angrenzt«
    10. Verfahren nach Anspruch 9j> gekennzeichnet durch die folgenden Verfahrensschritte:
    - Entfernen des verbleibenden Teils der ersten dielektrischen Schicht außer einem Teil, welcher sowohl an die zweite dielektrische Schicht angrenzt als auch an einem Teils der an die erste polykristalline Schicht angrenzt 9- so daß ihre Oberfläche freigelegt wird;
    = Ausbilden ainer dritten elektrisch leitfähigen Schicht auf der freigelegten Oberfläche ι und
    = Ausbilden eines elektrischen Kontakts auf der dritten leitfähigen Schicht an einer Stolle, welche sich über der ersten dielektrisches Schicht befindet„
    11 ο Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet daß die zweite dielektrische Schicht eine Fortsetzung des verblelb©nd@n Teils der ersten dielektrischen Schicht darstellt»
    12o Verfahren nach einem d<sr Ansprüche 9 bis 11P dadurch gekennzeichnet 9 daß bei dem Verfahrensschritt der Erhitzung der epitaktischen Schicht und des verbleibenden Teils der ersten polykristallinen Schicht eine zweite dielektrische Schicht ge» bildtt xtfirdp welche ©ine Fortsetzung des zweiten dielektrischen Gebietes entlang dem Teil der zweiten Oberfläche des Halbleitergebiets bildet, und daß ein Teil der zweiten dielektrischen Schicht bis zu dom darunter befindlichen Material der epitaktischen Schicht entfernt v/ird.
    13ο Verfahren nach Anspruch 120 dadurch gekennzeichnet, daß bei der Entfernung eines Teils der zweiten dielektrischen Schicht ELa saiaät sung angewandt wird»
    14„ Verfahren nach einem der Ansprüche 9 bis 13» dadurch gekennzeichnet 9 daß die polykristallinen Schichten am Anfang eine Dotleri
    sitzen«
    -IQ
    Dotierungskonzentration von wenigstens 10 ^ Atomen Je ecm be=
    15 ο Verfahren nach einem d©r Ansprüche 10 bis 14, dadurch ge·= kennzeichnet, daß die polykristallinen Schichten dotiertes polykristallines Silizium enthalten und die dritte leitfähige Schuht Platinsilizld enthält.
    16ο Verfahren nach einem der Ansprüche 9 bis 15» dadurch gekennzeichnet, daß die Einbringung eines Halbleiterdotierungsmittels durch Ionenimplantation erfolgt«
DE19813129539 1980-08-04 1981-07-27 Bipolartransistor Withdrawn DE3129539A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10642780A 1980-08-04 1980-08-04

Publications (1)

Publication Number Publication Date
DE3129539A1 true DE3129539A1 (de) 1982-06-03

Family

ID=22311361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813129539 Withdrawn DE3129539A1 (de) 1980-08-04 1981-07-27 Bipolartransistor

Country Status (4)

Country Link
JP (1) JPS5753979A (de)
DE (1) DE3129539A1 (de)
GB (1) GB2081507A (de)
NL (1) NL8103032A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243059A1 (de) * 1982-11-22 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen
US4778774A (en) * 1986-03-22 1988-10-18 Deutsche Itt Industries Gmbh Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor
US4786610A (en) * 1986-12-12 1988-11-22 Lothar Blossfeld Method of making a monolithic integrated circuit comprising at least one bipolar planar transistor
DE3817882A1 (de) * 1988-05-26 1989-12-07 Siemens Ag Bipolartransistorstruktur mit reduziertem basiswiderstand und verfahren zur herstellung eines basisanschlussbereiches fuer die bipolartransistorstruktur

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065676B2 (ja) * 1982-06-28 1994-01-19 富士通株式会社 半導体装置の製造方法
JPS5961179A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd バイポ−ラ半導体装置の製造方法
DE3334774A1 (de) * 1983-09-26 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Integrierbarer npn-transistor
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
DE3580206D1 (de) * 1984-07-31 1990-11-29 Toshiba Kawasaki Kk Bipolarer transistor und verfahren zu seiner herstellung.
JPS61164262A (ja) * 1985-01-17 1986-07-24 Toshiba Corp 半導体装置
US5061986A (en) * 1985-01-22 1991-10-29 National Semiconductor Corporation Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
EP0490877A3 (en) * 1985-01-22 1992-08-26 Fairchild Semiconductor Corporation Interconnection for an integrated circuit
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
US5100824A (en) * 1985-04-01 1992-03-31 National Semiconductor Corporation Method of making small contactless RAM cell
US5340762A (en) * 1985-04-01 1994-08-23 Fairchild Semiconductor Corporation Method of making small contactless RAM cell
US5072275A (en) * 1986-02-28 1991-12-10 Fairchild Semiconductor Corporation Small contactless RAM cell
US4746623A (en) * 1986-01-29 1988-05-24 Signetics Corporation Method of making bipolar semiconductor device with wall spacer
GB2194676B (en) * 1986-07-30 1991-03-20 Mitsubishi Electric Corp A semiconductor integrated circuit device and a method of producing same
US4789885A (en) * 1987-02-10 1988-12-06 Texas Instruments Incorporated Self-aligned silicide in a polysilicon self-aligned bipolar transistor
KR900001034A (ko) * 1988-06-27 1990-01-31 야마무라 가쯔미 반도체장치
DE59209505D1 (de) * 1991-02-08 1998-10-29 Siemens Ag Verfahren zur Herstellung eines Bipolartransistors
US5358883A (en) * 1992-02-03 1994-10-25 Motorola, Inc. Lateral bipolar transistor
US6844225B2 (en) 2003-01-15 2005-01-18 International Business Machines Corporation Self-aligned mask formed utilizing differential oxidation rates of materials

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243059A1 (de) * 1982-11-22 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen
US4778774A (en) * 1986-03-22 1988-10-18 Deutsche Itt Industries Gmbh Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor
US4786610A (en) * 1986-12-12 1988-11-22 Lothar Blossfeld Method of making a monolithic integrated circuit comprising at least one bipolar planar transistor
DE3817882A1 (de) * 1988-05-26 1989-12-07 Siemens Ag Bipolartransistorstruktur mit reduziertem basiswiderstand und verfahren zur herstellung eines basisanschlussbereiches fuer die bipolartransistorstruktur

Also Published As

Publication number Publication date
NL8103032A (nl) 1982-03-01
JPS5753979A (ja) 1982-03-31
GB2081507A (en) 1982-02-17

Similar Documents

Publication Publication Date Title
DE3129539A1 (de) Bipolartransistor
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2837028C2 (de)
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
EP0005728A1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
EP0001574A1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4041050A1 (de) Integrierter schaltkreis
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2655917A1 (de) Integrierte schaltung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10352765A1 (de) Aufbau und Verfahren zum Herstellen eines Hochleistungshalbleiterbauelements mit einem schmalen Dotierungsprofil
DE1946302A1 (de) Integrierte Halbleiterschaltung
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP1616355B1 (de) Bipolartransistor und verfahren zur herstellung desselben
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE4143209A1 (de) Integrierte schaltung
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee