DE2535272A1 - Festkoerperbauelement-herstellungsverfahren - Google Patents

Festkoerperbauelement-herstellungsverfahren

Info

Publication number
DE2535272A1
DE2535272A1 DE19752535272 DE2535272A DE2535272A1 DE 2535272 A1 DE2535272 A1 DE 2535272A1 DE 19752535272 DE19752535272 DE 19752535272 DE 2535272 A DE2535272 A DE 2535272A DE 2535272 A1 DE2535272 A1 DE 2535272A1
Authority
DE
Germany
Prior art keywords
layer
silicon
zones
polycrystalline
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752535272
Other languages
English (en)
Inventor
Amr Mohamed Mohsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2535272A1 publication Critical patent/DE2535272A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)

Description

BLUMBACH · WESER · BERGEN - KRAMER
ZWJRNER · HIRSCH
ocqr.979
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Δ-J O J Δ I Z.
Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon <089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237
Western Electric Company., Incorporated Mohsen 1
New York, N. Y., USA
Pestkörperbauelement-Herstellungsverfahren
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Festkörperbauelementes.
Zahlreiche Motivationen einschließlich Erwägungen über Größe, Kosten und Hochgeschwindigkeitsverhalten haben den Konstrukteur einer integrierten Schaltung in Richtung auf noch kleinere Geometrien, insbesondere in Richtung auf Elektroden mit noch kleineren Breiten und seitlichen Abständen von praktisch null geführt. Zusätzlich sind bei einigen Festkörperbauelementen wie gewissen Ladungstransportbauelementen kleine in dichtem Abstand nebenein-
München: Kramer ■ Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner
6 0 9809/0723
- ■. J 7 2
ander liegende Mehrfachniveau-Elektroden für den Erhalt eines wirksamen Hochgeschwindigkeitsbetriebes, ebenso auch im Hinblick auf die vorstehend erwähnten Paktoren wichtig.
Mehrfachniveau-Elektrodenanordnung zur Verwendung bei Ladungstransportbauelementen sind in der US-PS 3 651 3^9 beschrieben. Bekannte Verfahren zur Herstellung von Mehrfachniveau-Elektrodenanordnungen sind in der Arbeit "A High Density Overlapping Gate Charge Coupled Device Array" von R. W. Bowen, T.A. Zimmerman und A. M. Mohsen, veröffentlicht im 1973 International Electron Device Meeting Technical Digest beschrieben. Hiernach werden Mehrfachniveau-Elektroden nach zwei Methoden hergestellt. Nach der ersten wird durch selektives Ätzen eine Stufe zwischen Bereichen aus Siliciumdioxid und Siliciumnitrid erzeugt. Nach der zweiten Methode wird eine effektive elektrische Potentialstufe unter Verwendung von Siliciumdioxidbereichen in Kombination mit implantierten Dotierstoff-Zonen erzeugt.
Es wäre wünschenswert, ein Verfahren zum Herstellen eine r Stufe zu haben, bei dem derartige Herstellungsschritte wie Erzeugen von Siliciumnitrid und Dotierstoff-Einführung d.urch Ionenimplantation entfallen würden. Siliciumnitrid erzeugt unerwünschte Oberflächenzustände, an der Grenzfläche mit Silicium. Ionenimplantation bedingt einen weiteren Verfahrensschritt und erzeugt Dotierstoffzonen, die sich über ihre ursprünglichen Begrenzungen infolge nachträglicher Dotierstoff-Diffusion hinaus ausdehnen können.
Demgemäß ist die Erfindung gerichtet auf ein Verfahren zum Herstellen
OR1QlNAL INSPECTED
609809/072B
eines Festkörperbauelementes mit Mehrfachniveau-Elektroden, bei dem auf einer Substratoberfläche eine erste Isolierschicht erzeugt wird, die dünnere und dickere Teile zur Bildung einer abgestuften Oberfläche aufweist.
Die Erfindung besteht für dieses Verfahren darin, daß eine erste leitende Schicht über der abgestuften Oberfläche der ersten Isolierschicht erzeugt wird, daß die erste leitende Schicht und die erste Isolierschicht selektiv durchgeätzt werden derart, daß abgestufte Inseln mit leitendem Material auf oberen und unteren Niveaus sowie seitlich über jeder zweiten Stufe der ersten Isolierschicht zentriert entstehen, daß Zonen eines zweiten Isoliermaterials auf den Inseln und abgestufte Zonen des zweiten Isoliermaterials im Gebiet zwischen aufeinanderfolgenden Inseln erzeugt werden derart, daß untere Niveaus der abgestuften Zonen benachbart zu oberen Niveaus der leitenden Schichten in den Inseln liegen, und obere Niveaus der abgestuften Zonen benachbart zu unteren Niveaus der leitenden Schicht in den Inseln, und daß ein zweites leitendes Material auf die abgestuften Isoliermaterialzonen zwischen den Inseln niedergeschlagen wird.
Nachstehend ist das erfindungsgemäße Verfahren anhand eines in der Zeichnung dargestellten Ausführungsbeispiels im einzelnen beschrieben; es zeigen:
Fig. 1 bis 8 je Schnittansichten eines Halbleiterbauelementes mit Mehrfachniveau-Elektroden in aufeinanderfolgenden Fabrikationsstadien.
6098 0 9/0725
ORIGINAL !NSPBCTED
In Fig. 1 ist ein Teil einer Anordnung dargestellt, wie diese nach Ausführung vorangehender Schritte erhältlich ist. Wie dargestellt, umfaßt ein Teil 21 des Bauelementes ein Substratteil, das theoretisch aus jedem Festkörpermaterial, typischerweise jedoch aus Halbleitermaterial, besteht. Beispielsweise handelt es sich bei dem Substrr"-. um bordotiertes Silicium, wobei die Borkonzentration vor-
l6 -~5 teilhafterweise wenigstens gleich 10 Atome cm ^ ist. Derartige Konzentrationen erlauben die Ausbildung steuerbarer kleiner Potentialschwellen, die in ihrer Höhe durch streifende Felder nicht zu stark reduziert werden. Auf dem Substratteil 22 befindet sich eine Isolierschicht 23 von vorteilhaft ausreichend hoher Qualität, damit sie sich zur Verwendung unter der Gate-Elektrode eines Feldeffekttransistors mit isoliertem Gate (sog. IGFET) eignet. Die Schicht 23 hat eine abgestufte obere Oberfläche mit alternierend aufeinanderfolgenden oberen und unteren Niveaus. Zusätzlich findet sich auf der in Fig. 1 rechten Seite der Schicht 23 ein Teil eines dicken Isolierbereiches. Typischerweise umgibt ein solcher Isolierbereich den Umfang eines Bauelementes und wird als Feld-Oxid bezeichnet. Die Dicke des Feld-Oxides ist regelmäßig beachtlich grosser als die übrige Schicht 23. Die Schicht 23 kann beispielsweise Siliciumdioxid sein. Die Schicht 23.kann dann durch thermische Oxidation der Oberfläche des Substratteils 22 erzeugt oder nach bekannten Methoden, beispielsweise im Wege einer chemischen Reaktion in der Dampfphase, aus fremden Quellen niedergeschlagen werden.
Die abgestufte obere Oberfläche der Schicht 23 kann gleichfalls
609809/0725 _„_ /fcj
'NSPECTEO
' /; ^-77 2
nach zahlreichen Methoden hergestellt werden. Entsprechend der vorliegenden Ausführungsform wird der abgestufte Teil der Schicht 23 anfänglich aus einer Schichtdicke geformt, die gleich der Höhe des oberen Niveaus ist. Sodann wird eine Maske mit Schlitzen der Breite W und einer Periodizität von 2W aufgebracht, die jene Teile der Schicht 2j5 freiläßt, an denen das untere Niveau gewünscht ist. Die freiliegenden Teile der Schicht 25 werden dann zum Substrat 22 hin durehgeätzt. Dünnere Siliciumdioxid-Zonen werden dann auf dem freiliegenden Silicium-Substrat erzeugt. Eine alternative Methode wäre die, nur einen Teil der Dicke der Schicht 23 in jenen Bereichen abzuätzen, in denen das untere Niveau gewünscht wird. Eine weitere Alternative besteht in der Erzeugung einer Isolierschicht in einer dem unteren Niveau entsprechenden Dicke, gefolgt von der Erzeugung zusätzlicher Isoliermaterialzonen dort, wo das obere Niveau gewünscht ist. Typische Dicken der Schicht 23 sind etwa 35OO Angström für das obere Niveau, etwa I5OO Angström für das untere Niveau und etwa 10,000 Angström für den Feldoxid-Bereich. Die Breite W kann entsprechend der bei einer Maske erreichbaren kleinstmöglichen Merkmalsbreite (Strichbreite) gewählt werden. Ein typischer Wert für W liegt im Bereich zwischen etwa 5 bis 15 Um·
Nach der Erzeugung der abgestuften Schicht 25 wird eine Schicht 24 aus leitendem Material in nicht selektiver Weise auf der Schicht erzeugt. Üblicherweise handelt es sich bei dem leitenden Material um polykristallines Silicium, das Dotierstoffe, beispielsweise Phosphor, in einer Konzentration enthält, die zum Erhalt eines spezifischen Quadratflächenwiderstandes von 20 0hm ausreichend ist. Zumeist wird die polykristalline Schicht auf das Siliciumdioxid nie-
609 8 09/0725 ORIGINAL INSPECTED
2i ^ 112
dergeschlagen, worauf dann die Dotierstoffe in das polykristalline Silicium eindiffundiert werden.
Auf der Schicht 24 befindet sich eine Isolierschicht 25. Vorteilhaft wird für die Schicht 25 dasselbe Material wie für die Schicht 23, zumeist also Siliciumdioxid, gewählt. Die Siliciumdioxidschicht kann thermisch aufgewachsen sein, um die Nadellöcherzahl in der Schicht zu reduzieren. Eine typische Dicke der Siliciumdioxidschicht 25 liegt bei etwa 3OOO Angström. Me Schicht 25 wirkt als Maskierung für die Schicht 24 und kann durch andere Maskiermittel ersetzt werden.
Selektives Maskieren und nachfolgendes selektives Ätzen der Schichten 25 und 24 erzeugt die in Fig. 2 im Querschnitt dargestellte Topographie. Die übriggebliebenen Teile der Schicht 24 sind mit 24a, 24b und 24c und die übriggebliebenen Teile der Schicht 25 mit 25a, 25b und 25c bezeichnet. Im einzelnen wird die Maske mit Schlitzen einer Breite W und einer Periodizität 2W so versetzt, daß Gebiete freiliegen, die bei jeder zweiten Stufe zentriert sind. Sonach befinden sich zwischen den durch die Schlitze exponierten Gebieten Siliciumdioxid-Stufen mit darüberliegenden abgestuften Zonen aus polykristallinem Silicium bzw. Siliciumdioxid. Die freiliegenden Teile der Schicht 25 und der Schicht 24 werden entfernt. Beispielsweise können mit Hilfe gepufferter Fluorwasserstoffsäure, die Fluorwasserstoffsäure und Ammoniumfluorid enthält, die freiliegenden Teile der Schicht 25 abgeätzt werden. Ein Dichroraat-Ätzmittel, das Chromoxid, Fluorwasserstoffsäure und Wasser enthält,
609809/0725 0^QiNAL inspected
kann zur Abätzung der freiliegenden Teile der Schicht 24 benutzt werden.
Zwischen den übriggebliebenen Inseln aus polykristallinem Silicium und Siliciumdioxid liegen freiliegende Teile der Sillciumdioxid-Schieht 25. Diese freiliegenden Siliciumdioxid-Teile werden gleichfalls durch Ätzen bis zur Oberfläche des Substrats 23 entfernt. Diese Ätzung entfernt auch die restlichen Teile der Schicht 25. Ein typisches Ätzmittel hierfür ist gepufferte Fluorwasserstoffsäure. Das Ergebnis dieses Verfahrensschrittes ist in Pig. 3 dargestellt. Freiliegende Teile des Siliciumsubstrats22 befinden sich zwischen Inseln mit polykristallinen Siliciumzonen, die unterseitig mit einer Siliciumdioxid-Zone verbunden sind. D.h. die Schicht 23 ist nun ebenfalls in Zonen 23a, 23b und 23c sowie in die Feldoxid-Zone 23d unterteilt.
Sodann wird eine Isolierschicht-Materialzone auf den freiliegenden Teilen des Substrates 22 und den Zonen 24a, 24b und 24c erzeugt. Vorteilhaft wird bei dieser Ausführungsform eine Siliciumdioxid-Schicht verwendet, deren Dicke D im Regelfall etwa 3500 Angström beträgt. Die Siliciumdioxid-Schicht kann durch Oxidieren der freiliegenden SilicLimflächen und, polykristallinen SiIiciumflachen er-
-Dioxid zeugt werden. Das auf diese Weise erzeugte Silicium/verbindet die Siliciumdioxid-Zonen 23a, 23b, 23c und 23d zu einer Siliciumdioxid-Schicht 231 (Fig. 4).
Die Maske nebst ihren Schlitzen der Breite W wird gegenüber ihrer
609a09/0725 original inspected
2:-. V. >Ί2
vorherigen Stellung weiter versetzt, um Teile der Siliciumdioxid-Schicht 231 freizulegen. Beim vorliegenden AusfUhrungsbeispiel ist die Versetzung so, daß die Schlitze die Teile der Schicht 2j51 oberhalb den oberen Niveaus der abgestuften polykristallinen Siliciumelektroden und die benachbarte Hälfte des Gebietes zwischen aufeinanderfolgenden polykristallinen Siliciumelektroden freigeben. Das freiliegende Siliciumdioxid wird bis zum ersten darunterliegenden Silicium bzw. bis zur polykristallinen Siliciumoberflache abgeätzt.
Es mag im Einzelfall gewünscht sein, Dotierstoffbereiche im Substrat als Source- und Drain-Bereiche zu erzeugen. Der Source-Bereich erzeugt Ladungsträger, die dann von den abgestuften Elektroden übertragen werden. Der Drain-Bereich empfängt dann die Ladungsträger, die von den Elektroden übertragen worden sind. Nachstehend se\ nur die Erzeugung des Drain-Bereichs erörtert, da, wie ohne weiteres einleuchtet, ein Source-Bereich gleichzeitig an anderer Stelle erzeugt werden kann. Zu diesem Zweck kann das Substrat 22 zwischen der Elektrode 24c und dem Feldoxid-Bereich der Schicht 231 freiliegend gelassen werden. Es besteht keine Notwendigkeit, die Elektrode 24c ganz oder teilweise zu maskieren. Die resultierende Anordnung ist in Fig. 5 dargestellt. Hiernach ist die Schicht 231 in Zonen 231a, 231b, 231c und 231d unterteilt. Alternativ kann ein Teil der Schicht 231 belassen werden, der das Substrat 22 zwischen der Elektrode 24c und dem Feldoxid-Bereich der Schicht 231 bedeckt. Dieses ist dann wünschenswert, wenn eine Elektrode nachfolgend zwischen der Elektrode 24c und dem Feldoxid-
iNSPECTED
809809/0725
bereich oberhalb einer Isolierschicht der Dicke D erzeugt werden soll.
Als nächstes werden Isoliermaterialzonen auf den freiliegenden Teilen des Siliciumsubstrates und den polykristallinen Silieiumelektroden erzeugt. Typischerweise werden Siliciumdioxidzonen durch Oxidation des Siliciums und des polykristallinen Siliciums erzeugt. Die Dicke der Siliciumdioxid-Zonen ist kleiner als die der Silieiumdioxid-Schicht 23I im Bereich aufeinanderfolgender polykristalliner Siliciumelektroden. Beispielsweise wird die Dicke auf etwa I500 Angström eingestellt. Im Ergebnis erhält man eine Siliciumdioxid-Stufe im Bereich zwischen aufeinanderfolgenden polykristallinen Siliciumelektroden. Als Folge der Erzeugung dieser Siliciumdioxid-Zonen, vereinigen sich die Zonen 231a, 231b, 231c und 231d zur Bildung einer Silieiumdioxid-Schicht 232 (Fig. 6). Die Schicht 232 umgibt und isoliert die polykristallinen Siliciumelektroden mit Siliciumdioxid auf beiden Seiten sowie auf der Ober- und Unterseite.
Sodann wird eine Schicht aus leitendem Material 2.6 auf die Schicht 232 niedergeschlagen. Im Regelfall wird für die Schicht 26 dotiertes polykristallines Silicium, Aluminium, Gold oder die verschiedensten Metallkombinationen verwendet. Die Schicht 26 kann als kontinuierliche Schicht verbleiben oder kann selektiv geätzt werden, um im Abstand voneinander liegende abgestufte Elektroden zwischen den polykristallinen Siliciumelektroden zu erzeugen. Pig. 7 zeigt solche abgestufte Elektroden 26a und 26b zwischen aufeinanderfol-
609309/0725 ORIGINAL INSPECTED
genden polykristallinen Siliciumelektroden 24a, 24b und 24c. Zusätzlich ist eine Elektrode 26c zwischen der polykristallinen Siliciumelektrode 24c und dem Feldoxid-Teil der Schicht 2J2 erzeugt. Die Elektrode 26c ist nicht abgestuft und steuert den Ladungsfluß zu einem nachfolgend erzeugten Drain-Bereich. Kontaktöffnungen können durch die Schicht 2]52 hindurch eröffnet werden, um eine Treibschaltung mit den polykristallinen Siliciumelektroden 24a, 24b und 24c zu verbinden. Alternativ können die polykristallinen Siliciumelektroden bis zu einer Seitenkante des Halbleiterkörpers verlängert und dort mit einem gemeinsamen Anschlußleiter verbunden werden, der seinerseits mit der Treibschaltung verbunden ist.
Die Verwendung von polykristallinem Silicium für die Schicht 26 ist insbesondere deswegen vorteilhaft, weil eine kontinuierliche Schicht sehr gut erzeugt werden kann. Die vorherige Ätzung der Schicht 23 kann Anlaß zu Überhängen der aus der Schicht 24 erzeugten polykristallinen Siliciumelektroden erzeugt haben. Chemisches Niederschlagen von polykristallinem Silicium führt dann zu einer Auffüllung des Volumens unterhalb dieser Überhänge. Beispielsweise kann hierzu mit chemischer Zersetzung von Silan gearbeitet werden. Leitfähigkeitbestimmende Dotierstoffe werden nach der Bildung der polykristallinen Siliciumschicht eingeführt. Im Regelfall werden n-Dotierstoffe wie Phosphor durch Diffusion eingeführt. Wenn die Dotierstoffe in die Schicht 26 eingeführt werden, können sie gleichfalls auch in das Substrat 22 eingeführt werden, um die Source- und Drain-Bereiche zu bilden.
Im einzelnen kann ein Drain-Bereich im Substrat 22 unterhalb des
609809/0725 ' ORfQ/NAL inspected
/' ■■■ /72
Bereiches zwischen der Elektrode 26c und dem Peldoxid-Teil erzeugt werden. Dieser Bereich kann vorteilhaft durch eine nicht selektive Ätzung von sämtlichem freiliegendem Siliciumdioxid freigelegt werden. Die Ätzung wird unterbrochen, wenn der Teil des Substrates, an dem der Drain-Bereich zu bilden ist, freigelegt ist. Das unterhalb den beiden Elektrodengruppen befindliche Siliciumdioxid wird vor einem Ätzangriff durch die darüberliegenden Elektroden geschützt. Die Ätzung ist nicht genügend lang, um das Substrat freizulegen, soweit dieses sich unterhalb des vergleichsweise viel dickeren Feldoxid-Teils befindet. Eine Dotierstoff-Einführung in das Substrat wird dann eine Dotierstoff-Zone 80 (Fig. 8) im Substrat erzeugen. Die Dotierstoff-Zone ist bezüglich der benachbarten Elektrode automatisch, d.h. von selbst, ausgerichtet. Durch Einführung der Dotierstoffe für die Source- und Drain-Bereiche wird, wenn die Dotierstoffe in die Schicht 26 eingeführt werden, ein gesonderter Dotierstoff-EinfUhrungsschritt für die Source- und Drain-Bereiche vermieden.
Zusätzlich können Dotierstoffzonen selbst ausgerichteter MOS-Transistoren für periphere Schaltungen gleichzeitig erzeugt werden. Nach der Erzeugung der Elektroden und Dotierstoffzonen kann eine (nicht dargestellte) passivierende Isolierschicht auf der ganzen Oberfläche des Bauelementes erzeugt werden.
Aus Fig. 8 ist ersichtlich, daß eine Reihe abgestufter Elektroden der Breite W entstanden sind. Im Regelfall sind die Elektroden von der Breite W und liegen in einem Abstand von W auseinander. Weiter-
609R09/0726 ORIGINAL INSPECTED
V.: ,7 2
hin haben die aktiven Kanäle die Breite W und haben ebenfalls einen gegenseitigen Abstand W. Zwei Elektroden sind pro Bit erforderlich. Wenn der Abstand zwischen aktiven Kanälen eingerechnet
ο wird, dann ist das typische Gebiet für ein Bit gleich 4 W . Man sieht aus den vorstehend beschriebenen Verfahrensschritten, daß es die verbesserte Technologie ist, die Verringerungen der minimalen Merkmalsbreite W in einer Maske und damit die Erzeugung kleinerer Elektroden ermöglicht. Jedoch ist das Verfahren schließlich begrenzt auf einen V/ert von w, der größer sein muß als die Maskenausrichtungstoleranz. D.h. das Verfahren macht von dem Vorteil Gebrauch, eine kleinere Ausrichtungstoleranz als die minimale Merkmalsbreite zu haben.
Weiter sieht man, daß die mit derselben Spannungstreibschaltung verbundenen Elektroden sich auf demselben Fabrikationsniveau befinden. In ähnlicher Weise liegen die Elektroden, die mit einer verschiedenen Spannungstreibschaltung verbunden sind, auf einem verschiedenen Pabrikationsniveau. D.h. das Herstellungsverfahren liefert eine erste Isolierschicht, eine erste Elektrodenschicht, eine zweite Isolierschicht und eine zweite Elektrodenschicht. Demgemäß beeinträchtigen elektrische Kurzschlüsse zwischen den benachbarten Elektroden im unteren Niveau außerhalb des aktiven Kanalgebietes nicht das Gesamtverhalten, und Kurzschlüsse über dem aktiven Kanalgebiet werden nur lokalisierte Stellen eines schlechten Übertragungswirkungsgrades oder eines verringerten Ladungsmanipuliervermögens verursachen. Kurzschlüsse im auf dem oberen Niveau befindlichen Metall beeinträchtigen das Betriebs-
ORiGfNAL INSPECTED
60 38 09/0725
/72
verhalten des Bauelementes überhaupt nicht. Selbstverständlich sind Kurzschlüsse zwischen verschiedenen Niveaus für das Betriebsverhalten fatal. Jedoch sind, elektrische Kurzschlüsse zwischen verschiedenen Pabrikationsniveaus viel unwahrscheinlicher als innerhalb desselben Niveaus auftretende Kurzschlüsse.
Die recht große Einfachheit der Herstellung der Anordnung ist gleichfalls von Vorteil. Es sind keine Dotierstoffzonen vorzusehen, um abgestufte Potentialmulden zu erzeugen. Derartige Dotierstoffzonen bedingen wenigstens einen weiteren Verfahrensschritt, und. ihre Begrenzungen können sich infolge nachträglicher Diffusion der Dotierstoffe ändern. Darüberhinaus ist das Verfahren auch deswegen vorteilhaft, weil es zu Grenzflächen zwischen Silicium und Siliciumdioxid führt. Derartige Grenzflächen haben günstige Betriebseigenschaften und können durch Oxidation erzeugt werden. Dieses steht im Gegensatz beispielsweise zur Verwendung von Siliciumnitrid auf Silicium, da dieses eine unerwünscht hohe Anzahl Oberflächenzustände erzeugen kann.
Obgleich die vorstehende Beschreibung hauptsächlich anhand zweiphasiger ladungsgekoppelter Bauelemente erfolgte, leuchtet ein, daß das Verfahren generell bei der Herstellung von Vielfachniveau-Metallisierungen in integrierten Schaltungen und insbesondere dort anwendbar ist, wo minimale Elektrodengröße und ein seitlicher Abstand von praktisch null zwischen benachbarten Elektroden gewünscht ist.
ORIGINAL INSPECTED
6 0 9 8 0 9/0725 ~

Claims (6)

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER - HIRSCH ο «-ο ι; ττ ο 2 1^ 3 h 2 / PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237 Patentansprüche
1. Verfahren zum Herstellen eines Festkörper-Bauelementes mit Mehrfachniveau-Elektroden, bei dem auf einer Substratoberfläche eine erste Isolierschicht erzeugt wird, die dünnere und dickere Teile zur Bildung einer abgestuften Oberfläche aufweist,
dadurch gekennzeichnet,
daß eine erste leitende Schicht (24) über der abgestuften Oberfläche der ersten Isolierschicht (2;5) erzeugt wird, daß die erste leitende Schicht (24) und die erste Isolierschicht (2^) selektiv durchgeätzt werden derart, daß abgestufte Inseln mit leitendem Material auf oberen und unteren Niveaus sowie seitlich über jeder zweiten Stufe der ersten Isolierschicht zentriert entstehen,
daß Zonen eines zweiten Isoliermaterials (2j5l) auf den Inseln und abgestufte Zonen des zweiten Isoliermaterials im Gebiet zwischen aufeinanderfolgenden Inseln erzeugt werden derart, daß untere Niveaus der abgestuften Zonen benachbart zu oberen Niveaus der leitenden Schichten in den Inseln liegen, und obere Niveaus der abgestuften Zonen benachbart zu unteren
München: Kramer · Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr.Bergen · Zwirner
6038 0 9/0725
• 7
Niveaus der leitenden Schicht in den Inseln, und daß ein zweites leitendes Material (26) auf die abgestuften Isoliermaterialzonen zwischen den Inseln niedergeschlagen wird.
2. Verfahren nach Anspruch 1, bei dem die Erzeugung der ersten Isolierschicht dadurch gekennzeichnet ist, daß eine erste Schicht (23) einer praktisch gleichförmigen ersten Dicke auf der Oberfläche des Substrates (22) erzeugt wird, daß Kanäle durch die erste Isolierschicht (23) zum Substrat (22) selektiv durchgeätzt werden und daß innerhalb der Kanäle Isoliermaterial auf dem Substrat in einer Dicke erzeugt wird, die kleiner ist als die erste Dicke.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die abgestuften Isoliermaterialzonen zwischen aufeinanderfolgenden Inseln dadurch gebildet werden, daß eine erste Vielzahl Zonen des zweiten Isoliermaterials (23I) zwischen den Inseln in einer Dicke erzeugt werden, die im wesentlichen gleich dem dicksten Teil des ersten Isolierenden Teils (23) ist, ferner Teile jeder der Isoliermaterialzonen (231) entfernt werden, die benachbart zu den oberen Niveaus der Inseln liegen, und schließlich in den so freigelegten Öffnungen eine zweite Vielzahl von Isoliermaterialzonen in einer Dicke erzeugt werden, die kleiner ist als die der ersten Isoliermaterialzonen-Vielzahl.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für das Substrat (22) Silicium, für die Isoliermateria-
6008 0 9/0725 ORIGINAL INSPECTED
/ f- :■: :> 7 2
lien (23, 231) Siliciumdioxid und für die leitenden Materialien (24, 26) polykristallines Silicium verwendet wird·
5· Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Kanäle in der ersten Isolierschicht (2j5) in einer Breite von weniger als 15 /<m herausgearbeitet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5* dadurch gekennzeichnet, daß die erste Isolierschicht (2^) durch Oxidieren
' des Substrats (22) erzeugt wird und daß die Kanäle durch die Schicht in einer Periodizität durchgeätzt werden, die gleich der doppelten Kanalbräite gewählt wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Siliciumdioxid-Zonen auf der polykristallinen Schicht auf den Inseln und die abgestuften Siliciumdioxid-Zonen zwischen der polykristallinen Siliciumschicht dadurch erzeugt werden, daß die polykristallinen Schichten (24a; 24b; 24c) und das hierzwischen freiliegende Siliciumsubstrat (22) zur Bildung einer Siliciumdioxid-Schicht oxidiert werden, deren Dicke D im wesentlichen gleich der Tiefe der Kanäle ist, ferner eine Maske mit Schlitzen einer Breite W, die gleich der Breite der Kanäle ist und einer Periodizität (2W) gleich dem Doppelten der Kanalbreite so ausgerichtet wird, daß die Schlitze etwa auf die Begrenzungen des Siliciumdioxides oberhalb des Substrates (22) zwischen den polykristallinen Schichten (24a; 24b; 24c) und den oberen Niveaus der polykristallinen
ORIGINAL (NSPECTED
6 0 qp- 0 9 / π ? 2 r
Schichten (24a; 24b; 24c) zentriert werden, das Siliciumdioxid selektiv geätzt wird, das sich auf den oberen Niveaus der polykristallinen Siliciumelektroden (24a; 24b; 24c) und auf den benachbarten Hälften des Teils des Siliciurasubstrates (22) zwischen·den Elektroden befindet, wobei die Ätzung bis zu den ersten darunterliegenden Siliciuraoberflachen bzw. polykristallinen Siliciumoberflächen erfolgt, und schließlich die freiliegenden Siliciumoberflächen und freiliegenden polykristallinen Oberflächen zur Bildung von Siliciumdioxid in einer Dicke oxidiert werden, die kleiner als D ist, wodurch abgestufte Siliciumdioxid-Oberflächen zwischen den polykristallinen Siliciumschichten (24a; 24b; 24c) erzeugt werden.
8. Verfahren nach Anspruch J, dadurch gekennzeichnet, daß die polykristalline Silieiumschicht auf der abgestuften Silieiumdioxid-Oberfläche erzeugt wird durch Niederschlagen einer polykristallinen Siliciumschicht (26) auf die abgestufte SiIiciumdioxid-Oberfläche und durch Einführen eines Halbleiter-Dotierstoffs in diese Schicht.
9· Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das leitende Material auf die abgestuften Silieiumdioxid-Zonen zwischen den polykristallinen Siliciumelektroden dadurch niedergeschlagen wird, daß
eine polykristalline Siliciumschicht (26) auf die Siliciumdioxid-Zonen oberhalb der polykristallinen Silieiumsehichten
ORIGINAL INSPBCTED
609809/0725
'Γ :-ΐΊ2
(24a; 24b; 22J-C) und auf die abgestuften Siliciumdioxid-Zonen oberhalb des Siliciumsubstrates (22) zwischen den polykristallinen Schichten (24a; 24b; 24c) niedergeschlagen wird,
ferner ein Teil der polykristallinen Siliciumschicht (24a; 24b; 24c) zum Freilegen einer Siliciumdioxid-Zone oberhalb eines für eine Dotierstoff-Zone vorgesehenen Bereichs im Siliciumsubstrat (22) selektiv abgeätzt wird, das freigelegte Siliciumdioxid abgeätzt wird, und schließlich leitfähigkeitstypbestimmende Dotierstoffe in den freigelegten Teil des Siliciumsubstrates und in die freigelegte polykristalline Siliciumschicht (24a; 24b; 24c) eingeführt werden.
10. Verfahren nach Anspruch 2 oder 5, dadurch gekennzeichnet, daß mit Kanälen einer Tiefe (d) von etwa 3500 Angström gearbeitet wird.
6 09809/07 2 5
Leerse ite
DE19752535272 1974-08-12 1975-08-07 Festkoerperbauelement-herstellungsverfahren Withdrawn DE2535272A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US496697A US3924319A (en) 1974-08-12 1974-08-12 Method of fabricating stepped electrodes

Publications (1)

Publication Number Publication Date
DE2535272A1 true DE2535272A1 (de) 1976-02-26

Family

ID=23973743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752535272 Withdrawn DE2535272A1 (de) 1974-08-12 1975-08-07 Festkoerperbauelement-herstellungsverfahren

Country Status (8)

Country Link
US (1) US3924319A (de)
JP (1) JPS6129154B2 (de)
CA (1) CA1017876A (de)
DE (1) DE2535272A1 (de)
FR (1) FR2282164A1 (de)
GB (1) GB1514949A (de)
IT (1) IT1041555B (de)
NL (1) NL7509360A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027381A (en) * 1975-07-23 1977-06-07 Texas Instruments Incorporated Silicon gate ccd structure
US4035906A (en) * 1975-07-23 1977-07-19 Texas Instruments Incorporated Silicon gate CCD structure
US4167017A (en) * 1976-06-01 1979-09-04 Texas Instruments Incorporated CCD structures with surface potential asymmetry beneath the phase electrodes
JPS581878A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 磁気バブルメモリ素子の製造方法
US4965648A (en) * 1988-07-07 1990-10-23 Tektronix, Inc. Tilted channel, serial-parallel-serial, charge-coupled device
JP2855291B2 (ja) * 1991-03-07 1999-02-10 富士写真フイルム株式会社 固体撮像装置
US5292680A (en) * 1993-05-07 1994-03-08 United Microelectronics Corporation Method of forming a convex charge coupled device
CN107170842B (zh) * 2017-06-12 2019-07-02 京东方科技集团股份有限公司 光电探测结构及其制作方法、光电探测器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2176996A1 (de) * 1972-03-22 1973-11-02 Western Electric Co

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651349A (en) * 1970-02-16 1972-03-21 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US3697786A (en) * 1971-03-29 1972-10-10 Bell Telephone Labor Inc Capacitively driven charge transfer devices
US3852799A (en) * 1973-04-27 1974-12-03 Bell Telephone Labor Inc Buried channel charge coupled apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2176996A1 (de) * 1972-03-22 1973-11-02 Western Electric Co

Also Published As

Publication number Publication date
FR2282164A1 (fr) 1976-03-12
FR2282164B1 (de) 1978-03-17
JPS6129154B2 (de) 1986-07-04
NL7509360A (nl) 1976-02-16
JPS5142471A (de) 1976-04-10
US3924319A (en) 1975-12-09
GB1514949A (en) 1978-06-21
CA1017876A (en) 1977-09-20
IT1041555B (it) 1980-01-10

Similar Documents

Publication Publication Date Title
DE2954501C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE2502235C2 (de)
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE2615754C2 (de)
DE1464390B2 (de) Feldeffekttransistor
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE3030862A1 (de) Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE3133548C2 (de)
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W.

8180 Miscellaneous part 1

Free format text: DER VERTRETER LAUTET RICHTIG: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W., DIPL.-PHYS. DR.RER.NAT., 8000 MUENCHEN ZWIRNER, G., DIPL.-ING., DIPL.-WIRTSCH.-ING., PAT.-ANW., 6200 WIESBADEN

8125 Change of the main classification

Ipc: H01L 29/66

8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

8139 Disposal/non-payment of the annual fee