DE69228786T2 - Verbindungsleitung und Widerstand für intergrierte Schaltungen - Google Patents
Verbindungsleitung und Widerstand für intergrierte SchaltungenInfo
- Publication number
- DE69228786T2 DE69228786T2 DE69228786T DE69228786T DE69228786T2 DE 69228786 T2 DE69228786 T2 DE 69228786T2 DE 69228786 T DE69228786 T DE 69228786T DE 69228786 T DE69228786 T DE 69228786T DE 69228786 T2 DE69228786 T2 DE 69228786T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxide layer
- conductive layer
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910021352 titanium disilicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
- Die vorliegende Erfindung betrifft im allgemeinen integrierte Halbleiterschaltungen und spezieller eine Struktur und ein Verfahren zur Ausbildung eines Niederwiderstandsbereiches und eines Hochwiderstandsbereiches in derselben Polysiliziumschicht.
- Die Basis-CMOS-SRAM-Zelle kann unter Verwendung kreuzgekoppelter CMOS- Inverter ausgebildet werden, die jeweils zwei N-Kanal- und P-Kanal-Transistoren haben. Auf die Zelle wird typischerweise durch 2 N-Kanal-Steuergates für eine Standard- SRAM-Zelle und 4 Steuergates für 2-Port-Speichervorrichtungen zugegriffen. Die Verwendung der P-Kanal-Transistoren als Lastvorrichtung für die SRAM-Zelle resultiert darin, daß die Zelle vorteilhafte elektrische Eigenschaften aufweist.
- Die CMOS-SRAMs können ebenfalls eine Vier-Transistor-Zellenausgestaltung mit Widerstands-Lastvorrichtungen anstelle der P-Kanal-Transistoren verwenden. Diese Ausgestaltung wird verwendet, um physische Layoutfläche gegenüber der traditionellen Sechs-Transistor-Zellenausgestaltung einzusparen. Diese Ausgestaltung senkt ebenfalls die Chipkosten. Zwei N-Kanal-Transistoren werden verwendet, um ein kreuzgekoppeltes Latch auszubilden, während zwei zusätzliche N-Kanal-Transistoren verwendet werden, um Zugang zur Zelle zum Auslesen und Schreiben von Daten zur Verfügung zu stellen. Zwei Lastvorrichtungen sind zwischen die N-Kanal-Transistoren im Latch und die Energieversorgung eingebunden.
- Beim Stand der Technik werden die Widerstands-Lastvorrichtungen nach der Ausbildung der. N-Kanal-Transistoren ausgebildet. Nachdem die Transistoren ausgebildet worden sind, wird eine dielektrische Schicht abgeschieden und Kontaktöffnungen werden am Substrat ausgebildet. Eine zweite polykristalline Siliziumschicht wird abgeschieden und leicht gemäß dem N-Typ dotiert, um einen spezifischen elektrischen Widerstand im Bereich von 10&sup6; bis 10¹³ Ohm/Quadrat zu erhalten. Dieses Deckimplantat bestimmt den Lastwiderstandswert.
- Die zweite polykristalline Siliziumschicht dient ebenfalls dazu, eine Verbindung zwischen verschiedenen Abschnitten der integrierten Schaltung herzustellen. Die zweite Schicht kann für die Vcc-Versorgung verwendet werden, die mit den Lastwiderständen verbunden ist. Diese Schicht kann ebenfalls für die lokale Verbindung zwischen verschiedenen Abschnitten der Vorrichtung verwendet werden. Somit müssen die Verbindungsabschnitte der zweiten polykristallinen Siliziumschicht einen relativ niedrigen spezifischen Widerstand haben.
- Es ist wünschenswert, eine einzelne polykristalline Siliziumschicht für sowohl die Widerstands-Lastvorrichtungen als auch die Verbindung oder die Vcc-Energieversorgung zu verwenden. Dieser Ansatz ist wirtschaftlicher als das Ausbilden solcher Regionen aus separaten polykristallinen Siliziumschichten und resultiert ebenfalls in einer relativ glatteren Chipoberfläche. Jedoch hat ein solcher Ansatz einen wichtigen Nachteil darin, daß der spezifische Widerstand des Widerstandselementbereiches und der Verbindungsbereiche oder des Vcc-Energieversorgungsbereichs in bestimmter Weise miteinander in Relation stehen. Bisher ist es schwierig gewesen, sowohl Bereiche mit sehr hohem Widerstand als auch mit sehr geringem Widerstand in einer einzelnen polykristallinen Siliziumschicht auszubilden.
- Es wäre wünschenswert, eine Struktur und ein Verfahren zur Herstellung von Bereichen mit hohem Widerstand und geringem Widerstand in einer einzigen polykristallinen Siliziumschicht zur Verfügung zu stellen. Es wäre ferner wünschenswert, daß eine Technik zur Ausbildung solcher Bereiche mit der gegenwärtigen Technologie kompatibel wäre und nur eine minimale Komplizierung des Verarbeitungsablaufes für die Vorrichtung mit sich brächte.
- Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Ausbildung eines polykristallinen Silizium-Widerstands-Lastelementes in einer integrierten Halbleiterschaltung bereitgestellt, mit den folgenden Schritten: Ausbildung einer leicht dotierten leitenden Schicht mit einer Leitfähigkeit eines ersten Typs, Ausbildung einer ersten Oxidschicht über der integrierten Schaltung mit einer hindurchgehenden Öffnung, die einen Abschnitt der leitenden Schicht freilegt, Verwenden der ersten Oxidschicht als Maske, Implantieren des freigelegten Abschnittes der leitenden Schicht mit einem Dotierungsmittel eines zweiten Leitfähigkeitstyps, um eine Verbindung zwischen dem freigelegten Abschnitt und dem durch die Maske abgedeckten Abschnitt auszubilden, Ausbilden einer zweiten Oxidschicht zumindest über der Verbindung und über einem Abschnitt der freigelegten leitenden Schicht, der an die Verbindung angrenzt, und Umwandeln des verbleibenden freigelegten Abschnitts der leitenden Schicht zu einem Silizid.
- Die leitende Schicht kann eine Polysiliziumschicht oder eine Polycidschicht sein.
- Die Ausbildung der zweiten Oxidschicht kann die folgenden Schritte umfassen: Abscheiden einer undotierten Oxidschicht über der ersten Oxidschicht und dem freigelegten Abschnitt der leitenden Schicht und Durchführen eines Rückätzens der undotierten Oxidschicht, um Seitenwand-Oxid-Abstandshalter an den Seitenwänden der ersten Oxidschicht auszubilden.
- Das Ausbilden der zweiten Oxidschicht kann die folgenden Schritte umfassen: Abscheiden einer undotierten Oxidschicht über der ersten Oxidschicht und dem freigelegten Abschnitt der leitenden Schicht und Mustern und Ätzen der undotierten Oxidschicht, um den Abschnitt der leitenden Schicht vom zweiten Leitfähigkeitstyp freizulegen, der nicht an die Verbindung angrenzt.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Struktur bereitgestellt, die aus einem Abschnitt einer integrierten Halbleiterschaltung besteht, mit einer leitenden Schicht mit einem ersten Bereich eines ersten Leitfähigkeitstyps und einem zweiten Bereich eines zweiten Leitfähigkeitstyps und mit einer Verbindung zwischen dem ersten und dem zweiten Bereich, mit einer Oxidschicht, die über den ersten Bereich, der Verbindung und dem Abschnitt des zweiten Bereichs, der an die Verbindung angrenzt, angeordnet ist, und mit einem Silizidbereich, der den zweiten Bereich ausbildet, der nicht durch die Oxidschicht abgedeckt ist.
- Die leitende Schicht kann Polysilizium sein und das Silizid kann ein Silizid eines hochschmelzenden Metalls sein.
- Die Erfindung kann in ein Verfahren zur Ausbildung einer integrierten Schaltung einbezogen werden, und in die dadurch ausgebildete integrierte Schaltung, und zwar durch das Ausbilden einer ersten leitenden Schicht, wobei die erste leitende Schicht einen ersten Bereich eines ersten Leitfähigkeitstyps und einem zweiten Bereich eines zweiten Leitfähigkeitstyps aufweist. Eine Verbindung wird zwischen dem ersten und dem zweiten Bereich ausgebildet. Eine zweite Oxidschicht wird dann über den zweiten Bereich, die Verbindung und einen Abschnitt angrenzend an den ersten Bereich der ersten leitenden Schicht ausgebildet. Der zweite Bereich der ersten leitenden Schicht, der nicht durch die zweite Oxidschicht bedeckt wird, wird zu einem Silizid umgewandelt.
- Diejenigen neuen Merkmale, die als für die Erfindung charakteristisch angesehen werden, sind in den beiliegenden Ansprüchen herausgestellt. Die Erfindung selbst, sowie ihre bevorzugte Verwendungsform und weitere Aufgaben und Vorteile werden jedoch am besten unter Bezugnahme auf die folgende detaillierte Beschreibung darstellender Ausführungsformen verständlich, wenn sie zusammen mit den beiliegenden Zeichnungen gelesen wird. Es zeigen:
- Fig. 1 bis 6 Querschnittsansichten der Herstellung einer Halbleitervorrichtungsstruktur gemäß der vorliegenden Erfindung; und
- Fig. 7 bis 8 Querschnittsansichten der Herstellung einer Halbleitervorrichtungsstruktur gemäß einer Alternative der vorliegenden Erfindung.
- Die Verfahrensschritte und Strukturen, die unten beschrieben werden, bilden keinen vollständigen Verfahrensablauf zur Herstellung integrierter Schaltungen. Die vorliegende Erfindung kann in Verbindung mit Herstellungstechniken für integrierte Schaltungen verwendet werden, wie sie zur Zeit in der Technik verwendet werden, und nur so viele der herkömmlicherweise praktizierten Verfahrensschritte sind eingebracht, wie für das Verständnis der vorliegenden Erfindung notwendig ist. Die Figuren, die Querschnitte der Abschnitte einer integrierten Schaltung während der Herstellung repräsentieren, sind nicht maßstabsgetreu, sondern so gezeichnet, daß sie die wichtigen Merkmale der Erfindung darstellen.
- Wie aus Fig. 1 hervorgeht, wird eine integrierte Schaltung in einem Siliziumsubstrat 10 ausgebildet. Feldoxidbereiche 12, 14 separieren ausgewählte aktive Bereiche der Schaltung, wie z. B. den Bereich, der als Bereich 20 gezeigt ist. Polykristalline Siliziumgates (nicht gezeigt) sind im allgemeinen über den aktiven Bereichen ausgebildet, um Feldeffekttransistoren zu definieren. Der aktive Bereich 20 im Substrat 10 kann ein Source-Drain-Bereich eines Feldeffekttransistors sein.
- Eine erste Oxidschicht 16 wird über der integrierten Schaltung ausgebildet, gemustert und geätzt, um eine erste Öffnung 17 durch die Oxidschicht hindurch auszubilden, welche einen Abschnitt des Substrats 10 freilegt. Eine erste leitende Schicht 18, im allgemeinen dotiertes Polysilizium oder Polycid, kann über der integrierten Schaltung ausgebildet, gemustert und geätzt werden, um die untere Schicht eines gemeinsamen Kontaktbereichs auszubilden. Eine zweite Oxidschicht 22 kann dann über der integrierten Schaltung ausgebildet werden. Die Schicht 22 kann typischerweise eine Dicke von ungefähr 900 bis 2000 Angström aufweisen.
- Wie aus Fig. 2 hervorgeht, wird die Schicht 22 dann gemustert und geätzt, um eine Öffnung 23 in der Schicht 22 auszubilden, die einen Abschnitt der ersten leitenden Schicht 18 freilegt. Eine zweite leitende Schicht 24 wird dann über die erste Oxidschicht 22 und die Öffnung 23 über die erste leitende Schicht 18 ausgebildet, um den gemeinsamen Kontakt auszubilden. Die Schicht 24 wird typischerweise eine Dicke zwischen ungefähr 500 bis 2000 Angström aufweisen. Die Schicht 24 wird dann leicht dotiert, wie durch die Pfeile gezeigt ist, vorzugsweise mit einem Dotierungsmittel vom P-Typ, wie z. B. Bor, um die Leitfähigkeit der Schicht zu erhöhen oder den spezifischen Widerstand der Schicht zu verringern. Bis zu diesem Schritt verwendet die Vorrichtungsherstellung herkömmliche Verfahrensschritte, die in der Technik wohlbekannt sind.
- Wie aus Fig. 3 hervorgeht, wird eine dritte Oxidschicht 26 über der integrierten Schaltung ausgebildet, gemustert und geätzt, um einen Bereich 25 der zweiten leitenden Schicht 24 freizulegen, der nicht in Kontakt mit der darunterliegenden ersten leitenden Schicht 18 ist. Die Oxidschicht 26 hat typischerweise eine Dicke zwischen ungefähr 900 bis 2000 Angström.
- Der Bereich 25 wird dann mit einem Dotierungsmittel einer entgegengesetzten Leitfähigkeit gegenüber dem Dotierungsmittel implantiert, das über die gesamte Schicht 24 implantiert wurde. Wenn das Deckimplantat vom P-Typ ist, wird ein Dotierungsmittel vom N-Typ, wie z. B. Arsen, in den Bereich 25 implantiert, wie durch die Pfeile gezeigt ist. Die Oxidschicht 26 dient als Maske über dem Abschnitt der Schicht 24, der unter der Schicht 26 liegt. Wenn der Bereich 25 einmal mit einem Dotierungsmittel entgegengesetzter Leitfähigkeit implantiert ist, wird eine P-N-Verbindung 27 zwischen dem Bereich 25 und dem Abschnitt der Schicht 24 ausgebildet, der unter der Oxidschicht 26 liegt. Die P-N-Verbindung wird dort ausgebildet, wo die beiden Abschnitte des polykristallinen Siliziums mit verschiedenen Leitfähigkeitstypen Kontakt machen. Die P-N- Verbindung 27 hat eine umgekehrte Vorspannung, da der N-Typ-Bereich mit der Energieversorgung verbunden ist. Da die P-N-Verbindung in Polysilizium ausgebildet ist, ist sie mit Leckage behaftet, so daß etwas Rückstrom fließt. Die P-N-Verbindung dient als Widerstands-Lastvorrichtung, wie z. B. in einer CMOS-SRAM-Zelle zwischen einem N-Kanal-Transistor und seiner Energieversorgung. Der N-Kanal-Transistor ist an einem anderen Ort auf der Oberfläche der integrierten Schaltung ausgebildet.
- Wie aus Fig. 4 hervorgeht, wird dann eine vierte Oxidschicht 28 über der integrierten Schaltung ausgebildet. Die Schicht 28 wird eine Dicke von zwischen ungefähr 1000 bis 5000 Angström aufweisen.
- Wie aus Fig. 5 hervorgeht, wird ein Rückätzschritt durchgeführt, um einen Seitenwand- Oxid-Abstandshalter 30 auf der Seite der Oxidschicht 26 und in der Öffnung des Bereichs 25 auszubilden. Eine Metallschicht 32 wird dann bis zu einer Tiefe von zwischen ungefähr 200 und 1000 Angström abgeschieden. Die Metallschicht 32 wird irgendein hochschmelzendes Metall sein, wie z. B. Titan, welches mit Silikon reagiert, um ein Silizid auszubilden und die Leitfähigkeit der Schicht zu steigern. Für die weitere Darstellung wird die Schicht 32 als "Titan" bezeichnet.
- Wie aus Fig. 6 hervorgeht, wird die Titanschicht 32 geglüht, um thermisch mit der darunter liegenden zweiten leitenden Schicht 24 im Bereich 25 zu reagieren, der nicht durch den Oxid-Seitenwand-Abstandshalter 30 abgedeckt wird. Eine Titan-Disilizid- Schicht 36 wird während des Glühverfahrens ausgebildet. Jedwedes unreagierte Titan, das nach dem Glühschritt verbleibt, wird abgestriffen. Der Zweck der Ausbildung der Silizidschicht ist es, den spezifischen Widerstand der leitenden Schicht zu verringern, um die Vcc-Energieversorgung in derselben Polysiliziumschicht 24 auszubilden, wie die Widerstands-Lastvorrichtung 27. Der Oxid-Seitenwand-Abstandshalter 30 schützt die P- N-Verbindung 27 davor, während des Glühverfahrens siliziert zu werden. Wenn die Verbindung 27 siliziert würde, wäre über die Verbindung ein Kurzschluß erzeugt worden, was aus der Widerstandslast einen Leiter macht, anstelle eines Hochwiderstandselementes.
- In Fig. 7 wird ein alternatives Verfahren zur Ausbildung eines Oxidbereiches zum Schutz der P-N-Verbindung 27 während des Silizid-Erzeugungsverfahrens gezeigt. Die fünfte Oxidschicht 28 wird über der integrierten Schaltung ausgebildet, wie es im Hinblick auf die Fig. 4 beschrieben wurde. Die Oxidschicht 28 wird dann gemustert und geätzt, um eine Öffnung 29 auszubilden, die kleiner ist als der Bereich 27. Eine Metallschicht 34, die dazu in der Lage ist, ein Silizid auszubilden, wird, wie oben erwähnt, ausgebildet. Wiederum wird zu Darstellungszwecken diese Schicht als "Titan" bezeichnet. Das Titan wird, wie oben beschrieben, geglüht, um mit der darunter liegenden zweiten leitenden Schicht 24 in der Öffnung 21 zu reagieren.
- Wie aus Fig. 8 hervorgeht, wird jedwedes unreagiertes Titan abgestriffen, nachdem eine Titan-Disilizid-Schicht 38 ausgebildet wurde. Wie beim Seitenwand-Oxid-Abstandshalter 30 wird der Abschnitt der Oxidschicht 28, der nach dem Ätzschritt im Bereich 25 verbleibt, die P-N-Verbindung 27 davor schützen, siliziert zu werden und einen Kurzschluß über die Verbindung verhindern.
- Ein Vorteil dieser Erfindung gegenüber dem Stand der Technik liegt darin, daß ein Bereich mit geringem Widerstand und ein Bereich mit hohem Widerstand in derselben polykristallinen Siliziumschicht ausgebildet werden. Die Schicht kann dann sowohl als Widerstands-Lastvorrichtung als auch als Vcc Energieversorgung oder lokale Verbindung verwendet werden. Die Schicht ist leicht mit einem Dotierungsmittel eines ersten Leitfähigkeitstyps dotiert. Ein Abschnitt der Schicht, der die Fläche für die Vcc-Energieversorgung werden soll, wird mit einem Dotierungsmittel implantiert, das von einem zweiten und entgegengesetzten Leitfähigkeitstyp ist. Die Leitfähigkeitstypen können ebenfalls dieselben Leitfähigkeitstypen sein, jedoch mit merklich verschiedenen Dotierungsniveaus. Eine P-N-Verbindung wird zwischen den beiden Bereichen in der Siliziumschicht mit verschiedenen Leitfähigkeiten ausgebildet. Eine Oxidschicht schützt die Verbindung während der Silizidation der Vcc-Energieversorgungsfläche in der Siliziumschicht. Keine wesentliche Silizidation der Verbindung tritt auf, und jedweder Kurzschluß der Verbindung wird verhindert.
- Während die Erfindung speziell anhand einer bevorzugten Ausführungsform gezeigt und unter Bezugnahme auf diese beschrieben wurde, versteht es sich für Fachleute, daß verschiedene Änderungen in Form und Detail durchgeführt werden können.
- Beispielsweise kann die vorliegende Erfindung ein Verfahren bereitstellen, bei dem eine erste leitende Schicht eine Dicke von zwischen ungefähr 500 und 2000 Angström hat, bei dem eine Metallsilizid ausbildende Schicht bis zu einer Tiefe von zwischen ungefähr 200 und 1000 Angström abgeschieden wird oder bei dem die ersten und zweite Oxidschichten eine Dicke von zwischen 900 und 2000 Angström aufweisen. Die vorliegende Erfindung kann ein Verfahren bereitstellen, bei dem ein erster Bereich einer ersten leitenden Schicht mit einem N-Typ-Dotierungsmittel implantiert wird und/oder ein zweiter Bereich einer ersten leitenden Schicht mit einem P-Typ-Dotierungsmittel implantiert wird. Die vorliegende Erfindung kann eine Struktur bereitstellen, bei der ein erster Leitfähigkeitstyp der P-Typ ist und/oder ein zweiter Leitfähigkeitstyp der N-Typ ist.
Claims (11)
1. Verfahren zur Ausbildung eines Widerstands-Lastelementes aus polykristallinem
Silizium in einer integrierten Halbleiterschaltung mit den folgenden Schritten:
Ausbilden einer leicht dotierten leitenden Schicht (24) mit einer Leitfähigkeit
eines ersten Typs;
Ausbilden einer ersten Oxidschicht (26) über der integrierten Schaltung mit einer
hindurchgehenden Öffnung (25), die einen Abschnitt der ersten leitenden Schicht (24)
freilegt;
Verwenden der ersten Oxidschicht (26) als Maske, Implantieren des freigelegten
Abschnittes der leitenden Schicht (24) mit einem Dotierungsmittel eines zweiten
Leitfähigkeitstyps, um eine Verbindung (27) zwischen dem freigelegten Abschnitt und
dem durch die Maske abgedeckten Abschnitt auszubilden;
Ausbilden einer zweiten Oxidschicht (28), zumindest über der Verbindung und
über einem Abschnitt der freigelegten leitenden Schicht (24), der an die Verbindung
(27) angrenzt; und
Umwandeln des verbleibenden freigelegten Abschnittes der leitenden Schicht
(24) zu einem Silizid (36, 38).
2. Verfahren nach Anspruch 1, bei dem die leitende Schicht (24) eine
Polysiliziumschicht ist.
3. Verfahren nach Anspruch 1, bei dem die leitende Schicht (24) eine
Polyzidschicht ist.
4. Verfahren nach Anspruch 1, bei dem die Ausbildung der zweiten Oxidschicht
(28) die folgenden Schritte umfaßt:
Abscheiden einer undotierten Oxidschicht (28) über der ersten Oxidschicht (26)
und dem freigelegten Abschnitt der leitenden Schicht (24); und
Durchführen eines Rückätzens der undotierten Oxidschicht (28), um Seitenwand-
Oxid-Abstandshalter (30) an den Seitenwänden der ersten Oxidschicht (26) auszubilden.
5. Verfahren nach Anspruch 1, bei dem das Ausbilden der zweiten Oxidschicht
(28) die folgenden Schritte umfaßt:
Abscheiden einer undotierten Oxidschicht (28) über der ersten Oxidschicht (26)
und dem freigelegten Abschnitt der leitenden Schicht (24); und
Mustern und Ätzen der undotierten Oxidschicht, um den Abschnitt der leitenden
Schicht vom zweiten Leitfähigkeitstyp freizulegen, der nicht an die Verbindung (27)
angrenzt.
6. Verfahren nach Anspruch 2, bei dem der Silizid-Ausbildungsschritt die
folgenden Schritte umfaßt:
Ausbilden einer Metallschicht (22) über der Struktur, die nach der Ausbildung
der zweiten Oxidschicht erhalten wird, wobei das Metall ein hochschmelzendes Metall
und dazu in der Lage ist, mit Silizium zu reagieren, um ein Silizid auszubilden;
Glühen der Metallschicht (32), damit sie mit der leitenden Polysiliziumschicht
(24) reagiert und somit ein Metallsilizid (36) ausbildet; und
Entfernen jedweder unreagierter Metallschicht von der Oberfläche.
7. Struktur, die aus einem Abschnitt einer integrierten Halbleiterschaltung besteht,
mit:
einer leitenden Schicht (24) mit einem ersten Bereich eines ersten Leitfähigkeits
typs und einem zweiten Bereich eines zweiten Leitfähigkeitstyps und mit einer
Verbindung (27) zwischen dem ersten und dem zweiten Bereich;
einer Oxidschicht (26, 28, 30), die über dem ersten Bereich, der Verbindung und
dem Abschnitt des zweiten Bereichs angeordnet ist, det an die Verbindung angrenzt;
und
einem Silizid (36, 38), das den zweiten Bereich ausbildet, der nicht durch die
Oxidschicht bedeckt ist.
8. Struktur nach Anspruch 7, bei der eine weitere Oxidschicht (22) unter der
leitenden Schicht (24) angeordnet ist, und bei der die weitere Oxidschicht (22) eine
hindurchgehende Öffnung (17) hat, die einen Abschnitt einer weiteren leitenden Schicht
(18) freilegt, die darunter angeordnet ist.
9. Struktur nach Anspruch 8, bei der die leitende Schicht (24) über dem
freigelegten Abschnitt der weiteren leitenden Schicht (18) in der Öffnung angeordnet ist.
10. Struktur nach einem der Ansprüche 7 bis 9, bei der die leitende Schicht (24)
Polysilizium ist und das Silizid ein Silizid eines hochschmelzenden Metalls ist.
11. Verfahren nach Anspruch 6, bei dem das hochschmelzende Metall Titan ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/769,171 US5182627A (en) | 1991-09-30 | 1991-09-30 | Interconnect and resistor for integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69228786D1 DE69228786D1 (de) | 1999-05-06 |
| DE69228786T2 true DE69228786T2 (de) | 1999-11-11 |
Family
ID=25084678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69228786T Expired - Fee Related DE69228786T2 (de) | 1991-09-30 | 1992-09-11 | Verbindungsleitung und Widerstand für intergrierte Schaltungen |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5182627A (de) |
| EP (1) | EP0536902B1 (de) |
| JP (1) | JPH05259401A (de) |
| DE (1) | DE69228786T2 (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273924A (en) * | 1991-08-30 | 1993-12-28 | Micron Technology, Inc. | Method for forming an SRAM by minimizing diffusion of conductivity enhancing impurities from one region of a polysilicon layer to another region |
| JP2748070B2 (ja) * | 1992-05-20 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR960001176B1 (ko) * | 1992-12-02 | 1996-01-19 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| US5478771A (en) * | 1993-05-28 | 1995-12-26 | Sgs-Thomson Microelectronics, Inc. | Method of forming local interconnect structure without P-N junction between active elements |
| JP2934738B2 (ja) | 1994-03-18 | 1999-08-16 | セイコーインスツルメンツ株式会社 | 半導体装置およびその製造方法 |
| KR950034754A (ko) * | 1994-05-06 | 1995-12-28 | 윌리엄 이. 힐러 | 폴리실리콘 저항을 형성하는 방법 및 이 방법으로부터 제조된 저항 |
| US5464794A (en) * | 1994-05-11 | 1995-11-07 | United Microelectronics Corporation | Method of forming contact openings having concavo-concave shape |
| US5578873A (en) * | 1994-10-12 | 1996-11-26 | Micron Technology, Inc. | Integrated circuitry having a thin film polysilicon layer in ohmic contact with a conductive layer |
| US5489797A (en) * | 1994-12-19 | 1996-02-06 | Sgs-Thomson Microelectronics, Inc. | Local interconnect structure |
| EP0746027A3 (de) * | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Auf einer integrierten Schaltung hergestellter Polysilizium/Wolframsilizid-Mehrschichtverbund und verbessertes Herstellungsverfahren |
| US5909617A (en) | 1995-11-07 | 1999-06-01 | Micron Technology, Inc. | Method of manufacturing self-aligned resistor and local interconnect |
| US5994182A (en) | 1996-01-18 | 1999-11-30 | Micron Technology, Inc. | Method of reducing outdiffusion from a doped three-dimensional polysilicon film into substrate by using angled implants |
| US5763313A (en) * | 1996-03-13 | 1998-06-09 | United Microelectronics Corp. | Process for fabricating shield for polysilicon load |
| US5883417A (en) * | 1996-06-27 | 1999-03-16 | Winbond Electronics Corporation | Poly-load resistor for SRAM cell |
| TW330334B (en) * | 1997-08-23 | 1998-04-21 | Winbond Electronics Corp | Static random access memory polysilicon load structure and manufacturing method |
| JP4392867B2 (ja) | 1998-02-06 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US6054359A (en) * | 1999-06-14 | 2000-04-25 | Taiwan Semiconductor Manufacturing Company | Method for making high-sheet-resistance polysilicon resistors for integrated circuits |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
| US4251876A (en) * | 1978-11-03 | 1981-02-17 | Mostek Corporation | Extremely low current load device for integrated circuit |
| FR2534415A1 (fr) * | 1982-10-07 | 1984-04-13 | Cii Honeywell Bull | Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant |
| US4464212A (en) * | 1982-12-13 | 1984-08-07 | International Business Machines Corporation | Method for making high sheet resistivity resistors |
| US4658378A (en) * | 1982-12-15 | 1987-04-14 | Inmos Corporation | Polysilicon resistor with low thermal activation energy |
| JPS60263455A (ja) * | 1984-06-04 | 1985-12-26 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ポリシリコン構造 |
| IT1186485B (it) * | 1985-12-20 | 1987-11-26 | Sgs Microelettronica Spa | Circuito integrato monolitico,in particolare di tipo mos o cmos e processo per la realizzazione di tale circuito |
| US4975575A (en) * | 1987-03-31 | 1990-12-04 | Brandeis University | Method of and apparatus for detecting radon |
| EP0310351B1 (de) * | 1987-09-30 | 1993-07-14 | Texas Instruments Incorporated | Statischer Speicher in Schottky-Technologie |
| JPH01143252A (ja) * | 1987-11-27 | 1989-06-05 | Nec Corp | 半導体装置 |
| JP2829992B2 (ja) * | 1988-11-10 | 1998-12-02 | セイコーエプソン株式会社 | 半導体装置 |
| US4948747A (en) * | 1989-12-18 | 1990-08-14 | Motorola, Inc. | Method of making an integrated circuit resistor |
| US5068201A (en) * | 1990-05-31 | 1991-11-26 | Sgs-Thomson Microelectronics, Inc. | Method for forming a high valued resistive load element and low resistance interconnect for integrated circuits |
-
1991
- 1991-09-30 US US07/769,171 patent/US5182627A/en not_active Expired - Lifetime
-
1992
- 1992-07-09 US US07/911,167 patent/US5348901A/en not_active Expired - Lifetime
- 1992-09-11 DE DE69228786T patent/DE69228786T2/de not_active Expired - Fee Related
- 1992-09-11 EP EP92308273A patent/EP0536902B1/de not_active Expired - Lifetime
- 1992-09-30 JP JP4261901A patent/JPH05259401A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0536902A1 (de) | 1993-04-14 |
| EP0536902B1 (de) | 1999-03-31 |
| DE69228786D1 (de) | 1999-05-06 |
| US5182627A (en) | 1993-01-26 |
| JPH05259401A (ja) | 1993-10-08 |
| US5348901A (en) | 1994-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69228786T2 (de) | Verbindungsleitung und Widerstand für intergrierte Schaltungen | |
| DE69226405T2 (de) | Geschichtete CMOS SRAM Zelle mit polysilizium-Lasttransistoren | |
| DE69023765T2 (de) | Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur. | |
| DE69227138T2 (de) | Gestapelte CMOS Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE3856545T2 (de) | Halbleiterbauelement mit isoliertem Gatter | |
| DE69132387T2 (de) | Verfahren zum Herstellen einer Feldeffektanordnung mit Kanal aus polykristallinem Silizium | |
| DE69121629T2 (de) | Dünnfilmtransistor mit Schottky-Sperrschicht | |
| DE69226987T2 (de) | Lokalverbindungen für integrierte Schaltungen | |
| DE19823464A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
| DE69419806T2 (de) | Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen | |
| DE3856350T2 (de) | Verfahren zur Herstellung einer Silicid-Halbleiterelement mit Polysilizium-Bereiche | |
| DE69027953T2 (de) | Halbleiterspeichervorrichtung | |
| DE69010034T2 (de) | Halbleiteranordnung mit einer Schutzschaltung. | |
| DE69214339T2 (de) | Struktur und Verfahren für die Bildung selbstjustierender Kontakte | |
| DE2916426A1 (de) | Halbleiteranordnung | |
| DE3851416T2 (de) | Statische Direktzugriffshalbleiterspeicheranordnung. | |
| DE69130547T2 (de) | Widerstände aus polykristallinem Silizium für integrierte Schaltungen | |
| DE3224287C2 (de) | ||
| DE19947887A1 (de) | Statische Halbleiterspeichervorrichtung | |
| DE3109074C2 (de) | ||
| DE19622431A1 (de) | Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben | |
| DE19824209A1 (de) | Halbleitervorrichtung | |
| DE3688711T2 (de) | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung. | |
| DE69130622T2 (de) | Polykristallinsilizium-Kontaktstruktur einer SRAM-Zelle | |
| DE3685684T2 (de) | Kleine kontaktlose ram-zelle. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |