DE3923619C2

DE3923619C2 -

Info

Publication number: DE3923619C2
Application number: DE3923619A
Authority: DE
Inventors: Junichi Mitsuhashi; Shinichi Satoh; Hideki Genjyo; Yoshio Itami Hyogo Jp Kohno
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-07-19
Filing date: 1989-07-17
Publication date: 1993-04-08
Also published as: KR900002321A; KR930006275B1; DE3923619A1; JPH0228970A; JPH0727980B2; US5093706A

Description

Die Erfindung betrifft eine Widerstandsschicht für integrierte Schaltkreise nach dem Oberbegriff des Patentanspruches 1, ein Verfahren zum Herstellen einer Widerstandsschicht für integrierte Schaltkreise nach dem Oberbegriff des Patentanspruches 7 und die Verwendung einer Widerstandsschicht als Lastwiderstand in einem statischen Direktzugriffsspeicher.

Eine Widerstandsschicht der eingangs beschriebenen Art und ein Verfahren der eingangs beschriebenen Art sind aus der US-PS 44 06 051 bekannt. Gemäß dem bekannten Verfahren wird ein Kontaktloch in einem Siliziumoxidfilm an der Stelle gebildet, an der das Halbleitergebiet des zweiten Leitungstypes auf der Oberfläche des Halbleitersubstrates gebildet ist. Das Kontaktloch ist mit einer hoch-dotierten polykristallinen Siliziumschicht 25 eines gewünschten Musters bedeckt. Durch das bekannte CVD-Verfahren wird ein anderer Siliziumoxidfilm auf dieser Struktur abgeschieden, wobei eine Öffnung in dem Silziumoxidfilm gebildet wird, die die hoch-dotierte polykristalline Siliziumschicht freigibt. Unter Benutzung der anderen Siliziumoxidschicht als Maske wird die hoch-dotierte polykristalline Siliziumschicht durch Sauerstoff, Stickstoff oder eine Mischung davon dotiert. Der dotierte Bereich wird amorph und bildet sich um zu SiO_x (x2) durch eine folgende Wärmebehandlung, wenn mit Sauerstoff dotiert wird. Sie wird Si₃N_y (y4), wenn mit Stickstoff dotiert wird. Und sie wird schließlich SiO_x+Si₃N_y, wenn mit der Mischung dotiert wird. Dadurch wird die hoch-dotierte polykristalline Schicht zu einer Widerstandsschicht mit hohem Widerstand. Der Widerstand der Widerstandsschicht kann durch entsprechende Dotierung sehr groß gemacht werden. Zum Abschluß wird die leitende Schicht auf der Schicht hohen Widerstandes aufgebracht. Zwar ist der Widerstand der Schicht hohen Widerstandes durch die Dotierung beeinflußbar, aber die Beeinflussung ist nur begrenzt möglich. Bei der Benutzung von Sauerstoff zur Dotierung besteht weiterhin die Gefahr, daß das Halbleitersubstrat während der Herstellung verschmutzt wird. Außerdem besteht die Möglichkeit, daß der Leckstrom an der Verbindung zum Substrat ansteigt, woraus ein höherer Leistungsverbrauch während der Wartezeit resultiert. Der Grund liegt in der Tatsache einer mechanischen Spannung, die lokal in der Oxidschicht verbleibt. Die Oxidschicht kann eine verbleibende mechanische Spannung innerhalb der Schicht enthalten, die durch den Unterschied des thermischen Ausdehnungskoeffizienten der Oxidschicht und der des Siliziumsubstrates während des Herstellungsverfahrens verursacht wird. Die mechanische Spannung kann einen Einfluß auf das Halbleitergebiet des zweiten Leitungstyps haben. Dieser Einfluß bewirkt nun die Zunahme des Leckstromes an der Verbindung. Die einzelne Oxidschichtanordnung des Widerstandes macht es schwierig, jeden Widerstand zu einem gewünschten Wert zu bringen.

Aus der DE 37 02 409 A1 ist ein Verfahren zum Herstellen einer Widerstandsschicht zwischen zwei leitenden Zonen in einem Halbleiterbaustein bekannt. Dabei werden eine erste leitende Zone in einem Substrat und eine Isolierschicht auf der ersten leitenden Zone gebildet, es wird ein Fenster in der Isolierschicht geöffnet, und in dem Fenster wird ein Film aus einem siliziumreichen Siliziumnitrid durch plasmaangereichertes chemisches Niederschlagen aus der Dampfphase derart gebildet, daß der Nitridfilm die erste leitende Zone kontaktiert. Schließlich wird eine zweite leitende Zone auf dem Nitridfilm in Kontakt mit dem Nitridfilm gebildet. Zwar ist es vorgesehen, daß eine Oxidschicht zwischen der ersten leitenden Zone und dem siliziumreichen Nitridfilm vorgesehen ist, jedoch wird das Fenster durch diese Isolierschicht gebildet. Daher wird der Widerstand wiederum nur genau durch den Siliziumnitridfilm bestimmt, was eine gewisse Beschränkung in der Wahl der Widerstände mit sich bringt.

Es ist daher Aufgabe der Erfindung, eine Widerstandsschicht für integrierte Schaltkreise und ein Verfahren zum Herstellen einer derartigen Widerstandsschicht vorzusehen, mit dem große Freiheit bezüglich der Auswahl des Widerstandes der Widerstandsschicht möglich ist.

Diese Aufgabe wird gelöst durch eine Widerstandsschicht für integrierte Schaltkreise, die durch die Merkmale der Patentansprüche 1 oder 2 gekennzeichnet ist. Die Aufgabe wird weiter durch ein Verfahren zum Herstellen einer Widerstandsschicht für integrierte Schaltkreise gelöst, das durch die Merkmale des Patentanspruches 7 gekennzeichnet ist. Erfindungsgemäß ist auch eine Verwendung der Widerstandsschicht als Lastwiderstand in einem statischen Direktzugriffsspeicher mit den Merkmalen des Patentanspruches 1 vorgesehen.

Bevorzugte Ausgestaltungen der Erfindungen ergeben sich aus den Unteransprüchen.

Wenn der Strom an die Hochwiderstandsstruktur der Oxid- und Nitridschichten angelegt wird, die zwischen der leitenden Schicht und dem Halbleitergebiet eingeschlossen sind, fließt ein kleiner Tunnelstrom in der kombinierten Nitrid-Oxid- Schicht. Für den Strom ist es schwer, durch die Oxidschicht zu fließen, während es relativ einfacher für den Strom ist, durch die Nitridschicht zu fließen. Folglich kann der Wider standswert der Schicht hohen Widerstandes, die aus Nitrid- und Oxidschichten besteht, leicht gesteuert werden, indem die Dicke der Oxid- und Nitridschichten eingestellt wird. Weiterhin sind die Oxid- und Nitridschichten für die Schicht hohen Widerstandes aus einem Oxid und Nitrid von Silizium gemacht, das zum Bilden des Halbleitersubstrates benutzt wird. Es ist vorteilhaft, daß sowohl die Oxid- als auch Nitridschicht nicht das Halbleitersubstrat verunreinigen.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1A-1E teilweise Draufsichten der Musteranordnung für eine Speicherzelle in einem SRAM mit einer Schicht hohen Widerstandes gemäß einer Ausführungsform bei aufeinan derfolgenden Schritten der Herstellung;

Fig. 2A-2G Querschnittsansichten der Speicherzelle ent lang der Linie II-II von Fig. 1D bei ver schiedenen Stufen eines Herstellungsverfah rens;

Fig. 3A-3E Querschnittsansichten der Speicherzelle ent lang der Linie II-II von Fig. 1D bei ver schiedenen Schritten in einem anderen Her stellungsverfahren;

Fig. 4-6 Querschnittsansichten von SRAMs mit einer Schicht hohen Widerstandes gemäß anderer Ausführungsformen;

Fig. 7A und 7B grafische Darstellungen der Wirksamkeits eigenschaften der Schicht hohen Widerstandes in einem SRAM;

Fig. 8A und 8B grafische Darstellungen zum Vergleich der Wirksamkeitseigenschaften einer einzelnen Oxidschichtstruktur;

Fig. 9 eine grafische Darstellung zum Vergleich der Wirksamkeitseigenschaft einer einzelnen Nitridschichtstruktur;

Fig. 10A, 10B und 10C grafische Darstellungen der Verhältnisse zwischen Strom/Widerstand und SiO₂-Dicke, Si₃N₄-Dicke bzw. SiO₂/Si₃N₄-Effektivdicke.

In den Fig. 1A bis 1E sind die Musteranordnungen (pattern layouts) bei aufeinanderfolgenden Stufen der Herstellung für eine Speicherzelle in einer Halbleitereinrichtung ge zeigt, die eine Schicht hohen Widerstandes aufweist und in einem SRAM vom Typ des hohen Lastwiderstandes ausgeführt ist.

In Fig. 1A ist gezeigt, daß eine Isolationsoxidschicht 2 selektiv mit einem gewünschten Muster auf der Hauptoberfläche eines P-Typ-Siliziumsubstrates 1 mit Hilfe der thermischen Oxidationstechnik gebildet wird, um noch zu bildende aktive Bereiche 30 abzugrenzen und zu trennen.

Wie in Fig. 1B gezeigt ist, werden Gate-Elektroden 21 und 22 und eine Wortleitung 33 aus Polysilizium über den vorbe stimmten Flächen der aktiven Bereiche 30 gebildet. Dann wer den unter der Benutzung der Gate-Elektroden 21 und 22 und der Wortleitung 33 als Masken N-Typ-Störstellenionen, wie Phosphorionen und Arsenionen, in das P-Typ-Siliziumsubstrat 1 implantiert, wodurch N⁺-Diffusionsgebiete 3 in den aktiven Bereichen 30 erzeugt werden.

In Fig. 1C ist gezeigt, daß Gebiete hohen Widerstandes 63 und 64, die übereinandergeschichtete Oxid- und Nitridschich ten aufweisen, über den N⁺-Diffusionsgebieten 3 in einem gewünschten Muster und in direktem Kontakt damit abgeschieden werden. Polysiliziumschichten 51 und 52 niedrigen Widerstan des werden auf den Gebieten 63 und 64 hohen Widerstandes gebildet und haben Kontaktabschnitte in Kontakt mit den Ge bieten 63 und 64 hohen Widerstandes. Die Polysiliziumschich ten 51 und 52 niedrigen Widerstandes haben einen Kontakt 9a zwischen der Gate-Elektrode 21 und dem N⁺-Diffusionsgebiet 3, einen Kontakt 9b zu dem N⁺-Diffusionsgebiet 3 und einen Kontakt 9c zwischen der Gate-Elektrode 22 und dem N⁺-Diffu sionsgebiet 3.

Danach wird, wie in Fig. 1D gezeigt ist, eine Aluminiumver bindung 8, die als Versorgungsleitung Vcc dient, vorgesehen, um die Polysiliziumschichten 51 und 52 niedrigen Widerstan des zu verbinden.

Schließlich werden, wie in Fig. 1E gezeigt ist, eine Bit leitung 31 und eine weitere Bitleitung 32 aus Aluminium in Verbindung mit dem N⁺-Diffusionsgebiet 3 gebildet, die die Zugriffstransistoren T3 und T4 durch ihre entsprechenden Kontakte zu 9f und 9e darstellen. Dieses beendet eine Spei cherzelle 40 des SRAM vom hohen Lastwiderstandstyp.

Unter Bezugnahme auf die Fig. 2A bis 2G wird jetzt das Verfahren zum Herstellen des SRAMs vom Hochlastwiderstandstyp beschrieben.

Wie in Fig. 2A gezeigt ist, wird eine dicke Isolationsoxid schicht 2 zum Trennen der Einrichtung auf einem P-Typ-Sili ziumsubstrat 1 mit Hilfe der lokalen Oxidation oder der LOCOS-Technik gebildet. Dann wird selektiv eine Gateoxid schicht 4 unter Benutzung der thermischen Oxidationstechnik abgeschieden. Die Polysiliziumschicht wird über die Gateoxid schicht 4 geschichtet und so bemustert, daß eine Wortleitung 33 gebildet wird, die das Gate des Zugriffstransistors auf weist. Danach werden N-Typ-Störstellen, wie Phosphorionen und Arsenionen, in das P-Typ-Siliziumsubstrat 1 in die Rich tung des Pfeiles A (in Fig. 2B) implantiert zum Erzeugen eines N⁺-Diffusionsgebietes 3.

Wie in Fig. 2C gezeigt ist, wird eine Siliziumnitridschicht 630a über der gesamten Oberfläche des Substrates durch chemisches Dampfabscheiden bei niedrigem Druck (LPCVD) abge schieden, worauf eine thermische Oxidation derselben bei Temperaturen zwischen 850 und 950°C folgt. Dieses thermische Oxidationsverfahren hinterläßt eine Siliziumoxidschicht 630b über der Siliziumnitridschicht 630a. Eine Polysiliziumschicht 510 niedrigen Widerstandes wird dann über der gesamten Sili ziumoxidschicht 630b durch die LPCVD-Technik abgeschieden, wie in Fig. 2D gezeigt ist.

Wie aus Fig. 2E hervorgeht, werden nach Bemustern der Poly siliziumschicht 510 niedrigen Widerstandes zum Belassen einer Polysiliziumschicht 51 niedrigen Widerstandes die Silizium nitridschicht 630a und die Siliziumoxidschicht 630b geätzt unter Benutzung der Polysiliziumschicht 51 niedrigen Wider standes als Maske, wodurch eine Siliziumnitridschicht 63a und eine Siliziumoxidschicht 63b des gewünschten Musters gebildet werden, die als Schichten hohen Widerstandes dienen. Wie in Fig. 2F gezeigt ist, wird eine isolierende Schicht 7 über der gesamten Oberfläche des Substrates abgeschieden. Ein Loch wird in der isolierenden Schicht an einer Stelle oberhalb der Polysiliziumschicht 51 niedrigen Widerstandes gemacht. Eine Aluminiumverbindung 8 wird auf der isolierenden Schicht zum Verbinden mit der Polysiliziumschicht 51 niedri gen Widerstandes durch das in der isolierenden Schicht ge machte Loch gebildet. Eine Passivierungsschicht bedeckt das gesamte Substrat in einem letzten Schritt.

Das Funktionieren der Lastwiderstandsstruktur, die die Kom bination der Siliziumoxidschicht 63b und der Siliziumnitrid schicht 63a aufweist, wird jetzt unter Bezugnahme auf die Fig. 2G beschrieben. Strom durch die als Versorgungsleitung Vcc dienende Aluminiumverbindung 8 fließt durch die Poly siliziumschicht 51 niedrigen Widerstandes und durch die Last widerstandsstruktur, die durch die vertikal angeordnete Siliziumoxidschicht 63b und die Siliziumnitridschicht 63a gebildet ist, zu dem N⁺-Störstellendiffusionsgebiet 3. Von dem N⁺-Diffusionsgebiet 3 fließt der Strom zur Masse durch den Kanalbereich der Treibertransistoren. Dieser Stromfluß ist tätig zum Halten der Daten, die durch den Flip-Flop ver riegelt sind, der aus den Treibertransistoren T1 und T2 in dem SRAM gebildet ist. Die Doppelschicht der Hochlastwider standsstruktur gemäß der Erfindung ermöglicht es, daß ein kleinerer Betrag des Stromes dadurch fließt aufgrund des Tunnelstromes, der durch die Oxidschicht fließt, und des Poole-Frenkel-Stromes, der durch die Nitridschicht fließt.

Wenn ein starkes elektrisches Feld in der Oxidschicht angelegt ist, gehen Ladungsträger aufgrund des Tunneleffektes durch die Oxidschicht. Der Tunnelstrom ist im wesentlichen unter teilt in den "Fowler-Nordheim-Tunnelstrom" und den "direkten Tunnelstrom", in Abhängigkeit der Dicke der isolierenden Schicht, wie etwa die Siliziumoxidschicht. Wenn ein starkes elektrisches Feld an die Oxidschicht angelegt ist, wird der Abstand von der Untergrenze des Leitungsbandes im Silizium zu dem Leitungsband der Oxidschicht kleiner, und ein Tunnel strom fließt durch die Energiebarriere, die wie ein Dreieck geformt ist. Dieser Tunnelstrom wird "Fowler-Nordheim-Tunnel strom" genannt. Wenn die Dicke der Oxidschicht andererseits kleiner ist, wird der Tunnelstrom, der durch die Oxidschicht fließt, "direkter Tunnelstrom" genannt. Falls die Dicke der Siliziumoxidschicht kleiner als 5 nm ist, fließt der direkte Tunnelstrom durch die Oxidschicht. Falls die Dicke der Sili ziumoxidschicht größer als 5 nm ist, fließt der Fowler- Nordheim-Tunnelstrom durch die Oxidschicht.

In isolierenden Schichten, wie einer Siliziumnitridschicht (Si₃N₄) gefangene Elektronen werden thermisch in das Lei tungsband mit Hilfe des elektrischen Feldes angeregt. In diesem Fall wird der durch die isolierende Schicht fließende Strom "Poole-Frenkel-Strom" genannt.

Ein anderes Verfahren zum Herstellen der Halbleitereinrich tung mit einer Schicht hohen Widerstandes, wie sie in einem SRAM vom Hochlastwiderstandstyp verkörpert ist, wird unter Bezugnahme auf die Fig. 3A bis 3E beschrieben. Wie in Fig. 3A gezeigt ist, werden eine isolierende Oxidschicht 2, eine Gateoxidschicht 4 und eine Wortleitung 33 auf ähn liche Weise gebildet, wie es im Zusammenhang mit Fig. 2A diskutiert worden ist. In Fig. 3B ist eine Siliziumnitrid schicht 630a gezeigt, die durch chemisches Dampfabscheiden bei niedrigem Druck abgeschieden ist. Die Siliziumnitrid schicht 630a wird thermisch oxidiert zum Bilden einer Sili ziumoxidschicht 630b. Als nächstes werden die Siliziumnitrid schicht 630a und die Siliziumoxidschicht 630b in vorbestimm ten Mustern weggeätzt zum Darstellen eines gewünschten Mu sters einer Siliziumnitridschicht 63a und einer Siliziumoxid schicht 63b, die zusammen eine Schicht hohen Widerstandes einer Doppelschichtstruktur bilden.

In Fig. 3C ist gezeigt, daß unter Benutzung der kombinierten Struktur der Siliziumnitridschicht 63a und Siliziumoxid schicht 63b und der Wortleitung 33 als Masken Arsenionen und Phosphorionen in das P-Typ-Siliziumsubstrat 1 zum Erzeu gen eines N⁺-Diffusionsgebietes 3 implantiert werden. Danach werden, wie in Fig. 3D und 3E gezeigt ist, eine isolierende Schicht 7 und eine Aluminiumverbindung 8 auf der Silizium oxidschicht 63b gebildet, indem ähnliche Verfahren verwandt werden wie bei den Schritten der Fig. 2F und 2G.

Die so gebildete Schicht hohen Widerstandes aus der Silizium nitridschicht 63a und der Siliziumoxidschicht 63b, wie sie in Fig. 3E gezeigt sind, ist nicht über dem elektrischen N⁺-Diffusionsgebiet 3 angeordnet. Sie erzeugt jedoch ähnliche Resultate wie die durch die in Fig. 2G gezeigte Schicht hohen Widerstandes erzeugten.

In der Anordnung von Fig. 3E ist die Siliziumoxidschicht 63b in direktem Kontakt mit der Aluminiumverbindung 8. Eine Polysiliziumschicht 51 niedrigen Widerstandes kann jedoch mit denselben Vorteilen auf der Oxidschicht 63b gebildet werden, mit der die Aluminiumverbindung 8 verbunden ist (Fig. 4).

In der in den Fig. 2G und 3E gezeigten Anordnung der Schicht hohen Widerstandes liegt die Siliziumoxidschicht 63b auf der Siliziumnitridschicht 63a. Es kann jedoch eine umgekehrte Doppelschichtanordnung, wie sie in Fig. 5 gezeigt ist, bei der die Siliziumnitridschicht 63a auf der Silizium oxidschicht 63b liegt, angewandt werden, wobei im wesentli chen die gleichen Vorteile erzielt werden.

In den vorhergehenden Ausführungsformen wurde beschrieben, daß die Schicht hohen Widerstandes eine Doppelschichtstruktur aufweist, die eine Siliziumnitridschicht und eine Silizium oxidschicht enthält. Die Schicht hohen Widerstandes kann jedoch auch auf drei Schichten gebildet werden, wie in Fig. 6 gezeigt ist: eine Siliziumoxidschicht 63b; eine Silizium nitridschicht 63a und eine Siliziumoxidschicht 63b. Kurz gesagt, die erfindungsgemäße Schicht hohen Widerstandes sollte mindestens eine Oxidschicht und eine Nitridschicht enthalten, die übereinandergeschichtet sind, wobei verschie dene relative Anordnungen und Kombinationen möglich sind.

In Fig. 7A ist die Strom-Spannungs-Kennlinie der Schicht hohen Widerstandes gezeigt, die die Siliziumnitridschicht und die Siliziumoxidschicht entsprechend der Erfindung enthält. Die Schicht hohen Widerstandes hat eine stromdurchflossene Fläche von 10 µm×10 µm. Die Nitridschicht in der Struktur hohen Widerstandes hat eine Dicke von 20 nm, während die Oxid schicht eine Dicke von 2,5 nm hat. Wie in den Figuren gesehen werden kann, fließt bei einer angelegten Spannung V_G (oder Versorgungsspannung) von 5 V ein Strom durch die Schicht hohen Widerstandes in der Größenordnung von 10^-11 A. Der Widerstandswert der Doppelschichtstruktur hängt von der Dicke der Oxidschicht über der Nitridschicht ab.

Fig. 7B zeigt, wie der Widerstand der Doppelschichtstruktur von der Dicke der Oxidschicht abhängt. Die Doppelschicht widerstandsstruktur weist eine stromdurchflossene Fläche von 1 µm×1 µm auf. Die Nitridschicht hat eine Dicke von 20 nm. Die an die Schichtstruktur angelegte Spannung V_G be trägt 5 V. Es ist aus Fig. 7B ersichtlich, daß ein stabiler hoher Widerstand erzielt wird, indem die Dicke der Oxid schicht gesteuert wird, die über der Nitridschicht liegt. Es sei zum Beispiel angenommen, daß die geschichtete Hoch widerstandsstruktur eine stromdurchflossene Fläche von 1 µm², die Nitridschicht eine Dicke von 20 nm und die Oxid schicht eine Dicke von 1 nm aufweist, dann zeigt die Hoch widerstandsstruktur einen Widerstand von 50 TΩ bei einer angelegten Spannung von 5 V.

Wenn die Doppelschichthochwiderstandsstruktur der Erfindung in dem SRAM eingesetzt ist, kann die Hochwiderstandsstruktur elektrischen Strom größer als der Leckstrom an dem P-N-Über gang der Treibertransistoren durchlassen. Somit gibt es einen maximalen erlaubten Widerstandswert für die Doppelschicht hochwiderstandsstruktur. Wenn zum Beispiel 10 000 Transisto ren, wie sie jetzt auf dem Markt erhältlich sind, parallel geschaltet sind, beträgt der gesamte Leckstrom etwa 10^-9 A bei einer angelegten Spannung von 5 V. Der Leckstrom für den individuellen Transistor beträgt ungefähr 10^-13 A. Hier aus folgt, daß die Hochwiderstandsstruktur, wie sie in jeder Speicherzelle des SRAM vorgesehen ist, einen elektrischen Strom von mehr als 10^-13 A tragen sollte. Es wird abge schätzt, daß der maximale erlaubte Widerstandswert für eine Hochwiderstandsstruktur 5×10¹³ Ω oder 50 TΩ (bei einer an gelegten Spannung von 5 V) beträgt. Der minimale erlaubte Widerstandswert für eine Hochwiderstandsstruktur wird durch den Ruhestrom der Halbleitereinrichtung begrenzt. Zum Bei spiel beträgt der Ruhestrom für die individuelle Einrichtung ungefähr 10^-6 A bei einer angelegten Spannung von 3 V. Es wird abgeschätzt, daß der minimale erlaubte Widerstandswert für die eine Hochwiderstandsstruktur ungefähr 1×10¹³ Ω oder 1 TΩ (in einem 4-M-Bit-SRAM) beträgt. Daher reicht der Bereich des gewünschten Widerstandswertes von 1×10¹³ bis 5×10¹³ Ω. Wie aus Fig. 7B ersichtlich ist, sollte zum Realisieren dieses Widerstandswertes die Doppelschichthoch widerstandsstruktur eine Fläche von 1 µm² haben und eine Nitridschicht von 20 nm Dicke und eine Oxidschicht von weni ger als 1,5 nm Dicke aufweisen.

Für Vergleichszwecke wird Bezug genommen auf eine Wider standsstruktur, die aus einer einzelnen Siliziumoxidschicht gebildet ist. Fig. 8A zeigt eine Strom-Spannungs-Kennlinie einer Oxidschicht mit einer Dicke von 1,8 nm. Es wird bemerkt, daß die einzelne Oxidschicht eine stromdurchflossene Fläche von 10 µm×10 µm aufweist. Wie gezeigt ist, fließt kein nennenswerter Strom durch die Oxidschicht bei der angelegten Spannung von 2-3 V, nur der Fowler-Nordheim-Tunnelstrom fließt bei dieser Spannung.

In Fig. 8B ist die Strom-Spannungs-Kennlinie für die Oxid schicht mit einer Dicke von 2-4 nm gezeigt. Die Oxid schicht hat eine stromdurchflossene Fläche von 0,05 mm². Wie in Fig. 8B gesehen werden kann, fließt ein großer Strom durch die Oxidschicht bei der angelegten Spannung von 2-3 V. Bei einer stromdurchflossenen Fläche von 10 µm×10 µm be trägt der Strom ein Fünfhundertstel von dem in Fig. 8B gezeigten. Er ist immer noch groß. Der in Fig. 8B aufge tragene Stromfluß ist der direkte Tunnelstrom.

Die einzelne Oxidschichtstruktur zeigt einen exzessiv hohen Widerstand über eine Dicke von 5 nm (Fig. 8A) auf, und bei einer Dicke von weniger als 5 nm läßt sie zuviel Strom durch, als daß sie als Schicht hohen Widerstandes dienen kann (Fig. 8B).

Für Vergleichszwecke wird Bezug genommen auf eine einzelne Siliziumnitridschichtstruktur. Fig. 9 zeigt die Strom- Spannungs-Kennlinie der Nitridschicht mit einer Dicke von 8 nm. Die stromdurchflossene Fläche für diese Nitridschicht beträgt 5 µm×5 µm. Wie aus der Figur ersichtlich ist, fließt mehr als 10^-10 A Strom durch die Nitridschicht bei einer angelegten Spannung V_G von ungefähr 5 V. Dies zeigt an, daß der Leckstrom für die einzelne Nitridschicht größer als der des Transistors ist. Falls er Strom durch eine Fläche von 10 µm×10 µm fließt, ist der Stromfluß viermal so groß wie der in Fig. 9 gezeigte. Im Vergleich mit dem Stromfluß durch die übereinandergeschichtete Nitrid-Oxidschichtstruktur der Erfindung, wie sie in Fig. 7A gezeigt ist, erlaubt die einzelne Nitridschichtstruktur einen höheren Stromfluß. Die Benutzung der einzelnen Nitridschicht in der Speicherzelle resultiert in einem erhöhten Stromverbrauch. Die Widerstands struktur, die nur aus einer einzelnen Siliziumnitridschicht gebildet ist, kann nicht für eine längere Zeitdauer in einer zuverlässigen Wirkungsweise gehalten werden wegen der Gegen wart von Fallen und Zwischenschichtenergieniveaus. Das heißt, der Widerstandswert ändert sich mit der Zeit.

Wie oben ausgeführt worden ist, ist bei dem Versuch, nur eine einzelne Siliziumoxidschicht oder eine einzelne Sili ziumnitridschicht als Hochwiderstandsstruktur zu benutzen, es schwierig, den Widerstandswert durch Einstellen der Dicke der Schicht zu steuern. Es ist ebenfalls schwierig, eine Hochwiderstandsstruktur zu entwerfen, die einen Strom dadurch ermöglicht, der größer als der Leckstrom in dem Transistor, aber klein genug ist, um den Stromverbrauch zu einem Minimum zu verringern.

Die Fig. 10A, 10B und 10C zeigen die Leitungseigenschaften durch eine einzelne SiO₂-Schicht, eine einzelne Si₃N₄-Schicht und eine SiO₂/Si₃N₄-Doppelschicht. Wie in Fig. 10A gezeigt ist, ist es schwierig, den Widerstandswert einer SiO₂-Schicht innerhalb des gewünschten Widerstandswertes (1×10¹³ bis 5×10¹³ Ω) durch Einstellen der Dicke der Schicht zu steuern. Es ist ebenfalls schwierig, den gewünschten hohen Widerstandswert durch Benutzen einer Si₃N₄-Schicht zu er reichen, wie in Fig. 10B gezeigt ist. Wie in Fig. 10C gezeigt ist, kann der Widerstandswert einer SiO₂/Si₃N₄-Doppelschicht leicht innerhalb des Bereiches des gewünschten Widerstands wertes durch Einstellen der SiO₂-Dicke basierend auf einer Si₃N₄-Dicke von 20 nm gesteuert werden. "SiO₂/Si₃N₄ effektive Dicke" zeigt die in die SiO₂-Dicke konvertierte Dicke, die die gleiche Kapazität wie die der SiO₂/Si₃N₄-Doppelschicht hat.

Wie aus der vorhergehenden Beschreibung entnommen werden kann, macht die Hochwiderstandsstruktur der kombinierten Oxid-Nitridschicht es möglich, jeden Widerstand bei einem gewünschten Wert durch Steuern der Dicke einzustellen. Der Strompfad in der erfindungsgemäßen Schicht hohen Widerstandes ist so gebildet, daß er sich vertikal in Bezug auf das Sub strat erstreckt anstatt sich horizontal zu erstrecken, dies trägt dazu bei, die Halbleitereinrichtung kleiner zu machen. Zusätzlich sind die Nitrid- und Oxidschicht für die doppelte Schicht einer Hochwiderstandsstruktur leicht aus Silizium verbindungen zu bilden, und sie verunreinigen nicht das Sub strat. Kurz gesagt, erfindungsgemäß ist eine stabile Hochwiderstandsstruktur vorgesehen, die einen gewünschten hohen Widerstand auf einer kleinen Fläche erzeugt, und deren hoher Widerstand nicht durch Diffusion und Eindringen von äußeren Störstellen dahinein verschlechtert wird. Ein SRAM von hoher Dichte und hohem Lastwiderstand ist eine vorteilhafte Anwendung der Erfindung.

Claims

1. Widerstandsschicht für integrierte Schaltkreise mit

- einem Halbleitersubstrat (1) eines ersten Leitungstypes mit einer Hauptoberfläche;
- einem Halbleitergebiet (3) eines zweiten Leitungstypes, das in der Hauptoberfläche des Halbleitersubstrates (1) gebildet ist;
- einer leitenden Schicht (8, 51), die auf dem Halbleiter gebiet (3) gebildet ist; und
- einer Schicht (63) hohen Widerstandes, die zwischen der leitenden Schicht (8, 51) und dem Halbleiterbereich (3) angeordnet ist;

dadurch gekennzeichnet, daß die Schicht (63) hohen Widerstandes eine Doppelschichtstruktur aufweist aus einer Nitridschicht (63a), die benachbart zu dem Halbleitersubstrat (1) gebildet ist, und einer Oxidschicht (63b), die benachbart zu der leitenden Schicht (5, 81) gebildet ist.

2. Widerstandsschicht für integrierte Schaltkreise mit den Merkmalen des Oberbegriffes des Anspruches 1, dadurch gekennzeichnet, daß die Schicht (63) hohen Wider standes eine Dreifachschichtstruktur eines Paares von Oxid schichten (63b) und einer Nitridschicht (63a) aufweist, wobei die Nitridschicht (63a) zwischen den beiden Oxidschichten (63b) des Paares von Oxidschichten eingeschlossen ist.

3. Widerstandsschicht nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oxidschicht (63b) eine Sili ziumoxidschicht aufweist.

4. Widerstandsschicht nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Nitridschicht (63a) eine Siliziumnitridschicht aufweist.

5. Widerstandsschicht nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die leitende Schicht (8, 51) eine Polysiliziumschicht (51) aufweist, die auf der Schicht (63) hohen Widerstandes gebildet ist.

6. Widerstandsschicht nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Fläche der Schichtstruktur von 1 µm² die Nitridschicht (63a) eine Dicke von 20 nm und die Oxidschicht (63b) eine Dicke von weniger als 1,5 nm aufweist, so daß ein Widerstandswert geringer als 5×10¹³ Ω realisiert wird.

7. Verfahren zum Herstellen einer Widerstandsschicht für integrierte Schaltkreise mit den Schritten:

- Bilden eines Halbleitergebietes (3) eines zweiten Leitungs types in einer Hauptoberfläche eines Halbleitersubstrates (1) eines ersten Leitungstypes;
- Bilden einer Schicht (63) hohen Widerstandes auf dem Halb leitergebiet (3) und
- Bilden einer leitenden Schicht (8, 51) auf der Schicht (63) hohen Widerstandes,

dadurch gekennzeichnet, daß die Schicht (63) hohen Widerstandes durch Abscheiden einer Siliziumnitridschicht (630a) auf dem Substrat (1) und durch thermisches Oxidieren der Oberfläche der Siliziumnitridschicht (630a) gebildet wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die leitende Schicht (8, 51) durch

- Abscheiden einer ersten leitenden Schicht (51) auf der Schicht (63) hohen Widerstandes und
- Bilden einer zweiten leitenden Schicht (8) auf der ersten leitenden Schicht (51)

gebildet wird.

9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Bilden der ersten leitenden Schicht (51) Bilden einer Polysiliziumschicht aufweist.

10. Verwendung der Widerstandsschicht gemäß einem der Ansprüche 1 bis 6 als Lastwiderstand in einem statischen Direktzugriffsspeicher mit:

- einem Halbleitersubstrat (1) eines ersten Leitungstypes mit einer Hauptoberfläche;
- Wortleitungen (33) und Bitleitungspaaren (31, 32), die einander auf der Hauptoberfläche des Substrates (1) schnei den, wobei Speicherzellen (40) an den Schnittpunkten der Wortleitungen (33) und der Bitleitungen (31, 32) gebildet sind;
- wobei jede Speicherzelle (40) ein Paar von Feldeffekttransistoren (T1, T2), die auf dem Halbleitersubstrat (1) gebildet sind und Gate-Elektroden (21, 22) und Draingebiete (3) enthalten, die miteinander über Kreuz verbunden sind, wobei deren Draingebiete (3) jeweils über einen Lastwiderstand (63, 64) mit einem Span nungsquellenanschluß zum Bilden eines Flip-Flops verbunden sind,
und ein Paar von Zugriffstransistoren (T3, T4), die durch eine Wortleitung (33) zum Verbinden der Speicherzelle (40) mit einem Bitleitungspaar (31, 32) gesteuert sind, aufweist.