DE10059620A1 - Halbleitervorrichtung,Verfahren zum Herstellen derselben und Verfahren zum Anordnen eines Dummybereiches - Google Patents

Halbleitervorrichtung,Verfahren zum Herstellen derselben und Verfahren zum Anordnen eines Dummybereiches

Info

Publication number
DE10059620A1
DE10059620A1 DE10059620A DE10059620A DE10059620A1 DE 10059620 A1 DE10059620 A1 DE 10059620A1 DE 10059620 A DE10059620 A DE 10059620A DE 10059620 A DE10059620 A DE 10059620A DE 10059620 A1 DE10059620 A1 DE 10059620A1
Authority
DE
Germany
Prior art keywords
dummy
layer
area
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10059620A
Other languages
English (en)
Inventor
Takuji Matsumoto
Toshiaki Iwamatsu
Yuuichi Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10059620A1 publication Critical patent/DE10059620A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Angegeben wird eine Halbleitervorrichtung, die fähig ist, ein Problem des schwebenden Bodys und ein Problem des heißen Ladungsträgers zufriedenstellend zu lösen, welche oft in einer SOI-Vorrichtung auftreten, und verursacht, daß eine weitverteilte Teiltrennschicht einen Kristallfehler für periphere Strukturen mit Schwierigkeit erzeugt, und ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ein Dummybereich DM1 ohne Funktion als ein Element wird in fast regelmäßigen Intervallen in einer Teiltrennschicht 5b gebildet, die zwischen MOS-Transistoren TR1 vorgesehen ist. Demzufolge wird eine Besetzungsrate des Dummybereichs DM1 mit einem niedrigen Widerstandswert als jener einer Siliziumschicht 3b, die unterhalb der Teiltrennschicht 5b vorgesehen ist, vergrößert, so daß das Problem des schwebenden Körpers und das Problem des heißen Ladungsträgers gelöst werden kann.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor­ richtung (SOI-Vorrichtung) mit einem SOI (Silicon On Insulator, Silizium auf einem Isolator)-Substrat und einem Halbleiterele­ ment, das auf dem SOI-Substrat gebildet ist, und auf ein Ver­ fahren zum Herstellen der Halbleitervorrichtung.
In den vergangenen Jahren wurde der SOI-Vorrichtung Aufmerk­ samkeit gespendet, weil sie als eine Hochgeschwindigkeitsvor­ richtung mit einem geringen Stromverbrauch (Leistungsver­ brauch) verwendet werden kann. Das SOI-Substrat weist auf: ein Substrat, das aus Silizium oder dergleichen gebildet ist, eine begrabene Isolierschicht, wie beispielsweise eine Oxidschicht, welche auf dem Substrat gebildet ist, und eine Silizium­ schicht, die auf der begrabenen Isolierschicht gebildet ist. Ein Halbleiterelement ist auf mindestens einem des inneren Ab­ schnitts oder Oberfläche der Siliziumschicht in dem SOI- Substrat gebildet. Demzufolge arbeitet die SOI-Vorrichtung als eine Halbleitervorrichtung.
In den vergangenen Jahren wurde insbesondere Aufmerksamkeit einer sogenannten Dünnschicht-SOI-Vorrichtung gespendet, in der eine Siliziumschicht in einem SOI-Substrat eine kleine Dicke von ungefähr mehreren Mikrometern besitzt. Die Anwendung der Dünnschicht-SOI-Vorrichtung auf ein LSI für eine tragbare bzw. übertragbare oder allgemein anwendbare Ausrüstung und dergleichen wurde erwartet.
Fig. 45 zeigt ein Beispiel einer bei der Anmelderin vorhande­ nen SOI-Vorrichtung. In Fig. 45 bezeichnet das Bezugszeichen 1 ein Substrat, das das SOI-Substrat bildet, das Bezugszeichen 2 bezeichnet eine begrabene Isolierschicht, die das SOI-Substrat bildet, und das Bezugszeichen 3a bezeichnet einen Teil einer Siliziumschicht, die das SOI-Substrat bildet. Eine Mehrzahl von MOS-Transistoren TR1 sind als ein Beispiel des Halbleiter­ elements in der Siliziumschicht 3a und auf einer Oberfläche davon gebildet. Im Wege eines Beispiels ist der MOS-Transistor TR1 ein n-Kanal-Typ. Um als ein Bodybereich bzw. Substratbe­ reich und ein Kanalbildungsbereich zu arbeiten, ist die Sili­ ziumschicht 3a mit einer Wanne versehen, in der beispielsweise ein p-Typ Dotierstoff injiziert ist.
Der MOS-Transistor TR1 weist einen Drainbereich 6a und einen Sourcebereich 6b auf, welche in der Siliziumschicht 3a gebil­ det sind, und eine Gateisolierschicht 4a und eine Gateelektro­ de 7a, welche auf einer Oberfläche der Siliziumschicht 3a ge­ bildet sind. Die Gateisolierschicht 4a ist eine Isolier­ schicht, wie beispielsweise eine Oxidschicht, und die Ga­ teelektrode 7a ist eine leitende Schicht, wie beispielsweise Silizium oder eine Metallschicht. Die Siliziumschicht 3a, die zwischen dem Drainbereich 6a und dem Sourcebereich 6b angeord­ net ist, arbeitet bzw. wirkt als ein Bodybereich des MOS- Transistors TR1. Um einen Widerstand zu verringern, sind Sili­ zidbereiche 9a, 10a und 10b, wie beispielsweise CoSi oder TiSi auf Oberflächen der Gateelektrode 7a, des Drainbereichs 6a bzw. des Sourcebereichs Erb gebildet. Eine Seitenwand 8, welche zum Bilden eines Erstreckungsbereichs (Ausdehnungsbereich) in dem Drainbereich 6a und dem Sourcebereich 6b benutzt wurde, ist auf einer Seitenoberfläche der Gateelektrode 7a gebildet. Als ein Beispiel zeigt Fig. 45 den Fall, in dem der Drainbe­ reich 6a und der Sourcebereich 6b tief in Kontakt mit der be­ grabenen Isolierschicht 2 vorgesehen sind.
Weiter ist eine Trennschicht 5a mit einer Isolierschicht, wie beispielsweise einer Oxidschicht, zwischen den MOS- Transistoren TR1 gebildet, um die Elemente elektrisch zu tren­ nen. Die Trennschicht 5a ist in Kontakt mit der begrabenen Isolierschicht 2 perfekt durch die Siliziumschicht gebildet, um die Elemente vollständig elektrisch zu trennen. Mit einer derartigen Struktur wird eine Latch-up-Freiheit (d. h. ein Zu­ stand frei von einem Sperrzustand bzw. einem Durchbruch) er­ halten, und eine Rauschtoleranz wird verstärkt. Zur Unter­ scheidung von einer Teilt rennschicht, welche im folgenden be­ schrieben werden wird, wird die Isolierschicht im folgenden als eine vollständige Trennschicht bezeichnet werden.
Der MOS-Transistor, der auf einem gewöhnlichen Volumen- Substrat anstelle des SOI-Substrats gebildet ist, wird durch Anlegen einer Bodyspannung (Substratspannung; z. B. einem Mas­ senpotential) an dem Volumensubstrat, das ein Bodybereich sein soll, benutzt. Jedoch wird in dem Fall der in Fig. 45 gezeig­ ten SOI-Vorrichtung jeder MOS-Transistor TR1 elektrisch voll­ ständig von dem Substrat 1 durch die begrabene Isolierschicht 2 und die vollständige Trennschicht 5a isoliert und die Sili­ ziumschicht 3a des Bodybereichs wird in einen elektrisch schwebenden Zustand gesetzt. Aus diesem Grund entstehen Pro­ bleme des schwebenden Bodys bzw. des schwebenden Substrats, welche in dem MOS-Transistor, der auf dem Volumensubstrat ge­ bildet ist, vernachlässigbar sind.
Als eines der Probleme des schwebenden Bodys wird ein Buckel (ein höckerförmiger Stufenabschnitt) in einer Strom-Spannungs- Kennlinie eines Drain-Source-Stromes Ids und einer Drain- Source-Spannung Vds erzeugt, das heißt, ein sogenannter Knick­ effekt wird verursacht. Fig. 46 ist ein Diagramm, das den Knickeffekt zeigt. Wie in Fig. 46 gezeigt ist, wird ein Buckel HP in einem Bereich erzeugt, der eine konstante Stromkennlinie in einer Strom-Spannungs-Kennlinie eines gewöhnlichen Transi­ stors haben soll.
Es wird angenommen, daß der Buckel HP aufgrund eines Lochs HL erzeugt wird, das in der Nachbarschaft des Sourcebereichs 6b, der in Fig. 47 gezeigt isst, akkumuliert wird. Das Loch HL wird aufgrund der Stoß-Ionisaitions-Phänomene erzeugt, und wird in der Nachbarschaft des Sourcebereichs 6b erzeugt und ein pn- Übergang zwischen einem Body und einer Source ist vorwärts vorgespannt. Falls die Bodyspannung an dem Bodybereich ange­ legt wird, ergibt sich ein derartiges Problem mit Schwierig­ keit.
Außerdem wird angenommen, daß andere Ursachen der Erzeugung des Buckels HP einen parasitären Bipolartransistor PT, der in Fig. 47 gezeigt ist, einschließen, in welchem der Drainbereich 6a, der Sourcebereich 6b und die Siliziumschicht 3a des Body­ bereichs derart gesetzt sind, daß sie ein Kollektor, ein Emit­ ter bzw. eine Basis sein sollen. Zusätzlich zu dem Knickeffekt verursacht der parasitäre Bipolartransistor PT einen Abfall in einer Durchbruchsspannung zwischen einem Drain und einer Sour­ ce, eine unnormale Schärfe in der Steigung einer Sub- Schwellen-Kennlinie, einen Anstieg in einem Strom während des OFF-Zustands (AUS-Zustand), einen Abfall in einer Schwellen­ spannung, die Erzeugung einer Frequenzabhängigkeit in einer Verzögerungszeit und dergleichen. Diese Probleme können gelöst werden, falls die Bodyspannung an dem Bodybereich angelegt wird.
Kürzlich wurde eine Verringerung von Strom-Treiberfähigkeiten auch als ein anderes Problem des schwebenden Bodys berichtet (Extended Abstracts Of The 1999 International Conference On Solid State Devices and Materials, Tokio, 1999, S. 340-341).
Um ein derartiges Problem eines schwebenden Bodys zu lösen, sollte eine Dotierstoffkonzentration eines Kanalabschnitts in dem Bodybereich vergrößert werden. Jedoch vergrößert ein An­ stieg in der Dotierstoffkonzentration einen Substratvorspan­ nungseffekt. Demzufolge werden die Stromtreiberfähigkeiten verringert.
In der SOI-Vorrichtung ist außerdem die Zuverlässigkeit bezüg­ lich heißer Ladungsträger Gegenstand des Interesses. In dem Fall des MOS-Transistors, wenn die Siliziumschicht des SOI- Substrats eine sehr kleine Dicke besitzt, werden heiße La­ dungsträger, die in einem Bereich eines hohen elektrischen Feldes in der Nachbarschaft eines Drainbereichs erzeugt wer­ den, auch in eine begrabene Isolierschicht, wie auch eine Ga­ teisolierschicht injiziert. Demzufolge wird die Vorrichtung stark verschlechtert. Das Problem der heißen Ladungsträger ist auch wichtig für den MOS-Transistor, der auf dem Volumensub­ strat gebildet ist. In dem MOS-Transistor, der auf dem SOI- Substrat gebildet ist, sind zwei Isolierschichten, das heißt die Gateisolierschicht und die begrabene Isolierschicht vorge­ sehen. Deshalb ist das Problem der heißen Ladungsträger ern­ ster.
Um das oben beschriebene Problem des schwebenden Bodys und das Problem des bzw. der heißen Ladungsträger zu lösen, ist es vorzuziehen, daß ein elektrisches Potential des Bodybereichs elektrisch festgelegt sein sollte. In der in Fig. 45 gezeigten SOI-Vorrichtung ist jeder MOS-Transistor TR1 elektrisch voll­ ständig von dem Substrat 1 durch die begrabene Isolierschicht 2 und die vollständige Trennschicht 5a isoliert. Mit dieser Struktur sollte demgemäß ein Bodyanschluß, der elektrisch mit dem Bodybereich verbunden ist, auf einer Oberfläche des SOI- Substrats vorgesehen sein und eine Bodyspannung sollte daran angelegt werden, um das Bodypotential an der Siliziumschicht 3a des Bodybereichs zu steuern.
Jedoch wird, falls der Bodyanschluß auf all den MOS- Transistoren in einer integrierten Schaltung vorgesehen wird, eine Schaltungsfläche stark vergrößert.
Demzufolge wurde vorgeschlagen, daß eine Teiltrennschicht, welche die begrabene Isolierschicht nicht erreicht, anstelle der vollständigen Trennschicht 5a verwendet wird. Falls die Trennschicht nicht die begrabene Isolierschicht erreicht, ist es ausreichend, daß ein Bodyanschluß auf der Oberfläche des SOI-Substrats in einem geeigneten Abschnitt vorgesehen sein muß, weil die Bodybereiche der MOS-Transistoren elektrisch miteinander verbunden sind.
Fig. 48 bis 50 sind Ansichten, die den Fall zeigen, in dem die Teiltrennschicht auf die in Fig. 45 dargestellte SOI- Vorrichtung angewendet wird. Fig. 48 ist eine Draufsicht, die die SOI-Vorrichtung zeigt, Fig. 49 ist eine Schnittansicht entlang der Linie X7-X7 in Fig. 48, und Fig. 50 ist eine Schnittansicht entlang der Y-Y in Fig. 48.
In der in Fig. 49 und 50 gezeigten Vorrichtung ist eine Teil­ trennschicht 5b zwischen dem MOS-Transistoren TR1 anstelle der vollständigen Trennschicht 5a der in Fig. 45 gezeigten SOI- Vorrichtung gebildet. Die Siliziumschicht 3b ist nicht voll­ ständig entfernt, sondern verbleibt zwischen der Teiltrenn­ schicht 5b und der begrabenen Isolierschicht 2. Wie von Fig. 50 offenbar ist, gehören die Siliziumschicht 3b, die unter der Teiltrennschicht 5b vorgesehen ist, und die Siliziumschicht 3a des Bodybereichs des MOS-Transistor TR1 zu derselben Wanne und sind elektrisch miteinander verbunden.
Andererseits gehört ein Bodyanschlußbereich 3d, der in Fig. 48 gezeigt ist, auch zu derselben Wanne wie die Siliziumschichten 3a und 3b, und ist damit elektrisch verbunden. Demgemäß wird eine Bodyspannung Vbd an den Bodyanschlußbereich 3d derart an­ gelegt, daß die elektrischen Potentiale der Siliziumschichten 3a und 3b auf der Bodyspannung Vbd festgesetzt sind. Demzufol­ ge kann das Problem des schwebenden Bodys und das Problem des bzw. der heißen Ladungsträger gelöst werden.
In dem SOI-Substrat, das den Teiltrennschicht verwendet, wird ein Vorteil, wie beispielsweise eine Sperrzustandsfreiheit bzw. eine Durchbruchsfreiheit, die durch das bei der Anmelde­ rin vorhandene SOI-Substrat, das die vollständige Trennschicht verwendet, erhalten wird, eliminiert. In dem Fall, in dem ein Dotierstoff zuvor in eine Siliziumschicht injiziert wird, um eine Mehrzahl von Wannen mit verschiedenen Leitungstypen vor­ zusehen, kann auch vorgeschlagen werden, daß die Teiltrenn­ schicht nur in einer Wanne des homogenen Leitungstyps verwen­ det wird, und die vollständige Trennschicht wird für einen Grenzbereich zwischen Wannen verschiedener Leitungstypen ver­ wendet.
Falls es nicht nötig ist, das Latch-up-Problem und dergleichen zu berücksichtigen, kann nur die Teiltrennschicht benutzt wer­ den. Demzufolge ist es nicht nötig, die Isolierschichten bei­ der Typen herzustellen. Daher kann die Anzahl von Schritten, die für die Herstellung erforderlich sind, verringert werden.
Jedoch besitzt die Siliziumschicht 3b, die unter der Teil­ trennschicht 5b vorgesehen ist, eine kleine Dicke. Demzufolge wird ein Wert eines Widerstands RS einfach vergrößert. Insbe­ sondere wird, da die Position des MOS-Transistors TR1 entfern­ ter von dem Bodyanschlußbereich 3d ist, ein Wert eines Wider­ stands dazwischen vergrößert. Demzufolge ist es schwierig, das Bodypotential über die ganze Halbleitervorrichtung zu steuern.
Demzufolge kann das Problem des schwebenden Bodys und das Pro­ blem der heißen Ladungsträger nicht zufriedenstellend gelöst werden. Außerdem werden die Kennlinien des Halbleiterelements abhängig von einem Abstand von dem Bodyanschlußbereich verän­ dert (bzw. sie schwanken).
Wie in Fig. 51 gezeigt isst, wird zum Beispiel, falls der Drainbereich 6a und der Sourcebereich 6b des MOS-Transistors TR1 ohne Kontakt mit der begrabenen Isolierschicht 2 vorgese­ hen sind, die Siliziumschicht 3b zu der Siliziumschicht 3a des Bodybereichs unter dem Drainbereich 6a und dem Sourcebereich 6b geleitet, d. h. sie ist damit leitend verbunden. Demzufolge kann das Problem des schwebenden Körpers und das Problem der heißen Ladungsträger etwas gelöst werden. Jedoch können die oben erwähnten Probleme nicht zufriedenstellend gelöst werden.
In der Teiltrennschicht 5b, welche weit verbreitet ist, d. h. sich weit erstreckt, wird eine starke Dehnungsspannung auf den Drainbereich 6a und der Sourcebereich 6b, welche der unter der Teiltrennschicht 5b vorgesehenen Siliziumschicht 3b benachbart sind, und die Teiltrennschicht 5b ausgeübt. In Fig. 49 ist die Dehnungsspannung als ST2 bezeichnet. Die Dehnungsspannung ST2 wird durch eine Änderung in einem Volumen der Teiltrenn­ schicht 5b aufgrund einer Wärme während der Bildung der Teil­ trennschicht 5b und einer Differenz in einem thermischen Ex­ pansionskoeffizienten zwischen der Siliziumschicht 3b und der Teiltrennschicht 5b verursacht. In der Teiltrennschicht 5b, welche sich weit erstreckt, wird das Volumen stark verändert. Demzufolge sind periphere Strukturen stark beeinflußt.
Falls die Dehnungsspannung ST2 groß ist, wird ein Kristallfeh­ ler auf bzw. in der Siliziumschicht 3b, dem Drainbereich 6a und dem Sourcebereich 6b erzeugt. Als eine Folge gibt es eine Möglichkeit, daß ein Lecl~strom in einer Wanne ansteigt. Insbe­ sondere wird, da die Siliziumschicht 3b eine kleine Dicke hat, der Kristallfehler einfach erzeugt.
Auch in dem Fall, in dem die Teiltrennschicht und die voll­ ständige Isolierschicht zusammen benutzt werden, kann das Pro­ blem des schwebenden Bodys, das Problem des heißen Ladungsträ­ gers und das Problem des Kristallfehlers auftreten.
Es ist Aufgabe der vorliegenden Erfindung, zufriedenstellend ein Problem eines schwebenden Bodys und ein Problem eines hei­ ßen Ladungsträgers zu lösen, welche oft in einer SOI- Vorrichtung auftreten, und eine Halbleitervorrichtung vorzuse­ hen, in der eine sich weit erstreckende Teiltrennschicht einen Kristallfehler für periphere Strukturen mit Schwierigkeit er­ zeugt, und ein Verfahren zum Herstellen der Halbleitervorrich­ tung anzugeben.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. ein Verfahren nach Anspruch 11 oder 14.
Weiterbildungen der Erfindung sind in den Unteransprüchen an­ gegeben.
Ein erster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet mit einem SOI-Substrat mit ei­ nem Substrat, einer begrabenen Isolierschicht, die auf dem Substrat gebildet ist und einer Halbleiterschicht, die auf der begrabenen Isolierschicht gebildet ist, einer Teiltrenn­ schicht, die eine Isolierschicht sein soll, die in der Nach­ barschaft einer Oberfläche der Halbleiterschicht ohne Kontakt mit der begrabenen Isolierschicht gebildet ist, einem Halblei­ terelement, das einschließlich eines Teils der Halbleiter­ schicht gebildet ist, und einem Dummybereich ohne Funktion als ein Element, welcher mit dem Halbleiterelement die Teildrain­ schicht dazwischen anordnet und einschließlich eines anderen Teils der Halbleiterschicht gebildet ist.
Ein zweiter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß des ersten Aspekts gerichtet, wei­ ter mit einer vollständigen Trennschicht, die eine Isolier­ schicht sein soll, die in Kontakt mit der begrabenen Isolier­ schicht durch die Halbleiterschicht gebildet ist, und einem Dummybereich ohne Funktion als ein Element, welcher mit dem Halbleiterelement die vollständige Trennschicht dazwischen an­ ordnet und einschließlich eines anderen Teils der Halbleiter­ schicht gebildet ist.
Ein dritter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß des ersten oder zweiten Aspekts der vorliegenden Erfindung gerichtet, bei der ein Dotierstoff eines vorbestimmten Leitungstyps in die Halbleiterschicht des Dummybereichs injiziert ist.
Ein vierter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß des dritten Aspekts der vorliegen­ den Erfindung gerichtet, bei der eine Wanne des vorbestimmten Leitungstyps in der Halbleiterschicht gebildet ist, und die Halbleiterschicht des Dummybereichs ein Teil in der Wanne ist.
Ein fünfter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß eines des ersten bis vierten Aspekts gerichtet, bei der eine Dummyleitung mit einer Ober­ fläche der Halbleiterschicht des Dummybereichs verbunden ist. Ein sechster Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß des dritten Aspekts gerichtet, bei der der Dummybereich ein Dummygate mit einer Dummygateisolier­ schicht, die auf einer Oberfläche des anderen Teils der Halb­ leiterschicht gebildet ist, und eine Dummygateelektrode, die auf der Dummygateisolierschicht gebildet ist, aufweist. Ein siebter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß des sechsten Aspekts gerichtet, bei der eine feste Spannung an die Dummygateelektrode angelegt ist.
Ein achter Aspekt der vorliegenden Erfindung ist auf die Halb­ leitervorrichtung gemäß des sechsten Aspekts gerichtet, bei der das Dummygate teilweise auf dem anderen Teil der Halblei­ terschicht vorgesehen ist, und ein Dotierstoff des vorbestimm­ ten Leitungstyps in einen Abschnitt des anderen Teils der Halbleiterschicht injiziert ist, welcher nicht mit dem Dummy­ gate bedeckt ist.
Ein neunter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß des achten Aspekts der vorliegen­ den Erfindung gerichtet, weiter mit einem Dummykontaktstopfen, der elektrisch mit der Halbleiterschicht und der Dummyga­ teelektrode in dem Dummybereich verbunden ist, und einer Dum­ myleitung, die mit dem Dummykontaktstopfen verbunden ist.
Ein zehnter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung gemäß des sechsten Aspekts gerichtet, bei der das Dummygate eine Kreuzform besitzt und die Halblei­ terschicht des Dummybereichs ein Parallelogramm bildet, das vier Seiten parallel zu jeder Seite, die die Kreuzform des Dummygates bildet, aufweist.
Ein elfter Aspekt der vorliegenden Erfindung ist auf ein Ver­ fahren zum Anordnen eines Dummybereichs gerichtet mit den Schritten (a) Vorbereiten (Erzeugen) eines ersten Musters, in dem eine Mehrzahl von Dummybereichen regelmäßig angeordnet sind, (b) Vorbereiten (Erzeugen) eines zweiten Musters, in dem ein jeweiliges Musters eines Elements und einer Schaltung oder eines Musters einer Wanne beschrieben ist, und (c) Überlagern (Übereinander Anordnen) des ersten und zweiten Musters, um den Dummybereich in einem Abschnitt zu löschen, der auf dem Ele­ ment und der Schaltung oder einem Grenzbereich der Wanne über­ lagert ist, wodurch eine Anordnung der Dummybereiche bestimmt wird.
Ein zwölfter Aspekt der vorliegenden Erfindung ist auf das Verfahren zum Anordnen eines Dummybereichs gemäß des elften Aspekts gerichtet, bei der die Anordnung des Dummybereichs be­ stimmt wird durch Löschen des Dummybereichs, der um das Muster herum vorhanden ist, zusätzlich zu dem Dummybereich in einem Abschnitt, der auf dem Master in dem Schritt (c) überlagert wird.
Ein dreizehnter Aspekt der vorliegenden Erfindung ist auf das Verfahren zum Anordnen eines Dummybereichs gemäß des zwölften Aspektes gerichtet, bei der ein anderer Dummybereich mit einer von einer Größe des Dummybereichs verschiedenen Größe erneut in einer Position vorgesehen wird, in der der Dummybereich ge­ löscht ist, derart daß er nicht auf dem Muster in dem Schritt (c) überlagert wird.
Ein vierzehnter Aspekt der vorliegenden Erfindung ist auf ein Verfahren zum Herstellen einer Halbleitervorrichtung gerichtet mit den Schritten (a) Vorbereiten (Erzeugen) eines SOI- Substrats mit einem Substrat, einer begrabenen Isolierschicht, die auf dem Substrat gebildet ist, und eine Halbleiterschicht, die auf der begrabenen Isolierschicht gebildet ist, (b) Bilden einer Teiltrennschicht, die eine Isolierschicht ohne Kontakt mit der begrabenen Isolierschicht in der Nachbarschaft einer Oberfläche der Halbleiterschicht sein soll, (c) Bilden eines Halbleiterelements in der Halbleiterschicht, und (d) Bilden eines Dummybereichs ohne Funktion als ein Element in der Halb­ leiterschicht, während mit dem Halbleiterelement die Teil­ trennschicht gleichzeitig in dem Schritt (c) dazwischen ange­ ordnet wird.
Gemäß des ersten Aspekts der vorliegenden Erfindung ist der Dummybereich vorgesehen. Deshalb kann ein Problem des schwe­ benden Bodys und ein Problem des heißen Ladungsträgers bzw. der heißen Ladungsträger zufriedenstellender gelöst werden als der Fall, in dem die Teiltrennschicht kontinuierlich vorgese­ hen ist. Weiterhin kann eine Dehnungsspannung der Teiltrenn­ schicht über dem Dummybereich verteilt sein und eine Kraft, die auf das Halbleiterelement oder dergleichen durch die Deh­ nungsspannung wirkt, kann verringert werden. Außerdem kann das Vorsehen des Dummybereichs die Stabilität eines Bildungspro­ zesses für die Teiltrennschicht erhöhen.
Gemäß des zweiten Aspekts der vorliegenden Erfindung ist der Dummybereich vorgesehen. Deshalb kann eine Dehnungsspannung der vollständigen Trennschicht über dem Dummybereich verteilt sein und eine Kraft, die auf das Halbleiterelement oder der­ gleichen durch die Dehnungsspannung wirkt, kann verringert werden. Außerdem kann das Vorsehen des Dummybereichs die Sta­ bilität eines Bildungsprozesses für die vollständige Trenn­ schicht erhöhen. Weiterhin ist die vollständige Trennschicht vorgesehen. Deshalb ist eine Toleranz gegenüber einem Latch-up und Rauschen groß.
Gemäß des dritten Aspekts der vorliegenden Erfindung ist der Dotierstoff des vorbestimmten Leitungstyps in die Halbleiter­ schicht des Dummybereichs injiziert. Deshalb kann verhindert werden, daß ein Wert eines Widerstands zwischen dem Halblei­ terelement und einem Abschnitt, an den eine Bodyspannung ange­ legt wird, vergrößert wird. Demgemäß kann das Bodypotential über die gesamte Halbleitervorrichtung gesteuert werden, und das Problem des schwebenden Bodys und das Problem des heißen Ladungsträgers kann gelöst werden. Demzufolge ist es möglich zu verhindern, daß die Eigenschaften bzw. Kennlinien des Halb­ leiterelements schwanken abhängig von einem Abstand von einem Bodyanschlußbereich.
Gemäß des vierten Aspekts der vorliegenden Erfindung kann ein Widerstandswert des Dummybereichs weiter verringert sein als jener in dem Fall, in dem die Wanne und die Halbleiterschicht des Dummybereichs Leitungstypen besitzen, die voneinander ver­ schieden sind.
Gemäß des fünften Aspekts der vorliegenden Erfindung ist die Dummyleitung mit der Oberfläche der Halbleiterschicht des Dum­ mybereichs verbunden. Deshalb kann das Bodypotential einfacher über die gesamte Halbleitervorrichtung gesteuert werden und das Problem des schwebenden Bodys und das Problem des heißen Ladungsträgers kann zuverlässiger gelöst werden. Außerdem wird in dem Fall, in dem eine Zwischenschichtisolierschicht zwi­ schen den Dummyleitungen vorgesehen ist und eine obere Zwi­ schenschichtisolierschicht weiter darauf gebildet ist und ei­ nem CMP-Verfahren unterzogen wird, eine Krümmung auf der obe­ ren Zwischenschichtisolierschicht mit Schwierigkeit verur­ sacht. Außerdem ist es möglich, einen Selbsterwärmungseffekt zu eliminieren, welcher oft in einer SOI-Vorrichtung Schwie­ rigkeiten macht.
Gemäß des sechsten Aspekts der vorliegenden Erfindung ist die Dummygateelektrode vorgesehen. Deshalb ist es möglich, in dem Fall, in dem die Halbleitervorrichtung mit einer Gateelektrode durch Photolithographie oder dergleichen gebildet werden soll, zu verhindern, daß eine Schwankung in einer Dimension der Ga­ teelektrode erzeugt wird. Außerdem wird in dem Fall, in dem die Zwischenschichtisolierschicht in oberen Abschnitten des Halbleiterelements und dLes Dummybereichs gebildet ist und dem CMP-Verfahren unterzogen wird, die Krümmung auf bzw. in der Zwischenschichtisolierschicht mit Schwierigkeit verursacht.
Gemäß des siebten Aspekts der vorliegenden Erfindung wird eine Dummygatespannung an die Dummygateelektrode angelegt. Deswegen kann der Widerstandswert der Halbleiterschicht weiter verrin­ gert werden.
Gemäß des achten Aspekts der vorliegenden Erfindung ist das Dummygate teilweise auf einem anderen Teil der Halbleiter­ schicht vorgesehen und der Dotierstoff des vorbestimmten Lei­ tungstyps wird in den Abschnitt eines anderen Teils der Halb­ leiterschicht injiziert, welcher nicht mit dem Dummygate be­ deckt ist. Deshalb können die Effekte der Halbleitervorrich­ tung gemäß des dritten und sechsten Aspektes der vorliegenden Erfindung zur selben Zeit erhalten werden.
Gemäß des neunten Aspekts der vorliegenden Erfindung kann die Halbleiterschicht des Dummybereichs die Dummygateelektrode elektrisch verbunden sein. Deshalb kann der Widerstandswert des Dummybereichs festgesetzt sein. Außerdem wird die elektri­ sche Verbindung ausgeführt unter Verwenden des Dummykontakt­ stopfens und der Dummyleitung. Deshalb kann das Bodypotential einfacher über die gesamte Halbleiterrichtung gesteuert werden und das Problem des schwebenden Bodys und das Problem des hei­ ßen Ladungsträgers kann zuverlässiger gelöst werden. Außerdem wird in dem Fall, in dem eine Zwischenschichtisolierschicht zwischen den Dummyleitungen vorgesehen und eine obere Zwi­ schenschichtisolierschicht weiter auf der Zwischenschichtiso­ lierschicht gebildet ist und einem CMP-Verfahren unterzogen wird, eine Krümmung auf bzw. in der oberen Zwischenschichtiso­ lierschicht mit Schwierigkeit verursacht, weil die Dummylei­ tung vorgesehen ist. Weiter ist es möglich, einen Selbsterwär­ mungseffekt zu eliminieren, welcher oft in der SOI-Vorrichtung Schwierigkeiten macht.
Gemäß des zehnten Aspekts der vorliegenden Erfindung besitzt das Dummygate eine Kreuzform und die Halbleiterschicht des Dummybereichs bildet ein Parallelogramm mit vier Seiten, wel­ che zu den jeweiligen Seiten, die die Kreuzform des Dummygates bilden, parallel sind. Deshalb wird auch in dem Fall, in dem das Muster des Dummygates verschoben ist, der Widerstandswert des Dummybereichs nicht verändert. Daher kann der Dummybereich einen Widerstandswert besitzen, welcher selten durch die Sta­ bilität des Prozesses beeinflußt wird.
Gemäß des elften Aspektes der vorliegenden Erfindung wird der Dummybereich in dem Abschnitt, der auf dem Element und der Schaltung oder dem Grenzabschnitt der Wanne überlagert ist, gelöscht. Demzufolge kann verhindert werden, daß das Element und die Schaltung oder die Wanne durch den Dummybereich kurz­ geschlossen wird.
Gemäß des zwölften Aspektes der vorliegenden Erfindung wird nicht nur der Dummybereich in dem Abschnitt, der auf den Mu­ stern des Elements und der Schaltung oder des Grenzabschnitts der Wanne überlagert ist, sondern auch der Dummybereich, der darum vorhanden ist, gelöscht. Deshalb kann mehr verhindert werden, daß das Element und die Schaltung oder die Wanne durch den Dummybereich kurzgeschlossen wird.
Gemäß des dreizehnten Aspektes der vorliegenden Erfindung wird ein anderer Dummybereich mit einer von der Größe des Dummybe­ reichs unterschiedlichen Größe erneut in der Position, in der der Dummybereich gelöscht ist, derart vorgesehen, daß er nicht auf dem Muster überlagert ist. Deshalb kann die Isolierschicht eine einheitliche Dichte besitzen und der Dummybereich ist in der Stabilität des Prozesses, wie beispielsweise einem CMP ef­ fektiv.
Gemäß des vierzehnten Aspektes der vorliegenden Erfindung wer­ den das Halbleiterelement, und der Dummybereich zur selben Zeit gebildet. Deshalb ist ein neuer Schritt des Vorsehens des Dum­ mybereichs nicht erforderlich und ein Layout einer bei der An­ melderin vorhandenen Photomaske wird nur geändert, was ökono­ misch ist.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung von Ausführungsformen der Erfindung an­ hand der beigefügten Figuren. Von diesen zeigen:
Fig. 1 eine Draufsicht einer SOI-Vorrichtung gemäß einer ersten Ausführungsform;
Fig. 2 eine Schnittansicht der SOI-Vorrichtung ge­ mäß der ersten Ausführungsform;
Fig. 3 eine Draufsicht der SOI-Vorrichtung gemäß einer zweiten Ausführungsform;
Fig. 4 eine Schnittansicht der SOI-Vorrichtung ge­ mäß der zweiten Ausführungsform;
Fig. 5 eine Draufsicht einer SOI-Vorrichtung gemäß einer dritten Ausführungsform;
Fig. 6 eine Schnittansicht der SOI-Vorrichtung ge­ mäß der dritten Ausführungsform;
Fig. 7 eine Schnittansicht der SOI-Vorrichtung ge­ mäß einer vierten Ausführungsform;
Fig. 8 eine Draufsicht einer SOI-Vorrichtung gemäß einer fünften Ausführungsform;
Fig. 9 eine Schnittansicht der SOI-Vorrichtung ge­ mäß der fünften Ausführungsform;
Fig. 10 eine Draufsicht einer SOI-Vorrichtung gemäß einer sechsten Ausführungsform;
Fig. 11 eine Schnittansicht der SOI-Vorrichtung ge­ mäß der sechsten Ausführungsform;
Fig. 12 eine Draufsicht einer SOI-Vorrichtung gemäß einer siebten Ausführungsform;
Fig. 13 eine Draufsicht einer SOI-Vorrichtung gemäß einer achten Ausführungsform;
Fig. 14 eine Ansicht eines elektrischen Widerstands, der zwischen A- und B-Punkten vorhanden ist, die einen Dummybereich in der SOI- Vorrichtung gemäß der achten Ausführungsform dazwischen anordnen bzw. einschließen;
Fig. 15 eine Ansicht eines elektrischen Widerstands, der zwischen C- und D-Punkten vorhanden ist, die einen Dummybereich in der SOI- Vorrichtung gemäß der siebten Ausführungs­ form dazwischen anordnen bzw. einschließen;
Fig. 16 eine Draufsicht einer SOI-Vorrichtung gemäß einer neunten Ausführungsform;
Fig. 17 eine Schnittansicht der SOI-Vorrichtung ge­ mäß der neunten Ausführungsform;
Fig. 18-22 Ansichten eines Verfahrens zum Anordnen ei­ nes Dummybereichs gemäß einer zehnten Aus­ führungsform;
Fig. 23 u. 24 Schnittansichten einer SOI-Vorrichtung gemäß einer elften Ausführungsform;
Fig. 25-44 Ansichten eines Verfahrens zum Herstellen einer SOI-Vorrichtung gemäß einer zwölften Ausführungsform;
Fig. 45 eine Schnittansicht einer bei der Anmelderin vorhandenen SOI-Vorrichtung;
Fig. 46 ein Diagramm einer Strom-Spannungs-Kennlinie der bei der Anmelderin vorhandenen SOI- Vorrichtung;
Fig. 47 eine Ansicht, die Nachteile die bei der An­ melderin vorhandenen SOI-Vorrichtung dar­ stellt;
Fig. 48 eine Draufsicht der bei der Anmelderin vor­ handenen SOI-Vorrichtung; und
Fig. 49-51 Schnittansichten der bei der Anmelderin vor­ handenen SOI-Vorrichtung.
Erste Ausführungsform
Fig. 1 und 2 sind Ansichten einer SOI-Vorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Fig. 1 ist eine Draufsicht der SOI-Vorrichtung, und Fig. 2 ist eine Schnittansicht entlang der Linie X1-X1 in Fig. 1. In Fig. 1 und 2 besitzen Elemente mit demselben Funktionen wie diejeni­ gen der in Fig. 48 bis 50 gezeigten SOI-Vorrichtung dieselben Bezugszeichen.
Wie in Fig. 1 und 2 gezeigt ist, besitzt die SOI-Vorrichtung ein SOI-Substrat, das durch ein Substrat 1 gebildet ist, eine begrabene Isolierschicht 2 und eine Siliziumschicht in dersel­ ben Weise wie eine bei der Anmelderin vorhandene SOI- Vorrichtung. Siliziumschichten 3a und 3b zeigen einen Teil ei­ ner Siliziumschicht an, die das SOI-Substrat bildet. Eine Mehrzahl von MOS-Transistoren TR1 sind in der Nachbarschaft einer Oberfläche der Siliziumschicht 3a als ein Beispiel eines Halbleiterelements gebildet. Der MOS-Transistor TR1 ist zum Beispiel ein n-Kanal-Typ. Außerdem gehören sowohl die Silizi­ umschicht 3a, als auch 3b zu einer Wanne, die durch Injektion beispielsweise eines p-Typ-Dotierstoffs gebildet sind. Weiter ist ein Bodyanschlußbereich (Substratanschlußbereich) 3d, der zu derselben Wanne wie die Siliziumschichten 3a und 3b gehört, auch in derselben Weise wie in Fig. 48 vorgesehen. Eine Bo­ dyspannung (Substratspannung) Vbd wird an den Bodyanschlußbe­ reich 3d angelegt und elektrische Potentiale der Silizium­ schichten 3a und 3b sind auf der Bodyspannung Vbd festgelegt.
Der MOS-Transistor TR1 weist einen Drainbereich 6a und einen Sourcebereich 6b, die in der Siliziumschicht 3a gebildet sind, und eine Gateisolierschicht 4a und eine Gateelektrode 7a, wel­ che auf einer Oberfläche der Siliziumschicht 3a in derselben Weise wie die in Fig. 48 bis 50 gezeigte SOI-Vorrichtung ge­ bildet sind. Die Siliziumschicht 3a, die zwischen dem Drainbe­ reich 6a und dem Sourcebereich 6b angeordnet ist, wirkt als ein Bodybereich des MOS-Transistors TR1. In Fig. 2 sind Sili­ zidbereiche 9a, 10a und 10b auf Oberflächen der Gateelektrode 7a, des Drainbereichs 6a und des Sourcebereichs 6b gebildet, um einen Widerstand zu verringern. Außerdem ist eine Seiten­ wand 8, die zum Bilden eines Erstreckungsbereichs (Ausdeh­ nungsbereichs) in dem Drainbereich 6a und dem Sourcebereich 6b gebildet ist, auf einer Seitenoberfläche der Gateelektrode 7a gebildet. Als ein Beispiel zeigt Fig. 2 den Fall, in dem der Drainbereich 6a und der Sourcebereich 6b tief in Kontakt mit der begrabenen Isolierschicht 2 vorgesehen sind.
Auch in der SOI-Vorrichtung gemäß der vorliegenden Ausfüh­ rungsform ist eine Teiltrennschicht 5b, die aus einer Isolier­ schicht, wie beispielsweise einer Oxidschicht gebildet ist, zwischen dem MOS-Transistoren TR1 vorgesehen. Außerdem ist die Siliziumschicht 3b nicht vollständig entfernt, sondern ver­ bleibt zwischen der Teiltrennschicht 5b und der begrabenen Isolierschicht 2. In derselben Weise wie in Fig. 50 sind die Siliziumschicht 3b, die unter der Teiltrennschicht 5b vorgese­ hen ist, und die Siliziumschicht 3a des Bodybereichs des MOS- Transistors TR1 zu derselben Wanne zugehörig und elektrisch miteinander verbunden.
In der vorliegenden Ausführungsform ist die Teiltrennschicht 5b nicht kontinuierlich zwischen den Transistoren TR1 vorgese­ hen, unterschiedlich zu der SOI-Vorrichtung, die in Fig. 48 bis 50 gezeigt ist. Wie in Fig. 1 bis 2 gezeigt ist, ist ein Dummybereich (Blindbereich) DM1, welcher nicht die Funktion als ein Element besitzt, in fast gleichmäßigen Abständen in der Teiltrennschicht 5b zwischen den MOS-Transistoren TR1 ge­ bildet.
Der Dummybereich DM1 besitzt einen aktiven Dummybereich (akti­ ver Blindbereich) 3c, der durch weiteres Injizieren eines Do­ tierstoffs in eine Wanne, die auf einer Siliziumschicht gebil­ det ist, gebildet ist, und ein Silizidbereich 10g ist weiter auf einer Oberfläche des aktiven Dummybereichs 3c gebildet. Auf diese Weise wird, da der Dummybereich DM1 in der Teil­ trennschicht 5b gebildet ist, die Besetzungsrate der Silizium­ schicht 3b, die unter der Teiltrennschicht 5b in einer Halb­ leitervorrichtung vorgesehen ist, verringert. Mit der Verrin­ gerung in der Siliziumschicht 3b wird die Besetzungsrate des aktiven Dummybereichs 3c und des Silizidbereichs 10g vergrö­ ßert. Der Silizidbereich 10g ist gebildet, um einen Bodywider­ stand des Dummybereichs DM1 zu verringern.
Es ist vorzuziehen, daß der Leitungstyp des in den aktiven Dummybereich 3c zu injizierenden Dotierstoffes derselbe ist, wie derjenige einer Wanne, die auf der Siliziumschicht gebil­ det ist. Der Grund dafür ist, daß ein Widerstandswert bzw. ein Widerstandsbetrag des Dummybereichs mehr verringert werden kann als derjenige in dem Fall der Injektion eines Dotier­ stoffs mit einem unterschiedlichen Leitungstyp.
Zum Beispiel kann, da die Siliziumschichten 3a und 3b als p- Wannen in Fig. 2 gebildea sind, ein p-Typ Dotierstoff (p- Dotierstoff) wie beispielsweise B, BF2 oder dergleichen in den aktiven Dummybereich 3c injiziert werden. Zu diesem Zeitpunkt ist eine Dotierstoffkonzentration des aktiven Dummybereichs 3c so gesetzt, daß sie höher ist als die Dotierstoffkonzentratio­ nen der Siliziumschicht 3a und 3b. Andererseits ist, falls die Siliziumschichten 3a und 3b gebildet sind, um n-Typ Wannen zu sein, ein n-Typ Dotierstoff wie beispielsweise As, B, Sb oder dergleichen vorzugsweise in den aktiven Dummybereich 3c inji­ ziert.
Der aktive Dummybereich 3c und der Silizidbereich 10 g besitzen niedrigere Widerstandswerte als ein Widerstandswert der Sili­ ziumschicht 3b. Deshalb ist es möglich, einen Anstieg in einem Wert eines Widerstands zwischen den MOS-Transistor TR1 und dem Bodyanschlußbereich 3d, zum Beispiel den Widerstand RS, zu verhindern. Demgemäß kann das Bodypotential über die gesamte Halbleitervorrichtung gesteuert werden, und ein Problem des schwebenden Bodys (Substrats) und ein Problem eines heißen La­ dungsträgers bzw. heißer Ladungsträger kann gelöst werden. Au­ ßerdem ist es möglich zu verhindern, daß die Kennlinien des Halbleiterelements abhängig von einem Abstand von dem Bodyan­ schlußbereich schwanken.
Wenn der aktive Dummybereich 3c wie oben beschrieben vorgese­ hen ist, kann der Widerstandswert des Dummybereichs DM1 ver­ ringert sein. Jedoch kann die Wanne, die auf der Silizium­ schicht gebildet ist, al. s ein aktiver Dummybereich ohne weite­ re Injektion eines Dotierstoffs benutzt werden. In jenem Fall wird die Wanne für den aktiven Dummybereich ohne weitere In­ jektion benutzt. Deshalb ist die Dotierstoffkonzentration der Wanne nicht so hoch wie diejenige des aktiven Dummybereichs 3c. Aus diesem Grund wird ein Widerstandswert mehr vergrößert als derjenige in dem aktiven Dummybereich 3c. Jedoch ist der Widerstandswert der Siliziumschicht, die sich über eine ganze Dicke erstreckt, niedriger als derjenige der Siliziumschicht 3b, die unter der Teiltrennschicht 5b vorgesehen ist. Demgemäß kann die Wanne als der aktive Dummybereich benutzt werden.
In der Teiltrennschicht 5b der SOI-Vorrichtung gemäß der vor­ liegenden Ausführungsform ist der Dummybereich DM1 vorgesehen. Deswegen kann eine Dehnungsspannung der Teiltrennschicht 5b über den gesamten Dummybereich verteilt werden. Demgemäß ist es möglich, eine Kraft, die auf ein Halbleiterelement und der­ gleichen durch die Dehnungsspannung wirkt, zu verringern. In Fig. 2 wird die Dehnungsspannung als ST1 bezeichnet. Die Deh­ nungsspannung ST1 ist kleiner als die in Fig. 49 gezeigte Deh­ nungsspannung ST2 und beeinflußt den MOS-Transistor TR1 und die Siliziumschicht 3b weniger. Demgemäß wird ein Kristallfeh­ ler mit Schwierigkeit auf bzw. in der Siliziumschicht 3b, dem Drainbereich 6a und dem Sourcebereich 6b erzeugt, und ein Leckstrom wird in der Wanne mit Schwierigkeit vergrößert.
Das Vorsehen des Dummybereichs DM1 kann die Stabilität eines Bildungsprozesses der Teiltrennschicht 5b erhöhen. Insbesonde­ re in dem Fall, in dem die Teiltrennschicht 5b durch Benutzen eines CMP(Chemomechanisc..hes Polieren)-Verfahren gebildet wird, kann einen Druck, der auf den Wafer wirkt, auf einfache Weise konstant gemacht werden und eine Krümmung auf bzw. in der Teiltrennschicht 5b wird mit Schwierigkeit verursacht. Außer­ dem kann in dem Fall, in dem die Teiltrennschicht 5b durch Plasmaätzen gebildet wird, der Zustand eines Plasmas einheit­ lich auf dem Wafer beibE.halten werden, weil die Teiltrenn­ schicht gut verteilt ist.
Durch Verwenden der SOI-Vorrichtung gemäß der vorliegenden Ausführungsform kann das Problem des schwebenden Körpers und das Problem des heißen Ladungsträgers gelöst werden, weil der Dummybereich DM1 gebildet ist. Demgemäß ist es möglich, zu ver­ hindern, daß die Kennlinien des Halbleiterelements sich verän­ dern bzw. schwanken abhängig von dem Abstand von dem Bodyan­ schlußbereich. Weiter kann die Dehnungsspannung der Teiltrenn­ schicht 5b über den Dummybereich verteilt werden, und die Kraft, die auf das Halbleiterelement und dergleichen durch die Dehnungsspannung wirkt, kann verringert werden. Demgemäß wird ein Kristallfehler mit Schwierigkeit auf bzw. in der Silizium­ schicht 3b, dem Drainbereich 6a und dem Sourcebereich 6b er­ zeugt, und ein Leckstrom wird in der Wanne mit Schwierigkeit vergrößert. Außerdem kann das Vorsehen des Dummybereichs DM1 die Stabilität des Bildungsprozesses zum Bilden der Teiltrenn­ schicht 5b erhöhen.
Wie in der in Fig. 51 gezeigten SOI-Vorrichtung kann der Drainbereich 6a und der Sourcebereich 6b des MOS-Transistors TR1 ohne Kontakt mit der begrabenen Isolierschicht in der SOI- Vorrichtung gemäß der vorliegenden Ausführungsform vorgesehen sein. Demgemäß ist es möglich, das Problem des schwebenden Körpers und das Problem des heißen Ladungsträgers zufrieden­ stellender zu lösen.
Während in dem Fall, in dem der Silizidbereich lag wie in der vorliegenden Ausführungsform beschrieben gebildet ist, können die oben erwähnten Effekte erhalten werden, sogar falls die Silizidschicht 10g nicht gebildet ist. Üblicherweise wird die Silizidierung nicht in einem Sourcebereich und einem Drainbe­ reich ausgeführt, um die Auffrischeigenschaften bzw. Auf­ frischkennlinien in einer Speicherzelle eines DRAM und der­ gleichen zu verbessern. In jenem Fall ist der Silizidbereich nicht in dem Dummybereich der SOI-Vorrichtung gemäß der vor­ liegenden Ausführungsform vorgesehen. Falls der Dummybereich DM1 mit einer derartigen Struktur vorgesehen ist, daß der Si­ lizidbereich nicht vorgesehen ist, ist es möglich, einen Body­ widerstand mehr zu verringern als derjenige in der bei der An­ melderin vorhandenen Technik, die nur die dünne Silizium­ schicht 3b besitzt, die unterhalb der Teiltrennschicht 5b vor­ gesehen ist.
Zweite Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ ner Variante der SOI-Vox-richtung gemäß der ersten Ausführungs­ form gegeben. Fig. 3 ist: eine Draufsicht einer SOI-Vorrichtung gemäß der vorliegenden Ausführungsform, und Fig. 4 ist eine Schnittansicht entlang der Linie X2-X2 in Fig. 3. In Fig. 3 und 4 besitzen Elemente mit denselben Funktionen wie jene der SOI-Vorrichtung gemäß der ersten Ausführungsform dieselben Be­ zugszeichen.
In der vorliegenden Ausführungsform sind ein Dummykontaktstop­ fen 12c und eine Dummyleitung (Dummyverdrahtung) 13c, welche aus einem Metall, wie beispielsweise Al oder einem leitenden Material, wie beispielsweise Polysilizium vorgesehen, um einen Widerstandswert eines Duvmmybereichs DM1 weiter zu verringern.
In vielen Fällen sind Kontaktstopfen 12a und 12b, die in einer Zwischenschichtisolierschicht 11 gebildet sind, durch Silizid­ bereiche 10a und 10b mit einem Drainbereich 6a und einem Sour­ cebereich 6b eines MOS-Transistors TR1 entsprechend wie in Fig. 4 gezeigt verbunden, und Leitungen (Verdrahtungen) 13a und 13b sind mit den Kontaktstopfen 12a bzw. 12b verbunden. In der vorliegenden Ausführungsform ist derselbe Dummykontakt­ stopfen 12c wie die Kontaktstopfen 12a und 12b auch mit einem aktiven Bereich 3c des Dummybereichs DM1 durch einen Silizid­ bereich 10g verbunden, und dieselbe Dummyleitung 13c wie die Leitungen 13a und 13b ist auf einem Dummykontaktstopfen 12c vorgesehen.
Es ist vorzuziehen, daß die Dummyleitung 13c über die angren­ zenden bzw. benachbarten Dummybereiche DM1 verbunden ist. Dem­ zufolge wird ein elektrischer Weg nicht nur durch den aktiven Dummybereich 3c und eine Siliziumschicht 3b, sondern auch durch die Dummyleitung 13c zwischen den benachbarten Dummybe­ reichen DM1 gebildet. Daher kann der Widerstandswert des Dum­ mybereichs DM1 noch weiter verringert werden. Demgemäß kann ein Bodypotential einfacher über eine gesamte Halbleitervor­ richtung gesteuert werden und ein Problem des schwebenden Bo­ dys und ein Problem des heißen Ladungsträgers kann zuverlässi­ ger gelöst werden.
Durch das Vorsehen der Dummyleitung 13c kann eine Änderung in einer Höhe, die durch die Anwesenheit oder Abwesenheit einer Leitung auf der Zwischenschichtisolierschicht 11 verursacht ist, unterdrückt werden. Demzufolge kann in dem Fall, in dem eine Zwischenschichtisolierschicht (nicht gezeigt), die eine obere Schicht sein soll, auf der Zwischenschichtisolierschicht 11 gebildet ist und einem CMP-Verfahren unterzogen wird, ein Druck, der auf die obere Zwischenschichtisolierschicht wirkt einfach konstant gemacht werden, so daß eine Krümmung auf bzw. in der oberen Zwischenschichtisolierschicht mit Schwierigkeit erzeugt wird.
Durch das Vorsehen der Dummyleitung 13c ist es ferner möglich, einen Selbstaufwärmungseffekt zu unterdrücken, der oft Schwie­ rigkeiten in der SOI-Vorrichtung macht. Der Selbsterwärmungs­ effekt impliziert ein Phänomen, in dem eine Wärme, die durch den Betrieb eines Elementes erzeugt wird, nicht voll abge­ strahlt werden kann, sondern akkumuliert wird. In der SOI- Vorrichtung ist ein Halbleiterelement mit einer begrabenen Isolierschicht und einer Trennschicht, welcher aus Oxidschich­ ten oder dergleichen gebildet sind, die vergleichsweise kleine thermische Leitfähigkeiten besitzen, eingeschlossen. Demzufol­ ge macht der Selbsterwärmungseffekt oft Schwierigkeiten. Je­ doch kann die Dummyleitung 13c zu der Wärmeabstrahlung beitra­ gen, wodurch der Selbsterwärmungseffekt, falls vorhanden, ver­ ringert bzw. unterdrückt werden kann.
Wie in Fig. 3 gezeigt ist, sind auch ein Kontaktstopfen 12d und eine Leitung 13c in einem Bodyanschlußbereich 3d vorgese­ hen. Die Leitung 13d ist elektrisch mit einer Bodyspannung Vbd verbunden.
Da andere Strukturen dieselben sind wie Strukturen der 501- Vorrichtung gemäß der ersten Ausführungsform, wird ihre Be­ schreibung unterlassen.
Durch Verwenden der SOI-Vorrichtung gemäß der vorliegenden Ausführungsform kann, da der Dummykontaktstopfen 12c und die Dummyleitung 13c gebildet sind, das Bodypotential einfacher über die gesamte Halbleitervorrichtung gesteuert werden, so daß das Problem des schwebenden Bodys und das Problem des hei­ ßen Ladungsträgers zuverlässiger gelöst werden kann. Außerdem wird, in dem Fall, in dem die obere Zwischenschichtisolier­ schicht weiter auf der Zwischenschichtisolierschicht 11 gebil­ det ist und dem CMP-Verfahren unterzogen wird, die Krümmung auf bzw. in der oberen Zwischenschichtisolierschicht mit Schwierigkeit erzeugt. Ferner ist es möglich, den Selbsterwär­ mungseffekt zu unterdrücken, welcher oft Schwierigkeiten in der SOI-Vorrichtung macht.
Dritte Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ ner Variante der SOI-Vorrichtung gemäß der ersten Ausführungs­ form gegeben. Fig. 5 ist eine Draufsicht einer SOI-Vorrichtung gemäß der vorliegenden Ausführungsform und Fig. 6 ist eine Schnittansicht entlang der Linie X3-X3 in Fig. 5. In Fig. 5 und 6 besitzen Elemente mit denselben Funktionen wie jene der SOI-Vorrichtung gemäß der ersten Ausführungsform dieselben Be­ zugszeichen.
In der vorliegenden Ausführungsform ist ein Dummybereich DM2 mit einer Dummygateisolierschicht 4b und einer Dummygateelek­ trode 7b anstelle des Dummybereichs DM1 gebildet. Der Dummybe­ reich DM2 ist mit, als ein aktiver Dummybereich, einer Wanne versehen, die auf einer Siliziumschicht 3a gebildet ist, und besitzt weiter die Dummygateisolierschicht 4b, welche auf der Siliziumschicht 3a gebildet ist und aus einer Isolierschicht, wie beispielsweise einer Oxidschicht gemacht ist, gebildet, und die Dummygateelektrode 7b, die auf der Dummygateisolier­ schicht 4b gebildet ist. Außerdem ist ein Silizidbereich 9b auf einer Oberfläche der Dummygateelektrode 7b gebildet. Fer­ ner ist eine Seitenwand 8 auf einer Seitenoberfläche der Dum­ mygateelektrode 7b gebildet.
Auf diese Weise ist der Dummybereich DM2 in einer Teiltrenn­ schicht 5b gebildet. Demzufolge wird die Besetzungsrate einer Siliziumschicht 3b, die unter der Teiltrennschicht 5b in einer Halbleitervorrichtung vorgesehen ist, verringert. Die Beset­ zungsrate der Siliziumschicht 3a, die der aktive Dummybereich sein soll, wird durch die Abnahme in der Siliziumschicht 3b vergrößert.
Die Siliziumschicht 3a besitzt einen geringeren Widerstands­ wert als derjenige der Siliziumschicht 3b entsprechend einer großen Dicke. Deshalb ist es möglich, einen Anstieg in einem Wert eines Widerstands zwischen einem MOS-Transistor TR1 und einem Bodyanschlußbereich 3d, z. B. den Widerstand R5 zu ver­ hindern. Demgemäß kann das Bodypotential über die gesamte Halbleitervorrichtung gesteuert werden, und ein Problem des schwebenden Körpers und ein Problem des heißen Ladungsträgers kann gelöst werden. Außerdem ist es möglich, zu verhindern, daß die Eigenschaften bzw. die Kennlinien des Halbleiterele­ ments abhängig von einem Abstand von dem Bodyanschlußbereich schwanken.
Da eine intakte Wanne als eine Siliziumschicht 3a, die der ak­ tive Dummybereich sein soll, benutzt wird, ist ein Dotier­ stoffbereich nicht so hoch wie derjenige in dem aktiven Dummy­ bereich 3c gemäß der ersten Ausführungsform. Jedoch ist der Widerstandswert des Siliziumschicht, der sich über eine gesam­ te Dicke erstreckt, geringer als derjenige der Siliziumschicht 3b, die unterhalb der Teiltrennschicht 5b vorgesehen ist. Dem­ gemäß kann die Wanne als der aktive Dummybereich benutzt wer­ den.
Natürlich kann der aktive Dummybereich 3c gemäß der ersten Ausführungsform auf der SOI-Vorrichtung, die in Fig. 6 gezeigt ist, vorgesehen sein, um den Widerstandswert weiter zu verrin­ gern.
Durch das Vorsehen der Dummygateelektrode 7b ist es möglich, zu verhindern, daß eine Dimension der Gateelektrode verändert wird, wenn eine Gateelektrode 7a des MOS-Transistors TR1 durch Photolithographie oder dergleichen gebildet wird. Falls eine Dichte der Gateelektrode in einer Waferoberfläche nicht kon­ stant ist, wird die Menge der Abscheidung einer leitenden Schicht, ein Ätzausmaß und dergleichen fein geändert. Deshalb kann eine Veränderung in der Dimension der Gateelektrode ein­ fach erzeugt werden. Jedoch wird, falls die Dummygateelektrode 7b fast einheitlich in einem Abschnitt vorgesehen ist, in dem ein Halbleiterelement nicht gebildet ist, die Veränderung mit Schwierigkeit verursacht.
Durch das Vorsehen der Dummygateelektrode 7b ist es weiter auch möglich, eine Veränderung in einer Höhe zu unterdrücken, die durch das Vorhandensein oder das Nichtvorhandensein einer Gateelektrode der Waferoberfläche verursacht wird. Demgemäß kann in dem Fall, in dem eine Zwischenschichtisolierschicht (nicht gezeigt) in den oberen Bereichen des MOS-Transistors TR1 und dem Dummybereich DM2 gebildet ist und einem CMP- Verfahren unterzogen wird, ein Druck, der auf die Zwischen­ schichtisolierschicht wirkt, einfach konstant gemacht werden und eine Krümmung auf bzw. in der Zwischenschichtisolier­ schicht wird mit Schwierigkeiten verursacht.
Da andere Strukturen dieselben sind wie die Strukturen der SOI-Vorrichtung gemäß der ersten Ausführungsform wird ihre Be­ schreibung unterlassen.
Durch Verwenden der SOI-.Vorrichtung gemäß der vorliegenden Ausführungsform wird der Dummybereich DM2 in der Teiltrenn­ schicht 5b gebildet. Deshalb können dieselben Effekte wie jene der SOI-Vorrichtung gemäß der ersten Ausführungsform erhalten werden. Außerdem ist es, da die Dummygateelektrode 7b vorgese­ hen ist, möglich zu verhindern, daß die Dimension der Ga­ teelektrode verändert wird, wenn die Gateelektrode 7a des MOS- Transistors TR1 unter Verwenden der Photolithographie oder dergleichen gebildet wird. Ferner wird in dem Fall, in dem die Zwischenschichtisolierschicht in oberen Abschnitten des MOS- Transistors TR1 und des Dummybereichs DM2 gebildet wird und dem CMP-Verfahren unterzogen wird, die Krümmung auf bzw. in der Zwischenschichtisolierschicht mit Schwierigkeit verur­ sacht.
Vierte Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ ner Variante der SOI-Vorrichtung gemäß der dritten Ausfüh­ rungsform gegeben. Fig. 7 ist eine Schnittansicht einer SOI- Vorrichtung gemäß der vorliegenden Ausführungsform. In Fig. 7 besitzen Elemente mit denselben Funktionen wie jene der SOI- Vorrichtung gemäß der dritten Ausführungsform dieselben Be­ zugszeichen.
In der vorliegenden Ausführungsform ist eine Leitung LN auf einer Dummygateelektrode 7b eines Dummybereichs DM2 gebildet, an den eine Dummygatespannung Vdm angelegt wird, um ein elek­ trisches Potential der Dummygateelektrode 7b festzulegen.
In dem Fall, in dem eine Wanne, die auf einer Siliziumschicht 3a, die ein aktiver Dummybereich sein soll, gebildet ist, ein p-Typ ist, ist es vorzuziehen, daß ein Sourcepotential auf 0 V gesetzt ist, und 0 V oder eine negative Spannung muß als die Dummygatespannung Vdm angelegt werden. Demzufolge wird ein Loch bzw. werden Löcher in einem Abschnitt der Siliziumschicht 3a akkumuliert, welche unter einer Dummygateisolierschicht 4b vorgesehen ist, so daß ein Ladungsträger bzw. die Anzahl der Ladungsträger vergrößert wird. Daher wird ein Widerstandswert der Siliziumschicht 3a, die der aktive Dummybereich sein soll, weiter verringert.
Falls eine Wanne ein n-Typ ist, ist es vorzuziehen, daß das Sourcepotential auf 0 V gesetzt ist, und 0 V oder eine positive Spannung muß als die Dummygatespannung Vdm angelegt werden. Demzufolge wird ein Elektron bzw. werden Elektronen in einem Abschnitt der Siliziumschicht 3a akkumuliert, welche unterhalb der Dummygateisolierschicht 4b vorgesehen ist, so daß ein La­ dungsträger bzw. dessen Anzahl vergrößert wird. Daher wird der Widerstandswert der Siliziumschicht 3a, die der aktive Dummy­ bereich sein soll, weiter verringert.
Da andere Strukturen dieselben sind, wie die Struktur der SOI- Vorrichtung gemäß der dritten Ausführungsform, wird ihre Be­ schreibung unterlassen.
Durch Verwenden der SOI-Vorrichtung gemäß der vorliegenden Ausführungsform kann der Widerstandswert der Siliziumschicht 3a, die der aktive Dummybereich sein soll, weiter verringert werden, weil die Dummygatespannung Vdm an die Dummygateelek­ trode 7b angelegt wird.
Fünfte Ausführungsform
Die vorliegende Ausführungsform zeigt eine Variante einer Struktur, in der die SOI-Vorrichtung gemäß der ersten Ausfüh­ rungsform und die SOI-Vorrichtung gemäß der dritten Ausfüh­ rungsform kombiniert sind. Insbesondere ist die SOI- Vorrichtung derart ausgebildet, daß eine Dummygateelektrode (Blindgateelektrode) teilweise auf einer Siliziumschicht 3a vorgesehen ist, die Nachbarschaft der Dummygateelektrode die­ selbe Struktur wie diejenige der SOI-Vorrichtung gemäß der dritten Ausführungsform hat, und die Nachbarschaft anderer Ab­ schnitte in der Siliziumschicht 3a dieselbe Struktur besitzt, wie diejenige der SOI-Vorrichtung gemäß der ersten Ausfüh­ rungsform.
Fig. 8 ist eine Draufsicht einer SOI-Vorrichtung gemäß der vorliegenden Ausführungsform, und Fig. 9 ist eine Schnittan­ sicht entlang der Linie X4-X4 in Fig. 8. In Fig. 8 und 9 be­ sitzen Elemente mit denselben Funktionen wie jene der SOI- Vorrichtung gemäß der dritten Ausführungsform dieselben Be­ zugszeichen.
In der vorliegenden Ausführungsform ist ein Dummybereich (Blindbereich) DM3 mit einer Struktur ähnlich derjeniger eines MOS-Transistors anstelle des Dummybereichs DM2 gebildet, und in ihm sind eine Dummygateisolierschicht 4c, eine Dummyga­ teelektrode 7c, ein Dummydrainbereich 6c und ein Dummysource­ bereich 6d vorgesehen und die Siliziumschicht 3a wirkt als ein Dummybodybereich (Blindsubstratbereich). Da die Silizium­ schicht 3a, der Dummydrainbereich 6c und der Dummysourcebe­ reich 6d denselben Leitungstyp haben, besitzt der Dummybereich DM3 eine von derjenige des MOS-Transistors verschiedene Struk­ tur.
Außerdem sind Silizidbereiche 9c, 10c und 10d auf Oberflächen der Dummygateelektrode 7c, des Dummydrainbereichs 6c bzw. des Dummysourcebereichs 6d gebildet. Außerdem ist eine Seitenwand auf einer Seitenoberfläche der Dummygateelektrode 7c gebildet.
Als ein Beispiel zeigt Fig. 9 den Fall, in dem der Dummydrain­ bereich 6c und der Dummysourcebereich 6d tief in Kontakt mit einer begrabenen Isolierschicht 2 vorgesehen sind.
Auf diese Weise ist der Dummybereich DM3 in einer Teiltrenn­ schicht 5b derart gebildet, daß die Besetzungsrate einer Sili­ ziumschicht 3b, die unterhalb der Teiltrennschicht 5b in einer Halbleitervorrichtung vorgesehen ist, verringert ist. Mit der Verringerung in der Siliziumschicht 3b, wird die Besetzungsra­ te des Dummydrainbereichs 6c, des Dummysourcebereich 6d, der Siliziumschicht 3a, die der Bodybereich sein soll, und der Si­ lizidbereich 10c und 10d vergrößert.
In dem Dummybereich DM3 kann der Dummydrainbereich 6c und der Dummysourcebereich 6d von dem Leitungstyp der Siliziumschicht 3a verschiedene Leitungstypen besitzen, wie in einem Drainbe­ reich 6a und einem Sourcebereich 6b eines MOS-Transistors TR1. In jenem Fall wird ein Bodywiderstand mehr angehoben als jener in dem Fall, in dem der Bodybereich, der Dummydrainbereich 6c und der Dummysourcebereich 6d denselben Leitungstyp aufweisen. Jedoch kann durch das Vorsehen des Dummybereichs DM3 ein Wert des Bodywiderstands mehr verringert werden als jener in der in der Beschreibungsanleitung genannten Technik.
Da andere Strukturen dieselben sind wie die Strukturen der SOI-Vorrichtung gemäß der ersten und dritten Ausführungsfor­ men, wird ihre Beschreibung unterlassen.
Durch Verwenden der SOI-Vorrichtung gemäß der vorliegenden Ausführungsform ist es möglich, beide Effekte der SOI- Vorrichtungen gemäß der ersten und der dritten Ausführungsform zur selben Zeit zu erhalten.
Sechste Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ ner Variante der SOI-Vorrichtung gemäß der fünften Ausfüh­ rungsform gegeben. Fig. 10 ist eine Draufsicht, die eine SOI- Vorrichtung gemäß der vorliegenden Ausführungsform zeigt, und Fig. 11 ist eine Schnittansicht entlang der Linie X5-X5 in Fig. 10. In Fig. 10 und 11 besitzen Elemente mit denselben Funktionen wie jene der SOI-Vorrichtung gemäß der fünften Aus­ führungsform dieselben Bezugszeichen.
In der vorliegenden Ausführungsform sind Dummykontaktstoffe 12e und 12f und Dummyleitungen 13e und 13f, die aus einem Me­ tall wie beispielsweise Al oder einem leitenden Material, wie beispielsweise Polysilizium gemacht sind, vorgesehen, um wei­ ter einen Widerstandswert eines Dummybereichs DM3 zu verrin­ gern.
In vielen Fällen sind die Kontaktstopfen 12a und 12b, die in einer Zwischenschichtisolierschicht 11 gebildet sind, durch Silizidbereiche 10a und 10b mit einem Drainbereich 6a und ei­ nem Sourcebereich 6b eines MOS-Transistors TR1 entsprechend wie in Fig. 11 gezeigt verbunden, und Leitungen 13a und 13b sind mit dem Kontaktstopfen 12a bzw. 12b verbunden. In der vorliegenden Ausführungsform sind die Dummykontaktstopfen 12e und 12f als die Kontaktstopfen 12a und 12b auch mit einem Dum­ mydrainbereich 6c und einem Dummysourcebereich 6d des Dummybe­ reichs DM3 durch Silizidbereiche 10c bzw. 10d auch verbunden, und dieselben Dummyleitungen 13e und 13f die Leitungen 13a und 13b sind auf den Dummykontaktstopfen 12e bzw. 12f vorgesehen.
Wie in Fig. 11 gezeigt ist, ist es vorzuziehen, daß eine soge­ nannte geteilte Kontaktstruktur verwendet wird, in der minde­ stens einer der Dummykontaktstopfen 12e und 12f mit einer Dum­ mygateelektrode 7c (durch einen Silizidbereich 19) verbunden ist. Demzufolge kann ein elektrisches Potential der Dummyga­ teelektrode 7c festgelegt werden, um denselben Wert wie die elektrischen Potentiale des Dummydrainbereichs 6c und des Dum­ mysourcebereichs 6d zu haben. Daher kann ein Widerstandswert des Dummybereichs festgelegt werden.
Weiter ist es vorzuziehen, daß die Dummygateelektrode 7c mit der geteilten Kontaktstruktur über bzw. quer über die benach­ barten bzw. angrenzenden Dummybereich DM3 verbunden sind. Dem­ zufolge wird ein elektrischer Weg nicht nur durch den Dummy­ drainbereich 6c und dem Dummysourcebereich 6d und eine Silizi­ umschicht 3b gebildet, sondern auch durch die Dummygateelek­ trode 7c zwischen den benachbarten Dummybereichen DM3. Daher kann der Widerstandswert des Dummybereichs DM3 noch weiter verringert werden. Demgemäß kann ein Bodypotential einfacher über eine gesamte Halbleitervorrichtung gesteuert werden, und ein Problem des schwebenden Körpers und ein Problem des heißen Ladungsträgers kann zuverlässiger gelöst werden.
In der vorliegenden Ausführungsform kann durch das Vorsehen der Dummyleitungen 13e und 13f in derselben Weise wie die Dum­ myleitung 13c gemäß der zweiten Ausführungsform, eine Verände­ rung in einer Höhe, die durch die Anwesenheit oder Abwesenheit einer Leitung auf der Zwischenschichtisolierschicht 11 verur­ sacht wird, unterdrückt werden. Demzufolge wird in dem Fall, in dem eine Zwischenschichtisolierschicht (nicht gezeigt), die eine obere Schicht sein soll, auf der Zwischenschichtisolier­ schicht 11 gebildet ist und einem CMP-Verfahren unterzogen wird, ein Druck, der auf die obere Zwischenschichtisolier­ schicht wirkt, auf einfache Weise konstant gemacht werden, so daß eine Krümmung auf bzw. in der oberen Zwischenschichtiso­ lierschicht mit Schwierigkeit erzeugt wird.
Durch das Vorsehen der Dummyleitungen 13e und 13f ist es fer­ ner möglich, einen Selbsterwärmungseffekt zu unterdrücken, welcher oft Schwierigkeiten in der SOI-Vorrichtung macht.
Wie in Fig. 10 gezeigt ist, ist auch ein Kontaktstopfen 12d in einem Bodyanschlußbereich 3d vorgesehen. Der Bodyanschlußbe­ reich 3d ist elektrisch mit einer Bodyspannung Vbd verbunden.
Da andere Strukturen dieselben sind wie die Struktur der SOI- Vorrichtung gemäß der fünften Ausführungsform, wird ihre Be­ schreibung unterlassen.
Durch Verwenden der SOI-Vorrichtung gemäß der vorliegenden Ausführungsform kann, da die Dummykontaktstopfen 12e und 12f und die Dummyleitungen 13e und 13f gebildet sind, das Bodypo­ tential einfacher über die gesamte Halbleitervorrichtung so gesteuert werden, daß das Problem des schwebenden Bodys an das Problem des Ladungsträgers zuverlässiger gelöst werden kann. Außerdem wird in dem Fall, in dem die obere Zwischenschichti­ solierschicht weiter auf der Zwischenschichtisolierschicht 11 gebildet ist und dem CMP-Verfahren unterzogen wird, die Krüm­ mung auf bzw. in der oberen Zwischenschichtisolierschicht mit Schwierigkeit erzeugt. Außerdem ist es möglich, den Selbster­ wärmungseffekt zu unterdrücken, welcher oft in der SOI- Vorrichtung Schwierigkeiten macht.
Siebte Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ ner Variante der SOI-Vorrichtung gemäß der fünften oder sech­ sten Ausführungsform gegeben. Fig. 12 ist eine Draufsicht ei­ ner SOI-Vorrichtung gemäß der vorliegenden Ausführungsform. In Fig. 12 besitzen Elemente, die dieselben Funktionen wie jene der SOI-Vorrichtung gemäß der fünften oder sechsten Ausfüh­ rungsform haben, dieselben Bezugszeichen.
In der vorliegenden Ausführungsform ist eine quadratische Dum­ mygateelektrode 7d mit derselben Größe wie die Größe einer Si­ liziumschicht eines Dummybereiches leicht von dem Dummybereich anstelle der Dummygateelektrode 7c verschoben. Ein aktiver Dummybereich 3e ist in einer Siliziumschicht gebildet, welche nicht mit der Dummygateelektrode 7d bedeckt ist. Der aktive Dummybereich 3e besitzt eine derartige Form, als wenn er teil­ weise von einem quadratischen Analogon zu dem Quadrat der Dum­ mygateelektrode 7d weggenommen wäre. Außerdem kann ein Sili­ zidbereich auf Oberflächen der Dummygateelektrode 7d und des aktiven Dummybereichs 3e gebildet sein.
Da andere Strukturen dieselben wie die Struktur der SOI- Vorrichtung gemäß der fünften oder sechsten Ausführungsform sind, wird ihre Beschreibung unterlassen.
Mit den Strukturen der I)ummygateelektrode 7d und dem aktiven Dummybereich 3e der SOI-Vorrichtung gemäß der vorliegenden Ausführungsform ist es möglich, ein Problem des schwebenden Bodys und ein Problem des heißen Ladungsträgers in derselben Weise wie die SOI-Vorrichtung gemäß der fünften oder sechsten Ausführungsform zu lösen.
Achte Ausführungsform
In der vorliegenden Ausführungsform wird auch eine Beschrei­ bung einer Variante der SOI-Vorrichtung gemäß der fünften oder sechsten Ausführungsform gegeben. Fig. 13 ist eine Draufsicht einer SOI-Vorrichtung gemäß der vorliegenden Ausführungsform. In Fig. 13 besitzen Elemente mit denselben Funktionen wie jene der SOI-Vorrichtung gemäß der fünften oder sechsten Ausfüh­ rungsform dieselben Bezugszeichen.
In der vorliegenden Ausführungsform ist eine Dummygateelektro­ de 7e, die eine Siliziumschicht eines Dummybereichs in der Form eines Kreuzes bedeckt, anstelle der Dummygateelektrode 7c vorgesehen. Ein aktiver Dummybereich 3f ist auf einer Silizi­ umschicht gebildet, welche nicht mit der Dummygateelektrode 7e bedeckt ist. Während der aktive Dummybereich 3f in eine Mehr­ zahl von Teilen durch die kreuzförmige Dummygateelektrode 7e unterteilt ist, bildet es insgesamt ein Parallelogramm mit vier Seiten parallel zu den jeweiligen Seiten, die die Kreuz­ form der Dummygateelektrode 7e bilden. Außerdem kann ein Sili­ zidbereich auf Oberflächen der Dummygateelektrode 7e und des aktiven Dummybereichs 3f gebildet sein.
Da andere Strukturen dieselben wie die Struktur der SOI- Vorrichtung gemäß der fünften oder sechsten Ausführungsform ist, wird ihre Beschreibung unterlassen.
Mit den Strukturen der Dummygateelektrode 7e und dem aktiven Dummybereich 3f der SOI-Vorrichtung gemäß der vorliegenden Ausführungsform ist es möglich, ein Problem des schwebenden Körpers und ein Problem eines heißen Ladungsträgers in dersel­ ben Weise wie die SOI-Vorrichtung gemäß der fünften oder sech­ sten Ausführungsform zu lösen.
Durch die Dummygateelektrode mit der kreuzförmigen Struktur gemäß der vorliegenden Ausführungsform können zum Beispiel die folgenden Vorteile im Vergleich zu der Dummygateelektrode ge­ mäß der siebten Ausführungsform erhalten werden.
Fig. 14 ist eine Ansicht eines elektrischen Widerstands zwi­ schen A- und B-Punkten, die den Dummybereich in dem Fall, in dem die Dummygateelektrode 7e benutzt wird, dazwischen anord­ nen (einschließen). Eine' Teiltrennschicht 5b besitzt einen Wi­ derstand R1 wie den Widerstand zwischen den A- und B-Punkten, die den Dummybereich dazwischen anordnen.
Weiter sind ein Widerstand R2 eines Bereichs 3f1 auf der obe­ ren linken Seite des aktiven Dummybereichs 3f, der durch die kreuzförmige Dummygatee 'Lektrode 7e unterteilt ist, ein Wider­ stand R4 eines Bereichs 3f2 auf der oberen rechten Hälfte des aktiven Dummybereichs 3f, der durch die kreuzförmige Dummyga­ teelektrode 7e unterteilt ist, und ein Widerstand R3 einer Si­ liziumschicht 3a1, die unter der Dummygateelektrode 7e vorge­ sehen ist, welche zwischen den Bereichen 3f1 und 3f2 angeord­ net ist, sind in Reihe für den Widerstand zwischen den A- und B-Punkten verbunden.
Ähnlich sind ein Widerstand R6 eines Bereichs 3f3 auf der un­ teren linken Hälfte des aktiven Dummybereichs 3f, der durch die kreuzförmige Dummygateelektrode 7e unterteilt ist, ein Wi­ derstand R8 eines Bereichs 3f4 auf der unteren rechten Hälfte des aktiven Dummybereichs 3f, der durch die kreuzförmige Dum­ mygateelektrode 7e unterteilt ist, und ein Widerstand R7 einer Siliziumschicht 3a3, die unter der Dummygateelektrode 7e vor­ gesehen ist, welche zwischen den Bereichen 3f3 und 3f4 ange­ ordnet ist, in Reihe für den Widerstand zwischen den A- und B- Punkten verbunden.
Ein Widerstand R5 einer Siliziumschicht 3a2, die unter einem transversalen geraden Abschnitt der kreuzförmigen Dummyga­ teelektrode 7e vorgesehen ist, existiert auch als der Wider­ stand zwischen den A- und B-Punkten.
Andererseits ist Fig. 15 eine Ansicht, die einen elektrischen Widerstand zwischen C- und D-Punkten zeigt, die den Dummybe­ reich in dem Fall einschließen, in dem die Dummygateelektrode 7d benutzt wird. Eine Teiltrennschicht 5b besitzt einen Wider­ stand R9 als den Widerstand zwischen den C- und D-Punkten, die den Dummybereich dazwischen anordnen.
Weiterhin existiert ein Widerstand R10 eines rechteckigen Ab­ schnitts 3e1, der parallel mit einer Linie, die C und D ver­ binden, in dem aktiven Dummybereich 3e eines Abschnitts, der nicht mit der Dummygateelektrode 7d bedeckt ist, existiert auch als der Widerstand zwischen den C- und D-Punkten.
Außerdem gibt es einen zusammengesetzten Widerstand R11 mit einer Reihenverbindung eines Widerstands R13 einer Silizium­ schicht 3a4, die unter einem Abschnitt vorgesehen ist, der mit der Dummygateelektrode 7d bedeckt ist, und einen Widerstand R12 eines aktiven Dummybereichs 3e2, welcher ein Abschnitt ist, der den rechteckigen Abschnitt 3e1 des aktiven Dummybe­ reichs 3e in dem Abschnitt, der nicht mit der Dummygateelek­ trode 7d bedeckt ist, ausschließt.
Es wird eine Beschreibung für den Fall gegeben, in dem die Dummygateelektroden 7d und 7e in AB- und C-Richtungen derart verschoben sind, daß ein verschobenes Muster gebildet ist.
In Fig. 14 wird jeder der Werte der Widerstände R2, R4, R6 und R8 mit einer Verschiebung in der AB-Richtung verändert. Jedoch werden die Summe der Widerstände R2 und R4 und derjenige der Widerstände R6 und R8 nicht verändert abhängig von der Ver­ schiebung in der AB-Richtung. Der Grund dafür ist, daß die Be­ reiche 3f1 und 3f2 aus demselben Material gebildet sind und die gesamte Fläche einen konstanten Wert hat, und gleiches gilt für die Bereiche 3f3 und 3f4.
Jeder der Werte der Widerstände R1, R3, R5 und R7 wird nicht geändert abhängig von der Verschiebung in der AB-Richtung.
In Fig. 14 besitzt demgemäß, sogar falls die Dummygateelektro­ de 7e in der AB-Richtung derart verschoben ist, daß das ver­ schobene Muster gebildet ist, der Dummybereich einen Wider­ standswert, welcher nicht verändert ist und kaum durch die Ausrichtungsgenauigkeit eines Maskenmusters beeinflußt ist.
Um nicht den Widerstandswert des Dummybereichs zu verändern, sogar falls die Dummygateelektrode 7e derart verschoben ist und das verschobene Muster gebildet ist, ist es vorzuziehen, daß eine Siliziumschicht mit dem aktiven Dummybereich 3f, der darauf gebildet ist, ein Parallelogramm mit vier Seiten paral­ lel zu den jeweiligen Seiten, die eine Kreuzform eines Dummy­ gates bilden, bildet.
Andererseits wird, wie in Fig. 15 gezeigt ist, jeder der Werte der Widerstände R12 und R13 geändert abhängig von der Ver­ schiebung in der CD-Richtung. Jeder der Werte der Widerstände R9 und R10 wird nicht geändert abhängig von der Verschiebung in der CD-Richtung.
In diesem Fall wird jeder der Werte der Widerstände R12 und R13 verändert abhängig von der Verschiebung in der CD- Richtung. Weil der aktive Dummybereich 3e2 und die Silizium­ schicht 3a4 aus verschiedenen Materialien gebildet sind. Des­ halb werden die Widerstände R12 und R13 auf verschiedene Weise verändert. Demgemäß wird in dem Fall, in dem die Dummyga­ teelektrode 7d in der CD-Richtung derart verschoben ist, daß das verschobene Muster gebildet wird, der Wert des zusammenge­ setzten Widerstandes R11 verändert. In diesem Fall besitzt demgemäß der Dummybereich einen Widerstandswert, welcher ein­ fach durch die Ausrichtungsgenauigkeit des Maskenmusters be­ einflußt wird.
Die Kreuzform der Dummygateelektrode besitzt die oben erwähn­ ten Vorteile.
Neunte Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ ner Variante der SOI-Vorrichtung gemäß der dritten Ausfüh­ rungsform gegeben. Fig. 16 ist eine Draufsicht einer SOI- Vorrichtung gemäß der vorliegenden Ausführungsform, und Fig. 17 ist eine Schnittansicht entlang der Linie X6-X6 in Fig. 16. In Fig. 16 und 17 besitzen Elemente mit denselben Funktionen wie jene der SOI-Vorrichtung gemäß der dritten Ausführungsform dieselben Bezugszeichen.
In der vorliegenden Ausführungsform wird eine vollständige Trennschicht 5a zusammen mit einer Teiltrennschicht 5b be­ nutzt. Wie in Fig. 16 und 17 gezeigt ist, sind ein MOS- Transistor TR1 und ein Dummybereich DM2, der darum vorhanden ist, in einer Wanne vorgesehen, und die vollständige Trenn­ schicht 5a ist in einem Grenzbereich der Wanne vorgesehen.
Auch in dem Fall, in dem die Teiltrennschicht 5b und die voll­ ständige Trennschicht 5a so zusammen benutzt werden, kann das Vorsehen des Dummybereichs DM2 dieselben Effekte wie jene in der dritten Ausführungsform erzeugen. Außerdem wird die voll­ ständige Trennschicht bE:nutzt. Deshalb kann eine hohe Toleranz gegenüber einem Latch-up und gegenüber Rauschen erhalten wer­ den.
Die vorliegende Erfindung wird nicht nur auf die SOI- Vorrichtung gemäß der dritten Ausführungsform angewendet, son­ dern kann auch auf jede der oben erwähnten anderen Ausfüh­ rungsformen angewandt werden. In jenem Fall ist es möglich, Effekte entsprechend jeder Ausführungsform zu erhalten.
Zehnte Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ nes Verfahrens zum Anordnen eines Dummybereichs DM1 in der SOI-Vorrichtung gemäß der ersten Ausführungsform gegeben.
Der Dummybereich DM1 wird durch Photolithographie unter Ver­ wenden einer Photomaske mit einem Muster zum Definieren eines aktiven Dummybereichs 3c gebildet. Demgemäß ist ein Anord­ nungsmuster des aktiven Dummybereichs 3c äquivalent zu jenem des Dummybereichs DM1.
Ein Verfahren zum Bestimmen des Anordnungsmusters des aktiven Dummybereichs 3c wird im folgenden beschrieben.
Zunächst wird eine Designzeichnung für eine Photomaske mit ei­ nem Muster 3c1 des regelmäßig angeordneten Dummybereichs 3c wie in Fig. 18 gezeigt vorbereitet bzw. erzeugt. Die De­ signzeichnung kann eine aktuelle Zeichnung oder elektronische Daten auf einem CAD sein.
Als nächstes wird eine Designzeichnung für eine Photomaske mit Mustern eines Elementes und einer Schaltung in einer SOI- Vorrichtung wie beispielsweise einem MOS-Transistor TR1, der darauf beschrieben ist, vorbereitet.
Diese zwei Designzeichnungen werden überlagert. In Fig. 18 sind die Muster des Elements und der Schaltung in einer unter­ brochenen Linie gezeigt. Wenn die zwei Designzeichnungen über­ lagert werden, wird das Muster 3c1 des aktiven Dummybereichs 3c, in dem die Muster des Elements und der Schaltung überla­ gert sind, gelöscht. Außerdem wird das Muster 3c1 des aktiven Dummybereichs 3c, der innerhalb des Bereichs eines übergroßen Bildes OS mit leicht vergrößerten Muster der Elemente und der Schaltung existiert, auch gelöscht.
Demzufolge wird eine Anordnungszeichnung, die in Fig. 19 ge­ zeigt ist, erhalten. Durch derartiges Löschen der Muster 3c1 des aktiven Dummybereichs 3c in dem Abschnitt, in dem die Mu­ ster des Elements und der Schaltung überlagert werden und das Muster 3c1 des aktiven Dummybereichs 3c innerhalb des Bereichs des übergroßen Bildes US vorhanden ist, ist es möglich, zu verhindern, daß das Element und die Schaltung durch den akti­ ven Dummybereich 3c kurzgeschlossen werden.
In der Anordnungszeichnung in der Fig. 19 besitzt der Ab­ schnitt, in dem das Muster 3c1 des aktiven Dummybereichs 3c gelöscht wird, einen größeren Trennschichtbereich als andere Bereiche und verliert eine Balance. Wie in Fig. 20 gezeigt ist, kann deshalb ein anderes kleineres Muster 3c2 als das Mu­ ster 3c1 in einem Teil gebildet werden, der außerhalb des Be­ reichs des übergroßen Bildes OS in dem Abschnitt, in dem das Muster 3c1 gelöscht wird, vorgesehen ist. Falls mehrere Arten von Muster des aktiven Dummybereichs 3c so vorgesehen werden, wird eine Dichte der Trennschicht einheitlich, und die Stabi­ lität eines Prozesses, wie beispielsweise CMP, kann auf effek­ tive Weise erhalten werden.
Anstelle der Designzeichnung für die Photomaske, in dem die Muster des Elements und der Schaltung beschrieben sind, kann eine Designzeichnung für eine Photomaske mit einem Muster von Wannen einer Siliziumschicht in der SOI-Vorrichtung, die dar­ auf beschrieben ist, vorbereitet werden. Beide Designzeichnun­ gen werden überlagert, um das Muster 3c1 des aktiven Dummybe­ reichs 3c, der auf der Grenze der Wannen vorhanden ist, zu lö­ schen. Dies ist in Fig. 21 und 22 gezeigt, in dem das Muster 3c1 des aktiven Dummybereichs 3c, der auf der Grenze einer n- Typ Wanne 3g und einer p-Typ-Wanne 3b vorhanden ist, gelöscht werden.
Daher wird das Muster 3c1 des aktiven Dummybereichs 3c, der auf der Grenze der Wanne vorhanden ist, derart gelöscht, daß es möglich ist zu verhindern, daß die Wannen durch den aktiven Dummybereich 3c kurzgeschlossen werden.
Das Verfahren zum Anordnen eines Dummybereichs gemäß der vor­ liegenden Ausführungsform wird nicht nur auf die SOI- Vorrichtung gemäß der ersten Ausführungsform angewendet, son­ dern kann auch auf die oben erwähnten anderen Ausführungsfor­ men angewendet werden.
Elfte Ausführungsform
In der vorliegenden Ausführungsform wird eine Beschreibung ei­ ner Variante der SOI-Vorrichtung gemäß der ersten Ausführungs­ form gegeben. Fig. 23 ist eine Schnittansicht einer SOI- Vorrichtung gemäß der vorliegenden Ausführungsform. In Fig. 23 besitzen Elemente mit denselben Funktionen wie jene der SOI- Vorrichtung gemäß der ersten Ausführungsform dieselben Bezugs­ zeichen.
In der vorliegenden Ausführungsform wird eine vollständige Trennschicht 5a anstelle der Teiltrennschicht 5b verwendet. Da andere Strukturen dieselben sind wie jene in der SOI- Vorrichtung gemäß der ersten Ausführungsform, wird ihre Be­ schreibung unterlassen.
Auch in dem Fall, in denn nur die vollständige Trennschicht 5a für die Isolierung zwischen Elementen benutzt wird, kann der Dummybereich DM1 der SO f-Vorrichtung gemäß der ersten Ausfüh­ rungsform die folgenden Effekte erzeugen und ist deshalb effek­ tiv.
Insbesondere kann eine Dehnungsspannung der vollständigen Trennschicht 5a über den Dummybereich DM1 verteilt werden. Demzufolge ist es möglich, eine an einen MOS-Transistor TR1 oder dergleichen durch die Dehnungsspannung angelegte Kraft zu verringern. Demgemäß wird ein Kristallfehler mit Schwierigkeit in einem Drainbereich 6a und einem Sourcebereich 6b erzeugt.
Durch das Vorsehen des Dummybereichs DM1 kann ein konstanter Druck einfach an einen Wafer angelegt werden bzw. auf diesen wirken, wenn die vollständige Trennschicht 5a durch Verwenden eines CMP-Verfahrens gebildet werden soll. Demzufolge wird ei­ ne Krümmung auf bzw. in der vollständigen Trennschicht 5a mit Schwierigkeit verursacht. In dem Fall, in dem die vollständige Trennschicht 5a durch Plasmaätzen gebildet wird, kann der Zu­ stand des Plasmas einheitlich auf dem Wafer beibehalten wer­ den, weil die vollständige Trennschicht 5a günstig bzw. genau verteilt ist. Demzufolge ist es möglich, die Stabilität eines Bildungsprozesses für die vollständige Trennschicht 5a zu er­ höhen.
Da ein Halbleiterelement mit einer begrabenen Isolierschicht 2 und der vollständigen Trennschicht 5a, welche aus einer Oxid­ schicht oder dergleichen mit einer vergleichsweisen kleinen thermischen Leitfähigkeit gebildet sind, eingeschlossen ist, wird ein Selbsterwärmungseffekt auf einfache Weise erzeugt. Jedoch ist der Dummybereich DM1 vorgesehen, um Wärmestrahlung zu verteilen. Daher kann verhindert werden, daß der Selbster­ wärmungseffekt erzeugt wird.
In der SOI-Vorrichtung wird die begrabene Isolierschicht 2 ge­ bildet. Deshalb ist die Getter-Fähigkeit von Schwermetallen (schweren Metallen) kleiner als jene in einer Vorrichtung, die auf einem Volumensubstrat gebildet ist.
In dem Fall, in dem das Volumensubstrat benutzt wird, wird ei­ ne polykristalline Siliziumschicht oft auf einer Rückseite ei­ nes Wafers gebildet und wird als eine Getterstelle für gefähr­ liche Schwermetalle, wie beispielsweise Fe, Cu, Cr, Ni, Pt und dergleichen benutzt. In der SOI-Vorrichtung ist jedoch die be­ grabene Isolierschicht 2 gebildet. Deshalb wird die Bewegung der Schwermetalle auf einfache Weise blockiert. Demzufolge ist die Getterfähigkeit der Schwermetalle verringert.
Es war bekannt, daß eine Grenzfläche zwischen einer Silizium­ schicht und einer begrabenen Oxidschicht auch als eine Getter- Stelle für die Schwermetalle wirkt. Demzufolge kann das Vorse­ hen des Dummybereichs DM1 die Fläche der Grenzfläche zwischen der Siliziumschicht und der begrabenen Oxidschicht vergrößern. Daher kann die Getterfähigkeit erhöht werden. Als eine Folge kann die Zuverlässigkeit einer Gateisolierschicht erhöht wer­ den und es kann verhindert werden, daß ein Leckstrom in einer pn-Übergangs-Grenzfläche erzeugt wird.
Auch in den SOI-Vorrichtungen, die andere sind als die SOI- Vorrichtung gemäß der ersten Ausführungsform, kann der Dummy­ bereich effektiv mit der vollständigen Trennschicht 5a, die anstelle der Teiltrennschicht 5b benutzt wird, wirken. Zum Beispiel zeigt Fig. 24 den Fall, in dem die vollständige Iso­ lierschicht 5a anstelle der Teiltrennschicht 5b in der SOI- Vorrichtung gemäß der zweiten Ausführungsform benutzt wird.
Auch in jeder der oben erwähnten anderen Ausführungsformen kann daher die vollständige Trennschicht 5a anstelle der Teil­ trennschicht 5b verwendet werden.
Da die Siliziumschichten 3a und 3c vollständig durch die voll­ ständige Trennschicht 5a und die begrabene Oxidschicht 2 iso­ liert wird, kann ihr Leitungstyp n oder p sein.
Zum Beispiel wurde in der Japanischen Patentanmeldungsoffenle­ gungsschrift Nr. 8-32049 (1996) und der in der Japanischen Pa­ tentanmeldungsoffenlegungsschrift Nr. 10-321549 (1998) eine SOI-Vorrichtung beschrieben, die eine vollständige Trenn­ schicht aufweist, in der ein Dummybereich für eine Silizium­ schicht vorgesehen ist.
Zwölfte Ausführungsform
In der vorliegenden Ausführungsform wird eine SOI-Vorrichtung gemäß der fünften oder sechsten Ausführungsform als ein Bei­ spiel genommen und ein Herstellungsverfahren davon wird mit Bezugnahme auf Fig. 25 bis 41 beschrieben.
Zunächst wird ein Substrat 1 aus Silizium oder dergleichen vorbereitet und eine begrabene Oxidschicht 2 und eine Silizi­ umschicht 3 werden auf dem Substrat 1 durch ein Bond-Verfahren oder dergleichen gebildet. Auf diese Weise wird ein in Fig. 25 gezeigtes SOI-Substrat gebildet. Als ein Beispiel besitzt die begrabene Oxidschicht 2 eine Dicke von ungefähr 100 bis 500 nm und die Siliziumschicht 3 besitzt eine Dicke von ungefähr 30 bis 400 nm. Für eine Leistungsvorrichtung besitzt die Silizium­ schicht 3 eine Dicke von ungefähr mehreren Mikrometer bis meh­ reren 10 Mikrometern.
Als nächstes wird eine Isolierschicht 4 auf dem SOI-Substrat gebildet. Eine thermiscrie Oxidschicht, eine TEOS-Oxidschicht und dergleichen kann für die Isolierschicht benutzt werden. Die Isolierschicht 4 besitzt eine Dicke von zum Beispiel unge­ fähr 5 bis 40 nm. Dann wird eine Maskenschicht 21 zum Bilden einer Teiltrennschicht auf der Isolierschicht 4 vorgesehen. Zum Beispiel besitzt die Maskenschicht 21 eine Dicke von unge­ fähr 50 bis 300 nm. Eine Nitridschicht kann zum Beispiel für die Maskenschicht 21 benutzt werden. Die Nitridschicht kann durch ein LPCVD (Low Pressure Chemical Vapor Deposition, Nied­ rigdruck-Chemische-Dampfphasenabscheidung)-Verfahren, ein Plasma-CVD-Verfahren oder dergleichen gebildet werden.
Ein Bemustern der Maskenschicht 21 durch Photolithographie wird ausgeführt. Insbesondere wird ein Photoresist auf der Maskenschicht 21 gebildet und dem Bemustern unterzogen. Dann wird die Maskenschicht 21 durch Verwenden eines RIE (Reaktives Ionenätzen)-Systems oder eines ECR (Elektronen Cylotron Reso­ nanz)-Systems durch Verwenden des Photoresists als eine Maske geätzt. Danach wird das Photoresist durch Verwenden eines Ashing-Systems (Ablöse-System) und einer gemischten Lösung von Schwefelsäure und wäßrigem Wasserstoffperoxid entfernt. Dieser Zustand ist in Fig. 26 gezeigt. In Fig. 26 ist ein Bereich, der ein Dummybereich bildet, als DM3 angezeigt, ein Bereich, der ein n-Kanal-Typ-MOS-Transistor bildet, ist als TR1 be­ zeichnet, und ein Bereich, der einen P-Kanal-Typ-MOS- Transistor bildet, ist als TR2 bezeichnet. Außerdem ist ein Muster 22a zum Bilden einer Teiltrennschicht in einem Grenzbe­ reich jeden Bereichs vorgesehen.
Als nächstes werden die Gateisolierschicht 4 und die Silizium­ schicht 3 unter Verwenden des RIE-Systems oder des ECR-Systems derart geätzt, daß ein Graben 22b gebildet wird (Fig. 27). Wenn die Siliziumschicht 3 geätzt werden soll, ist es nötig dafür zu sorgen, daß die Siliziumschicht 3 nicht durchdrungen wird, um die Teiltrennschicht zu bilden. Demzufolge wird die Isolierschicht 4 in Bereiche der Gateisolierschichten 4a, 4c und 4d unterteilt.
Nachfolgend wird ein Material der Teiltrennschicht, wie bei­ spielsweise eine Oxidschicht vorgesehen, um den Graben 22b vollständig zu begraben bzw. zu bedecken. Eine Plasma-TEOS- Oxidschicht oder dergleichen, die unter Verwenden eines HDP- Hochdichte Plasma)-Systems gebildet wird, kann beispielsweise für das Material benutzt werden. Vorzugsweise ist das Material der Teiltrennschicht gesetzt um eine Dicke von beispielsweise ungefähr 100 bis 500 nm zu besitzen.
Die Oberfläche wird durch ein CMP-Verfahren (Fig. 28) abge­ flacht. Dann wird eine Wärmebehandlung bei einer Temperatur von ungefähr 1000 bis 1100°C ausgeführt, um die Qualitä 19121 00070 552 001000280000000200012000285911901000040 0002010059620 00004 19002t des Materials einer abgeschiedenen Schicht zu erhöhen. Dann wird eine Teiltrennschicht 5b in dem Graben 22b gebildet. Falls ei­ ne Hochwärmebehandlung bei ungefähr 900 bis 1000°C ausgeführt wird, um Eckabschnitte eines oberen Teils und einem Boden des Grabens 22b abzurunden, bevor das Material der Teiltrenn­ schicht abgeschieden wird, kann die Dehnungsspannung des Mate­ rials, das als die Teiltrennschicht 5b abgeschieden ist, auf effektive Weise verringert werden.
Als nächstes wird die Teiltrennschicht 5b durch Naßätzen oder Verwenden des RIE-Systems oder des ECR-Systems zurückgeätzt, und eine Höhe einer Oberfläche der Teiltrennschicht 5b wird angeglichen. Die Maskenschicht 21 wird mit zum Beispiel Phos­ phorsäure einer hohen Temperatur entfernt (Fig. 29). Die Ga­ teisolierschichten 4a, 4c und 4d können auch während des Ent­ fernens der Maskenschicrit 21 derart entfernt werden, daß neue Gateisolierschichten 4a, 4c und 4d durch thermische Oxidation und Abscheidung vorgesehen werden.
Dann wird ein Photoresist RSa in einem Bereich eines MOS- Transistors TR2 gebildet, um als eine Maske für eine Dotier­ st-offinjektion zu wirken. Ein Dotierstoff IP1, wie beispiels­ weise B, BF2 oder In wird in die Siliziumschicht 3 des Dummy­ bereichs DM3 und des MOS-Transistor TR1-Bereichs injiziert. Demzufolge wird eine p-Typ-Wanne gebildet (Fig. 30). Silizium­ schichten 3a und 3b bilden einen Teil der p-Typ-Wanne.
Danach wird das Photoresist RSa entfernt, um ein Photoresist RSb in dem Dummybereich DM3 und dem MOS-Transistor TR1-Bereich zu bilden. Das Photoresist RSb wird als eine Maske für die Do­ tierstoffinjektion benutzt. Ähnlich wird ein Dotierstoff IP2, wie beispielsweise P, As oder Sb in die Siliziumschicht 3 des MOS-Transistors TR2-Bereichs injiziert. Demzufolge wird eine n-Typ-Wanne gebildet (Fig. 31). Siliziumschichten 3g und 3h bilden einen Teil der n-Typ-Wanne.
Die p-Typ-Wanne und die n-Typ-Wanne besitzen Dotierstoffkon­ zentrationen von ungefähr 1 × 1015 bis 1 × 1019 cm-2, als Beispiel.
Nachfolgend werden Gateelektroden 7a, 7c und 7d gebildet. Vor der Bildung können die Gateisolierschicht 4a, 4c und 4d derart entfernt werden, daß neue Gateisolierschichten 4a, 4c und 4d durch thermische Oxidation und Abscheidung vorgesehen werden. Außerdem kann eine Stickstoffoxidschicht, eine Metalloxid­ schicht, wie beispielsweise Al2O3, eine Oxidschicht einer hohen dielektrischen Konstante, wie beispielsweise Ta2O2 oder der­ gleichen als die neue Gateisolierschichten 4a, 4c und 4d be­ nutzt werden.
Zunächst wird ein Material einer Gateelektrode, wie beispiels­ weise polykristallines Silizium in einer Dicke von ungefähr 100 bis 400 nm unter Verwenden des LPCVD-Systems abgeschieden, als Beispiel. Das polykristalline Silizium kann mit einem Do­ tierstoff, wie beispielsweise P oder B dotiert werden. Außer­ dem kann ein Metallmaterial, wie beispielsweise W, Ta oder Al wie auch das polykristalline Silizium als das Material der Ga­ teelektrode benutzt werden.
Als nächstes wird das Material der Gateelektrode einem Bemu­ stern durch Photolithographie unterzogen. In diesem Fall kön­ nen eine Oxidschicht oder eine Vielschichtstruktur einer Oxid­ schicht und einer Nitridschicht, wie auch ein Photoresist als eine Maskenschicht zum Bemustern des Materials der Gateelek­ trode benutzt werden. Nachdem das Bemustern vervollständigt ist, wird die Maskenschicht entfernt.
Dann wird ein Taschenbereich gebildet. Der Taschenbereich dient dazu, einen Kurz-Kanal-Effekt, der durch Mikroherstel­ lung erzeugt wird, zu unterdrücken. Der Kurz-Kanal-Effekt wird auch durch die Bedingungen beeinflußt, wie beispielsweise eine Tiefe einer pn-Übergangs-Grenzfläche in einem Drainbereich und einem Sourcebereich, einer Dimension bzw. Abmessung der Gate­ isolierschicht und dergleichen. Demgemäß muß in dem Fall, in dem die Bedingungen optimiert werden können und der Kurz- Kanal-Effekt unterdrückt werden kann, der Taschenbereich nicht gebildet werden.
Zunächst werden die Taschenbereiche 6e3 und 6f3 des MOS- Transistors TR2 gebildet. Wie in Fig. 32 gezeigt ist, wird ein Photoresist RSc in einem Bereich gebildet, in dem die p-Typ- Wanne vorgesehen ist. Zum Beispiel wird As, P, Sb oder der­ gleichen unter Verwenden des Photoresists RSc, der Gateelek­ trode 7d und der Teiltrennschicht 5b als Masken injiziert, und die Taschenbereiche 6e3 und 6f3 werden gebildet, um eine Do­ tierstoffkonzentration zum Beispiel von ungefähr 1 × 1012 bis 1 × 1014 cm-2 zu besitzen.
Nachdem das Photoresist RSc entfernt ist, wird ein Photoresist RSd erneut gebildet und Taschenbereiche 6a3 und 6b3 des MOS- Transistors TR1 werden gebildet. Insbesondere wird B, BF2, En oder dergleichen unter Verwenden des Photoresists RSd, der Ga­ teelektrode 7a und der Teiltrennschicht 5b als Masken inji­ ziert, und die Taschenbereiche 6a3 und 6b3 werden gebildet, um eine Dotierstoffkonzentration von zum Beispiel ungefähr 1 × 1012 bis 1 × 1014 cm-2 zu besitzen.
Nachfolgend werden Erstreckungsbereiche 6a2 und 6b2 gebildet. Zum Beispiel werden As, B, 5b oder dergleichen unter Verwenden des Photoresist RSd, der Gateelektrode 7a und der Teiltrenn­ schicht 5b als Masken injiziert. Nachfolgend werden die Er­ streckungsbereiche 6a2 und 6ab gebildet, um eine Dotierstoff­ konzentration von zum Beispiel ungefähr 1 × 1013 bis 1 × 1015 cm-2 zu besitzen (Fig. 33).
Nachdem das Photoresist RSd entfernt ist, wird ein Photoresist RSe erneut gebildet und Erstreckungsbereiche 5c2, 6d2, 6e2 und 6f2 des Dummybereichs DM3 und des MOS-Transistors TR2 werden gebildet. Zum Beispiel werden B, BF2, In oder dergleichen in­ jiziert unter Verwenden des Photoresist RSe, der Gateelektro­ den 7c und 7d und der Teiltrennschicht 5b als Masken, und die Erstreckungsbereiche 6c2, 6d2, 6e2 und 6f2 werden gebildet, um eine Dotierstoffkonzentration von zum Beispiel ungefähr 1 × 1013 bis 1 × 1015 cm-2 zu besitzen (Fig. 34).
Danach wird das Photoresist RSe entfernt, um eine Seitenwand 8 zu bilden. Eine TEOS-Oxidschicht, eine Plasmaoxidschicht oder dergleichen können als eine Seitenwandschicht benutzt werden. Außerdem können Si3N4 oder einem Vielschichtstruktur von Si3N4 und SiO2, die durch das LPCVD-Verfahren oder das Plasma-CVD- Verfahren gebildet werden, als die Seitenwandschicht benutzt werden. Nachdem die Seitenwandschicht abgeschieden ist, wird das Rückätzen ausgeführt, um die Seitenwand 8 zu bilden.
Nachfolgend wird ein Photoresist RSf auf dem MOS-Transistor TR2 und dem Dummybereich DM3 gebildet. Zum Beispiel wird As, P, Sb oder dergleichen injiziert unter Verwenden des Photore­ sist RSf, der Gateelektrode 7a, der Seitenwand 8 und der Teil­ trennschicht 5b als Masken, und ein Drainbereich 6a1 und ein Sourcebereich 6b1 werden gebildet, um eine Dotierstoffkonzen­ tration zum Beispiel von ungefähr 1 × 1014 bis 1 × 1016 cm-2 zu be­ sitzen (Fig. 35).
Dann wird das Photoresist RSf entfernt und ein Photoresist RSg wird erneut gebildet. Ein Dummydrainbereich 6c1, ein Dummy­ sourcebereich 6d1, ein Drainbereich 6e1 und ein Sourcebereich 6f1 des Dummybereichs DM3 und des MOS-Transistors TR2 werden gebildet. Insbesondere wird B, BF2, In oder dergleichen inji­ ziert unter Verwenden des Photoresist RSg, der Gateelektroden 7c und 7d und der Teiltrennschicht 5b als Masken, und der Dum­ mydrainbereich 6c1, der Dummysourcebereich 6d1, der Drainbe­ reich 6e1 und der Sourcebereich 6f1 werden gebildet, um eine Dotierstoffkonzentration von zum Beispiel von ungefähr 1 × 1014 bis 1 × 1016 cm-2 zu besitzen (Fig. 36). Dann wird das Photore­ sist RSg entfernt und ein Erwärmen (800 bis 1150°C) zum Akti­ vieren des Sourcebereichs und des Drainbereichs wird ausge­ führt.
In den Schnittansichten vor der Fig. 24 wurden der Taschenbe­ reich und der Erstreckungsbereich bzw. Ausdehnungsbereich un­ terlassen, um zu verhindern, daß die Zeichnungen kompliziert sind. Jedoch ist es erwünscht, daß diese Bereiche tatsächlich wie oben beschrieben gebildet werden.
Als nächstes werden die Gateisolierschichten 4a, 4c und 4d auf dem Dummydrainbereich 6c1, dem Dummysourcebereich 6d1, den Drainbereichen 6a1 und 6e1 und den Sourcebereichen 6b1 und 6f1, in denen eine Silizidierung ausgeführt werden soll, ent­ fernt. Auf diese Weise wird die Silizidierung (die Silizid­ schichtbildung) der oben erwähnten Abschnitte und der Ga­ teelektroden 7a, 7c und 7d ausgeführt (Fig. 37).
Fig. 37 stellt den Fall dar, in dem ein Salicid-Prozeß zum Ausführen der Silizidierung auf einer Source, einem Drain und einem Gate zusammen ausgeführt wird. Natürlich wird auch ange­ nommen, daß ein Polyzid-Prozeß zum Ausführen der Silizidierung nur auf der Gateelektrode oder die Silizidierung nicht auf ir­ gendeinem der Source, des Drains und des Gates ausgeführt wird, die für ESD (Elektrostatische Entladung) benutzt werden sollen.
In einem Abschnitt, in dem die Silizidierung nicht ausgeführt wird, kann eine Silizid-Schutzoxidschicht oder dergleichen ge­ bildet werden. Beispiele des Silizids schließen TiSi2, CoSi2, NiSi2, WSi2, TaSi2, MoSi2, HfSi2, Pd2Si, PtSi, ZrSi2 und der­ gleichen ein.
Als nächstes werden eine Zwischenschichtisolierschicht, ein Kontaktstopfen und eine Leitung (Verdrahtung) gebildet. Zuerst wird eine Zwischenschichtisolierschicht 11 in einer Dicke von ungefähr 1 µm über der gesamten Oberfläche des Substrats abge­ schieden. Dann wird eine CMP-Behandlung ausgeführt, um die Zwischenschichtisolierschicht 11 abzuflachen.
Dann wird ein Graben für einen Kontaktstopfen auf der Zwi­ schenschichtisolierschicht 11 durch Photolithographie gebil­ det, um den Kontaktstopfen zu bilden (Fig. 38).
Danach wird ein leitendes Material, zum Beispiel eine Metall­ schicht wie beispielsweise W gebildet, um in dem Graben für den Kontaktstopfen voll begraben bzw. eingebettet zu werden. Al, TiN, dotiertes polykristallines Silizium und dergleichen kann anstelle von W benutzt werden.
Beispiele eines Verfahrens zum Bilden eines leitenden Materi­ als wie eine Schicht wie beispielsweise W schließen ein un­ strukturiertes CVD-Verfahren (Blanket-CVD-Verfahren) und ein selektives CVD-Verfahren ein. Für Al wird zum Beispiel ein Hochtemperatur-Sputterverfahren und ein Rückfluß- Sputterverfahren benutzt. Für TiN und dotiertes polykristalli­ nes Silizium wird zum Beispiel das LPCVD-Verfahren benutzt. Um die Anhaftung zwischen W und der Zwischenschichtisolierschicht 11, die eine untere Schicht sein soll, zu erhöhen, kann Ti, TiN, TiW oder dergleichen gebildet werden, bevor W abgeschie­ den wird. Durch Verwenden von W als ein Beispiel wird eine Be­ schreibung des Falles gegeben, in dem das unstrukturierte CVD- Verfahren verwendet wird.
Zunächst wird eine W-Schicht über der gesamten Oberfläche des Substrats gebildet und durch Rückätzen abgeflacht (Fig. 39).
Als nächstes werden Leitungen (Verdrahtungen) 13a, 13b, 13e, 13f, 13g und 13h, die erste Schichten werden sollen, gebildet. Zum Beispiel wird eine Al-Schicht für ein Material verwendet und wird auf der Zwischenschichtisolierschicht 11 und jedem Kontaktstopfen gebildet. Zum Beispiel kann AlCuSi, Cu oder do­ tiertes polykristallines Silizium für das Material anstelle von Al benutzt werden.
Das Material der Leitung, die die erste Schicht sein soll, wird einem Bemustern unter Verwenden der Photolithographie un­ terzogen (Fig. 40).
Als nächstes wird eine Zwischenschichtisolierschicht 14, die eine obere Schicht sein soll, auf der Leitung gebildet, welche die erste Schicht sein soll. In derselben Weise, wie die Zwi­ schenschichtisolierschicht 11, wird ein Abflachen durch das CMP-Verfahren ausgeführt. Dann werden Durchgangslöcher, die mit den Leitungen 13a und 13g verbunden werden sollen, in Zwi­ schenschichtenisolierschichten 14 gebildet, als Beispiel.
In derselben Weise wie die Leitung, die die erste Schicht sein soll, wird ein leitendes Material, zum Beispiel eine Metall­ schicht wie beispielsweise W gebildet, um vollständig in dem Durchgangsloch begraben bzw. eingebettet zu sein, und wird ei­ nem Bemustern unterzogen, um einen Durchgangsstopfen 19 zu bilden. Leitungen 15a bis 15f werden gebildet, die die zweiten Leitungen sein sollen.
Nachfolgend werden eine Zwischenschichtisolierschicht 16, die eine obere Schicht sein soll, ein Durchgangsstopfen 20 und Leitungen 17a bis 17f, die dritte Schichten sein sollen, in derselben Weise gebildet. Dann wird eine Passivierschicht 18 für den Chip-Schutz als oberste Schicht gebildet (Fig. 41). Durch die oben erwähnten Prozesse wird die SOI-Vorrichtung ge­ mäß der sechsten Ausführungsform gebildet.
In dem Fall, in dem die Struktur mit der vollständigen Trenn­ schicht gemäß der neunten oder elften Ausführungsform herge­ stellt werden soll, ist es vorzuziehen, daß ein Schritt des Bildens eines Grabens 22c mit einer derartigen Struktur, daß der Graben 22b die begrabene Isolierschicht 2 erreicht, hinzu­ gefügt wird, wie in Fig. 42 gezeigt ist, nach dem Schritt der Fig. 27. In anderen Worten wird ein Ätzen ausgeführt unter Verwenden eines Photoresist RSh mit einem geöffneten Ab­ schnitt, der die vollständige Isolierschicht sein soll, so daß der Graben 22c gebildet wird.
Nachfolgend wird ein Material der Teiltrennschicht und der vollständigen Isolierschicht, wie beispielsweise eine Oxid­ schicht, vorgesehen, um die Gräben 22b und 22c vollständig zu begraben. Eine Plasma-TEOS-Oxidschicht oder dergleichen, die unter Verwenden eines HDP-Systems gebildet wird, kann zum Bei­ spiel für das Material benutzt werden.
Die Oberfläche wird durch das CMP-Verfahren abgeflacht (Fig. 43). Dann wird eine Wärmebehandlung bei einer Temperatur von ungefähr 1000 bis 1100°C ausgeführt, um die Qualität des Mate­ rials einer abgeschiedenen Schicht zu erhöhen. Falls eine Hochtemperatur-Wärmebehandlung bei ungefähr 900 bis 1000°C ausgeführt wird, um Eckabschnitte von oberen Teil und Böden der Gräben 22b und 22c abzurunden, bevor die Materialien der Teiltrennschicht und der vollständigen Trennschicht abgeschie­ den werden, kann eine Dehnungsspannung des als die Teiltrenn­ schicht 5b und die vollständige Trennschicht abgeschiedenen Materials effektiv verringert werden.
Als nächstes wird die Teiltrennschicht 5b und die vollständige Isolierschicht 5a zurückgeätzt durch Naßätzen oder unter Ver­ wenden des RIE-Systems oder des ECR-Systems, und Höhen von Oberflächen der Teiltrennschicht 5b und der vollständigen Trennschicht 5a werden angeglichen. Dann wird die Masken­ schicht 21 entfernt mit zum Beispiel Phosphorsäure einer hohen Temperatur (Fig. 44).
Vorzugsweise werden die nachfolgenden Prozesse in derselben Weise wie jene in und nach Fig. 30 ausgeführt.
Durch Verwenden des Verfahrens zum Herstellen der SOI- Vorrichtung gemäß der vorliegenden Ausführungsform werden die MOS-Transistoren TR1 und TR2 und der Dummybereich DM3 zur sel­ ben Zeit gebildet. Deshalb ist ein neuer Schritt des Vorsehens eines Dummybereichs nicht erforderlich und ein Layout einer bei der Anmelderin vorhandenen Photomaske wird nur geändert, was ökonomisch ist.
Die vorliegende Erfindung ist nicht auf das Verfahren zum Her­ stellen der SOI-Vorrichtung gemäß der fünften oder sechsten Ausführungsform beschränkt, sondern kann auch auf jede der oben erwähnten anderen Ausführungsformen durch Modifizieren des Verfahrens zum Herstellen der SOI-Vorrichtung gemäß der fünften oder sechsten Ausführungsform angewendet werden.
Bezugnehmend auf die SOI-Vorrichtung gemäß der ersten oder zweiten Ausführungsform kann, falls die Gateelektrode 7c nicht in dem Prozeß der Fig. 32 vorgesehen wird, die SOI-Vorrichtung gemäß der ersten oder zweiten Ausführungsform hergestellt wer­ den durch Ausführen der nachfolgenden Schritte.
Bezugnehmend auf die SOI-Vorrichtung gemäß der dritten oder vierten Ausführungsform kann, falls die Gateelektrode 7c vor­ gesehen wird, um die zwei Teiltrennschichten 5b, die den Dum­ mybereich DM3 dazwischen anordnen, (Fig. 32) die SOI- Vorrichtung gemäß der dritten oder vierten Ausführungsform durch Ausführen der nachfolgenden Schritte hergestellt werden.
Bezugnehmend auf die SOI-Vorrichtung gemäß der siebten oder achten Ausführungsform kann, wenn ein genaues Muster für die Photomaske verwendet wird, um die Gateelektrode 7c in Fig. 32 vorzusehen, die SOI-Vorrichtung gemäß der siebten oder achten Ausführungsform hergestellt werden durch Ausführen der nach­ folgenden Schritte.

Claims (14)

1. Halbleitervorrichtung mit einem SOI-Substrat mit einem Substrat (1), einer begrabenen Isolierschicht (2), die auf dem Substrat gebildet ist, und ei­ ner Halbleiterschicht (3), die auf der begrabenen Isolier­ schicht gebildet ist,
einer Teiltrennschicht (5b), die eine Isolierschicht werden soll und in der Nachbarschaft einer Oberfläche der Halbleiter­ schicht ohne Kontakt zu der begrabenen Isolierschicht gebildet ist,
einem Halbleiterelement (TR1, TR2), das einen Teil der Halb­ leiterschicht aufweisend gebildet ist, und
einem Dummybereich (DM1 bis DM3), der keine Funktion als ein Element besitzt und mit dem Halbleiterelement die Teiltrenn­ schicht dazwischen anordnet und einen anderen Teil der Halb­ leiterschicht aufweisend gebildet ist.
2. Halbleitervorrichtung nach Anspruch 1, weiter mit einer vollständigen Trennschicht (5a), die eine Isolierschicht sein soll, die in Kontakt mit der begrabenen Isolierschicht durch die Halbleiterschicht gebildet ist, und einem Dummybereich (DM1 bis DM3) mit keiner Funktion als ein Element, der mit dem Halbleiterelement die vollständige Iso­ lierschicht dazwischen anordnet und einen anderen Teil der Halbleiterschicht aufweisend gebildet ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der ein Dotierstoff eines vorbestimmten Leitungstyps in die Halb­ leiterschicht des Dummybereichs (3c, 3a, 6c, 3d) injiziert ist.
4. Halbleitervorrichtung nach Anspruch 3, bei der eine Wan­ ne (3a, 3b) des vorbestimmten Leitungstyps in der Halbleiter­ schicht gebildet ist, und
die Halbleiterschicht des Dummybereichs ein Teil der Wanne ist.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der eine Dummyleitung (12c, 13c) mit einer Oberfläche der Halbleiterschicht des Dummybereichs verbunden ist.
6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, bei der der Dummybereich ein Dummygate mit einer Dummygateiso­ lierschicht (4b, 4c), die auf einer Oberfläche des anderen Teils der Halbleiterschicht gebildet ist, und eine Dummyga­ teelektrode (7b, 7c), die auf der Dummygateisolierschicht ge­ bildet ist, aufweist.
7. Halbleitervorrichtung nach Anspruch 6, bei der eine fe­ ste Spannung (Vdm) an die Dummygateelektrode angelegt ist.
8. Halbleitervorrichtung nach Anspruch 6, bei der das Dum­ mygate teilweise auf dem anderen Teil der Halbleiterschicht vorgesehen ist und
ein Dotierstoff des vorbestimmten Leitungstyps in einen Ab­ schnitt des anderen Teils der Halbleiterschicht, der nicht mit dem Dummygate bedeckt ist, injiziert ist.
9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, weiter mit einem Dummykontaktstopfen (12e), der elektrisch mit der Halbleiterschicht und der Dummygateelektrode in den Dummy­ bereich verbunden ist, und
einer Dummyleitung, die mit dem Kontaktstopfen verbunden ist.
10. Halbleitervorrichtung nach einem der Ansprüche 6 bis 9, bei der das Dummygate eine Kreuzform aufweist, und
die Halbleiterschicht des Dummybereichs ein Parallelogramm mit vier Seiten parallel zu jeder Seite, die die Kreuzform des Dummygates bildet, bildet.
11. Verfahren zum Anordnen eins Dummybereichs mit den Schritten:
  • a) Vorbereiten eines ersten Musters (3c1), in dem eine Mehr­ zahl von Dummybereichen regelmäßig angeordnet ist,
  • b) Vorbereiten eines zweiten Musters, in dem das jeweilige Muster eines Elements und einer Schaltung oder ein Muster ei­ ner Wand beschrieben ist, und
  • c) Überlagern der ersten und zweiten Mustern, um den Dummybe­ reich in einem Abschnitt zu löschen, der auf dem Element und der Schaltung oder einem Grenzbereich der Wanne überlagert ist, wodurch eine Anordnung der Dummybereiche bestimmt wird.
12. Verfahren zum Anordnen eines Dummybereichs nach Anspruch 11, bei dem die Anordnung des Dummybereichs bestimmt wird durch Löschen des Dummybereichs, der um das Muster herum vor­ handen ist, zusätzlich zu dem Dummybereich in einem Abschnitt, der auf dem Muster in dem Schritt (c) überlagert wird.
13. Verfahren zum Anordnen eines Dummybereichs nach Anspruch 11 oder 12, bei der ein anderer Dummybereich (3c2) mit einer von einer Größe des Dummybereichs verschiedenen Größe erneut in einer Position vorgesehen wird, in der der Dummybereich ge­ löscht ist, derart, daß er nicht auf dem Muster in dem Schritt (c) überlagert wird.
14. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
  • a) Vorbereiten eines SOI-Substrats mit einem Substrat (1), einer begrabenen Isolierschicht (2), die auf dem Substrat ge­ bildet ist, und einer Halbleiterschicht (3), die auf der be­ grabenen Isolierschicht gebildet ist,
  • b) Bilden einer Teiltrennschicht (5b), die eine Isolier­ schicht ohne Kontakt mit der begrabenen Isolierschicht sein soll, in der Nachbarschaft einer Oberfläche der Halbleiter­ schicht,
  • c) Bilden eines Halbleiterelements (TR1, TR2) auf einem Teil der Halbleiterschicht, und
  • d) Bilden eines Dummybereichs (DM1 bis DM3) ohne Funktion als ein Element auf einem anderen Teil der Halbleiterschicht, wäh­ rend mit dem Halbleiterelement die Teiltrennschicht gleichzei­ tig in dem Schritt (c) dazwischen angeordnet wird.
DE10059620A 2000-04-03 2000-12-01 Halbleitervorrichtung,Verfahren zum Herstellen derselben und Verfahren zum Anordnen eines Dummybereiches Ceased DE10059620A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000100437A JP4698793B2 (ja) 2000-04-03 2000-04-03 半導体装置

Publications (1)

Publication Number Publication Date
DE10059620A1 true DE10059620A1 (de) 2001-10-18

Family

ID=18614644

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10059620A Ceased DE10059620A1 (de) 2000-04-03 2000-12-01 Halbleitervorrichtung,Verfahren zum Herstellen derselben und Verfahren zum Anordnen eines Dummybereiches

Country Status (6)

Country Link
US (1) US6455894B1 (de)
JP (1) JP4698793B2 (de)
KR (1) KR100373287B1 (de)
DE (1) DE10059620A1 (de)
FR (1) FR2807211B1 (de)
TW (1) TW477067B (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158359A (ja) * 2000-11-21 2002-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3719650B2 (ja) * 2000-12-22 2005-11-24 松下電器産業株式会社 半導体装置
US6787422B2 (en) * 2001-01-08 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Method of body contact for SOI mosfet
JP2002208705A (ja) 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
KR100897474B1 (ko) * 2002-06-29 2009-05-14 매그나칩 반도체 유한회사 바이폴라 트랜지스터의 제조방법
KR100728173B1 (ko) * 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
JP4371710B2 (ja) * 2003-06-09 2009-11-25 キヤノン株式会社 半導体基体、半導体装置及びこれらの製造方法
JP4651920B2 (ja) * 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4561060B2 (ja) * 2003-07-28 2010-10-13 パナソニック株式会社 半導体装置及びその製造方法
US6930351B2 (en) 2003-08-14 2005-08-16 Renesas Technology Corp. Semiconductor device with dummy gate electrode
US20050056881A1 (en) * 2003-09-15 2005-03-17 Yee-Chia Yeo Dummy pattern for silicide gate electrode
US7109532B1 (en) * 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP5172083B2 (ja) * 2004-10-18 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法、並びにメモリ回路
US7883979B2 (en) * 2004-10-26 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device with reduced floating body effect
US20060091423A1 (en) * 2004-10-29 2006-05-04 Peter Poechmueller Layer fill for homogenous technology processing
KR100641555B1 (ko) * 2004-12-30 2006-10-31 동부일렉트로닉스 주식회사 트랜치 소스 구조를 갖는 수평형 디모스 트랜지스터
JP5091462B2 (ja) * 2006-01-19 2012-12-05 パナソニック株式会社 セルおよび半導体装置
US20090087956A1 (en) * 2007-09-27 2009-04-02 Texas Instruments Incorporated Dummy Contact Fill to Improve Post Contact Chemical Mechanical Polish Topography
KR100967037B1 (ko) * 2007-10-17 2010-06-29 주식회사 하이닉스반도체 퓨즈 박스 및 그 형성 방법
US7880229B2 (en) * 2007-10-18 2011-02-01 Globalfoundries Inc. Body tie test structure for accurate body effect measurement
US7994577B2 (en) * 2008-07-18 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection structures on SOI substrates
CN101872737A (zh) * 2010-01-28 2010-10-27 中国科学院上海微系统与信息技术研究所 一种抑制soi浮体效应的mos结构及其制作方法
US8598656B2 (en) * 2010-03-08 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming ESD protection device
KR101804420B1 (ko) * 2010-06-14 2018-01-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8217464B2 (en) * 2010-08-06 2012-07-10 Altera Corporation N-well/P-well strap structures
JP2011146733A (ja) * 2011-03-18 2011-07-28 Renesas Electronics Corp 半導体装置の製造方法
US8796855B2 (en) 2012-01-13 2014-08-05 Freescale Semiconductor, Inc. Semiconductor devices with nonconductive vias
US9143123B2 (en) * 2012-07-10 2015-09-22 Infineon Technologies Ag RF switch, mobile communication device and method for switching an RF signal
CN105633134B (zh) * 2014-10-28 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体栅极版图及其修正方法、半导体结构形成方法
FR3036846B1 (fr) * 2015-05-29 2018-06-15 Stmicroelectronics (Crolles 2) Sas Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant
KR102420539B1 (ko) * 2015-08-26 2022-07-14 에스케이하이닉스 주식회사 반도체 장치
US10249621B2 (en) * 2016-12-15 2019-04-02 Texas Instruments Incorporated Dummy contacts to mitigate plasma charging damage to gate dielectrics
KR101927667B1 (ko) * 2018-03-15 2018-12-10 한국과학기술원 단일 사건 현상과 누적 이온화 현상에 강인한 내방사선 단위 모스펫

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463238A (en) * 1992-02-25 1995-10-31 Seiko Instruments Inc. CMOS structure with parasitic channel prevention
JPH0832039A (ja) 1994-07-12 1996-02-02 Nippondenso Co Ltd 半導体装置およびその製造方法
US5910017A (en) * 1996-02-21 1999-06-08 Texas Instruments Incorporated Increasing uniformity in a refill layer thickness for a semiconductor device
US5767549A (en) * 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure
JPH1041406A (ja) * 1996-07-18 1998-02-13 Mitsubishi Electric Corp 半導体装置
DE69738012T2 (de) * 1996-11-26 2007-12-13 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleitervorrichtung und deren Herstellungsverfahren
JP3648343B2 (ja) * 1997-01-14 2005-05-18 株式会社東芝 半導体装置
JP3371756B2 (ja) 1997-05-16 2003-01-27 株式会社デンソー 半導体基板の製造方法
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
KR100296130B1 (ko) * 1998-06-29 2001-08-07 박종섭 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법
KR100272166B1 (ko) * 1998-06-30 2000-11-15 윤종용 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법
JP4540146B2 (ja) * 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2000216388A (ja) * 1999-01-21 2000-08-04 Mitsubishi Electric Corp 半導体装置
JP2001077368A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6281593B1 (en) * 1999-12-06 2001-08-28 International Business Machines Corporation SOI MOSFET body contact and method of fabrication

Also Published As

Publication number Publication date
FR2807211B1 (fr) 2004-12-17
JP4698793B2 (ja) 2011-06-08
KR100373287B1 (ko) 2003-02-25
TW477067B (en) 2002-02-21
US6455894B1 (en) 2002-09-24
KR20010096517A (ko) 2001-11-07
FR2807211A1 (fr) 2001-10-05
JP2001284599A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
DE10059620A1 (de) Halbleitervorrichtung,Verfahren zum Herstellen derselben und Verfahren zum Anordnen eines Dummybereiches
DE4110645C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE69832310T2 (de) Ein bistabiler SCR-ähnlicher Schalter für den ESD-Schutz von Silizium-auf-einem-Isolator integrierten Schaltkreisen
DE19819438C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Silizid-Schutzschicht
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4239142A1 (de)
DE10236682A1 (de) Halbleitervorrichtung
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE69934360T2 (de) Verfahren zur Herstellung von gegen elektrostatische Entladung geschützten Bauelementen mit selbstausgerichteter Silicidstruktur
DE19907070C2 (de) Halbleiterkontakt und zugehöriges Herstellungsverfahren
DE10344862A1 (de) Verfahren zur Herstellung eines dicken Isolationskragens mit reduzierter Länge
DE19844710C2 (de) Mit einer Submikrometer-CMOS-Technik kompatible integrierte Halbleiterschaltung mit einem lateralen Bipolartransistor und diesbezügliches Herstellungsverfahren
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE10116800A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19824242A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE19845058A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection