JPH02253653A - パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路 - Google Patents

パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路

Info

Publication number
JPH02253653A
JPH02253653A JP2042736A JP4273690A JPH02253653A JP H02253653 A JPH02253653 A JP H02253653A JP 2042736 A JP2042736 A JP 2042736A JP 4273690 A JP4273690 A JP 4273690A JP H02253653 A JPH02253653 A JP H02253653A
Authority
JP
Japan
Prior art keywords
integrated circuit
monolithic integrated
circuit structure
stage
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2042736A
Other languages
English (en)
Inventor
Mario Paparo
マリオ　パパロ
Sergio Palara
セルジオ・パラーラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH02253653A publication Critical patent/JPH02253653A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、パワートランジスタに対する駆動（８号のレ
ベル変換回路コンポーネントを持つ２段駆動システム、
特に、半ブリツジ回路のためのモノリシック集積回路に
かかわる。
パワーエレクトロエックスの分野において、高い電圧（
約５００Ｖ）を受ける半ブリツジ回路におけるトランジ
スタの駆動は通常、２つの駆動段の使用を必要とし、そ
のうちの一方は、“上段゛と呼ばれ、高い供給電圧に等
しい接地として扱われる基板電圧に達することになるが
、“下段“と呼ばれる他方は、より低い電圧（例えば、
１０〜１５■）で供給される。
この型式の駆動システムにおいて、もしもその制御信号
がその下段において印加されるならば、その上段は、そ
の同じ信号によっても又はその操作によっても同様に駆
動されることが可能でなければならない。
それ故、それら２つの段間には、その下段からの駆動信
号を上段へと転送できる電気的接続が与えられねばなら
ぬが、かかる電気的接続は、問題の高い電圧に耐えるこ
とのできる回路コンポーネント（例えば、トランジスタ
）でもって実施されなければならない。
もしも駆動システムの集積化を単一のチップ上で実施し
たいならば、それは、Ｐ型の半導体基板に関して周知の
高電圧技法を利用することでもって可能である。しかし
ながら、この方法では、２つの駆動段の内部コンポーネ
ントのような非常に低い電圧にさらされるものを含むシ
ステムのすべての回路コンポーネントが高電圧に耐える
ように製造される。これは、高電圧技法でもって達成さ
れるコンポーネントが、動作電圧に関するサイズの二乗
に依存するため、低電圧技法でもって達成されるコンポ
ーネントの面積よりもはるかに大きい半導体材料の面積
を占有するので、不経済である。
本発明の目的は、２つの駆動段の内部におけるすべての
コンポーネントに対して低電圧技法を利用して、パワー
トランジスタに対する駆動信号のレベル変換回路コンポ
ーネントをもつ２段駆動システムのためのモノリシック
集積回路を作ることにある。
本発明によると、かかる目的は、半導体基板と、その駆
動システムに印加される高い供給電圧に耐えるような特
性を持つ重畳された第１のエピタキシャル層と、それ自
体を互いに絶縁できる前記第１の層の介在領域を規定す
るような距離において前記第１のエピタキシャル層に埋
め込まれそして拡散された第１及び第２の絶縁ポケット
と、後者の内部にあって、その２つの駆動段を横切って
印加される低い電圧に耐えるような特性を持つ第２のエ
ピタキシャル層のそれぞれの埋め込まれた層及び重畳さ
れた領域と、前記第１のエピタキシャル層の前記領域上
に重畳された前記第２のエピタキシャル層の別な領域と
を備え、前記絶縁ポケットの前記領域はその２つの駆動
段をそれぞれ形成するように構成されており、前記側な
領域はそのレベル変換回路コンポーネントを形成するよ
うに構成されていて、そこには、その高い供給電圧に対
して前記回路コンポーネントを保護するための手段が与
えられていることを特徴とするモノリシック集積回路で
もって達成される。
かくして、ここでは、それが受ける高い電圧に耐えるレ
ベル変換回路コンポーネントを許容すると同時に、２つ
の駆動段の内部コンポーネントの形成を低電圧技法でも
って可能にしたモノリシック集積回路が達成される。か
くして、その駆動段のサイズが減少され、結果的に、そ
のモノリシック構造はコンパクトで、しがも廉価になる
。
以下、添付図面に単なる例として示す幾つかの可能な実
施例を参照して本発明を詳細に記述する。
第１図には、高電圧電源Ｖｃｃ　（例えば、５００　Ｖ
　）と接地との間に直列に接続された２つのパワートラ
ンジスタＴ１及びＴ２により形成された半ブリツジ回路
が示されている。半ブリッジの出力ＵはトランジスタＴ
１とＴ２との間における中間の分岐点において得られる
。例示されている例において、後者は、ｐチャンネル及
びｎチャンネル型の２つのＩＧＢＴ　（絶縁ゲート・バ
イポーラ・トランジスタ）トランジスタにより構成され
ている。
２つのパワートランジスタＴ１及びＴ２のゲート駆動は
、バイポーラ・コンポーネントにより形成された上部及
び下部駆動段ＤＲＹ、及びＤＲ２によりそれぞれ実施さ
れ、そこにおいて、上部駆動段ＤＰＩはＶｃｃ電源に接
続された高い電圧にある上側ラインＬＩＭと低い電圧に
ある下側ライン１２ｍとの間に配列され、下部駆動段Ｄ
Ｒ２は高い電圧にある上側ラインＬ２Ｍと接地との間に
配列されている。
２つの駆動段ＤＰＩ及びＤＲ２の外部において、ゼナー
・ダイオードｚ１はラインＬＩＭをラインＬＩＩ１１に
接続し、抵抗ＲはラインＬ１ｍをラインＬ２Ｍに接続し
、そしてゼナー・ダイオードＺ２はラインＬ２Ｍを接地
している。
下部駆動段ＤＲ２は適当な駆動信号に対する入力Ｉを持
っている。トランジスタＴ３は、２つの駆動段ＤＲＩと
ＤＲ２との間に接続されていて、その下段ＤＲ２から上
段ＤＲＩへの駆動信号のレベル変換を実施する。
記述された構造において、その上部駆動段ＤＲＩは高い
電圧Ｖｃｃによりじかに駆動され、そしてかかる段の内
側における回路コンポーネントは、ゼナー・ダイオード
Ｚ１のゼナー電圧Ｖｌ　（例えば、１２■）よりも小さ
いか又はそれに等しいそれらの端子を横切った最大電圧
を受けることになる。
上段ＤＲＩにより吸収される電流は主として抵抗Ｒを流
れそして、その最大の供給電圧がゼナー・ダイオードＺ
２のゼナー電圧ν２（例えば、１２■）よりも小さいか
又はそれに等しい下段ＤＲ２に給電する。
また、電流の一部分は、端子Ｖｃｃと接地との間におけ
る高い電圧に耐えなければならないトランジスタＴ３を
通過する。トランジスタＴ３を通して流れる電流の変調
は下段ＤＲ２と上段ＤＲＩとの間における所望のレベル
変換を可能にする。
また、抵抗ＲはＶｃｃ　−（Ｖｌ−）−Ｖ２）に等しい
高い電圧に耐えなければならない。
第２図の駆動システムの一般的図は、２つの電力トラン
ジスタＴ１及びＴ２が同じ形態にあるので、第１図のも
のに類似している。唯一の変更は２つの駆動段ＤＲＩ及
びＯＲ２に対して利用されている内部コンポーネントの
型式であって、ここでは、ＭＯＳ型が使用されている。
駆動段の外部接続及び全システムの動作モードは変らな
い。
しかしながら、第３図は、２つの電力トランジスタＴＩ
及びＴ２が共にｎチャンネルＩＧＢＴ型である半ブリツ
ジ回路を示している。上部駆動段ＤＰＩの内部回路図は
第１図のものと同じで、下部駆動段ＯＲ２の内部回路図
が僅かばかり変更されている。つまり、上段ＤＲＩの上
側ラインＬＩＭはダイオードＤ１を通じてバッテリＢに
よって給電されそしてブーストラップコンデンサＣを通
して該上段ＤＲＩの下側ラインＬ１ｍに接続され、そし
て下段ＤＲ２の上側ラインＬ２ＭはバッテリＢからじか
に給電されている。
この場合、上段ＤＲＩには電圧Ｖｌ　＝　ＶＢ　−ＶＢ
ＥＤＩが供給されるが、前式において、ＶＢはバッテリ
Ｂにより作り出される電圧であり、そしてＶＢＥＤＩは
ダイオードＤ１を横切った電圧降下である。これに対し
、下段ＯＲ２には電圧Ｖ２　＝　ＶＢにより供給される
。かくして、上段ＤＲＩはフローテングして、出力Ｕに
おける電圧を追従する。ラインＬＩＭはＶｃｃ　＋　Ｖ
ｌとｖｌとの間で変動するが、上段ＤＲＩを横切った電
圧ＶｌはＶＢ　−ＶＢＥＤＩに等しくとどまる。
このことは、レベル変換トランジスタＴ３がｖＣＣ＋ν
１と接地との間で変わる電圧にさらされることを意味し
ており、これは、高い電圧に耐えなければならない別な
ケースである。
第４図の駆動システムの一般的な図は基本的に第３図の
ものと同じであるが、第４図では、第２図の場合のよう
に、ＭＯＳ型の集積コンポーネントを利用している。そ
の駆動段の外部接続及びシステムの動作モードはまった
く同じである。
本発明によると、第１図〜第４図において例として示さ
れている駆動システムのいづれか又はすべての、並びに
半ブリツジ回路に含まれている電力トランジスタに対す
るいづれかの他の駆動システムの２つの駆動段１）Ｒ１
、ＯＲ２及びレベル変換トランジスタＴ３を、単一のモ
ノリシック構造において、つまり、単一のチップ上で集
積することが可能であり、そこにおいて、２つの駆動段
は低電圧技法でもって実施され、レベル変換トランジス
タは高電圧技法でもって実施される。
第５図及び第６図は、第１図及び第３図に例示されてい
るバイポーラ・コンポーネントを持つ駆動システムのモ
ノリシック集積回路構造を示している。
それらの図において、Ｎ＋型のシリコンの基板１上には
、その駆動システムに印加される最大の電源電圧（例え
ば、５００Ｖ）に耐えるような特性を持つＮ−型の第１
のエピタキシャル層２が重畳されている。
エピタキシャル層２上には、その介在領域２５を規定す
るような距離“ｄ　＋ｉにおいて配列された２つの分離
せる絶縁ポケット３及び４が植え付けられてそして拡散
されている。領域２５の上述した距離及びそのドーピン
グは、前記絶縁ポケット３及び４を互いに絶縁するよう
に選ばれる。
絶縁ポケット３及び４の内側にはＮ゛型のそれぞれの埋
め込まれた層６及び７が植え付けられ、その上部には、
２つの駆動段ＤＲＩ及びＯＲ２を横切って印加される低
い電圧（例えば、２０　Ｖ　）に耐えるような特性を持
つエピタキシャル層８及び９のそれぞれの領域が成長さ
れている。また、エピタキシャルＮ２の領域２５上には
、エピタキシャル層５の同様な領域が成長されている。
２つの低電圧のエピタキシャル領域８及び９は２つの駆
動段ＤＲＩ及びＯＲ２の内部コンポーネントを形成する
ように構成されている。
絶縁ポケット３は上部駆動段ＤＰＩの下側ラインＬ１ｍ
に一致した端子１０に接続され、そして絶縁ポケット４
は接地されている。
それ自体周知の技術でもって実施される２つの駆動段の
内部コンポーネントの形成中には、ベース領域１１、エ
ミッタ領域１２及びコレクタ領域１３を持つレベル変換
トランジスタＴ３も、これ又周知の技術でもって与えら
れる。トランジスタ１３のベース及びエミッタ領域は下
段ＤＲ２に接続され、トランジスタＴ３のコレクタ領域
は、絶縁ポケット３とエピタキシャル層２５及び５とに
より形成されたダイオードＤ２の導通を除外するような
点において上段ＤＰＩに接続されている。
当然のことに、第５図に示されている実施例は限定的で
ない例として参照されたい。
異なる接続はシリコン酸化物の上部層１５を通過する電
気的接点１４によって行われる。
第６図に示されているように、低電圧駆動段ＤＲ２の絶
縁ポケット４には、エピタキシャル層５に植え付けられ
てそしてリング態様においてそのポケット自体を完全に
包囲していて、ドーピングＰ−及びＰ−をそれぞれ持つ
横面延長部２０及び２１が与えられている。前記延長部
、すなわち、リング２０及び２１の役割は、接地電位を
持つ絶縁ポケット４に関してエピタキシャル層５の電圧
を保持し、上述したエピタキシャル層における電界のラ
インを修正し、それにより、絶縁ポケット４の隣接領域
１９と領域５との間におけるＮ−Ｐ接合の破損を回避さ
せることである。
リング２０及び２１がないとすると、その破損はその装
置に印加される電圧よりも低い電圧において生じること
がある。
また、第６図において、トランジスタＴ３のベース領域
１１には、エピタキシャル層５での電界のラインを修正
しそして領域５と領域１１との間におけるＮ−Ｐ接合の
破損を回避させるための延長部、すなわち、リング２２
及び２３が与えられている。
第７図は、第２図及び第４図に例示されているＭＯＳコ
ンポーネントを持つ駆動システムのモノリシック集積回
路構造を示している。
第５図の構造に対する差異は非常に僅かであって、概念
的には存在しない。図からも見られるように、そこでは
、フローテングゲート１６が異なるＭＯＳコンポーネン
トに対して与えられている。第６図の詳細はほぼ全体に
おいて第７図にも適用可能である。
図面からも明らかなように、第５図及び第６図は、第１
図〜第４図の回路を実施する全モノリシック集積回路構
造の一部分のみ、つまり、トランジスタＴ３と、駆動段
ＤＰＩ及びＯＲ２の隣接端部とに関してのみ示している
。駆動段に関連した残りの部分は、周知の技術であって
、発明性はないものと考えられる。
第８図及び第９図は第６図の構造の変形例を示しており
、トランジスタＴ３のベース領域１１とエミッタ領域１
２とは、絶縁ポケット４の外側で、リング２０及び２１
の内側に配列されている。この場合、トランジスタＴ３
はそのリング２２及び２３を持っておらず、それらの保
護機能はリング２０及び２１によって実施されている。
トランジスタＴ３を下段ＤＲ２の領域の周辺に持つ第８
図及び第９図に示されているものは、本発明の好ましい
実施例ではあるが、それは、トランジスタＴ３が、例え
ば第５図〜第７図でのような１つの段とその隣りとの間
での異なる位置や、駆動段ＯＲ２の中央位置付近には置
けないとか、チップ上にはどの点にも置けないというこ
とを意味していない。また、それは、動作中における高
い電圧に耐えられないために、駆動段ＤＲＩの内側に配
置させることができない。
以上、本発明によるモノリシック集積回路構造がバイポ
ーラ型か又はＭＯＳ型のコンポーネントに基づいて記述
されたけれども、それは、両バイポーラ及びＭＯＳコン
ポーネントを持つ混成構造でもって実施することも可能
である。
【図面の簡単な説明】
第１図は、上側をｐチャンネル型そして下側をｎチャン
ネル型とし、ＩＧＢＴ型の電力トランジスタで構成され
た半ブリツジ回路に対するバイポーラ・コンポーネント
を持つ２段駆動システムの回路図である。第２図は、Ｍ
ＯＳコンポーネントでもって実施された上記と同様な駆
動システムの回路図である。第３図は、共にｎチャンネ
ル型とし、ＩＧＢＴ型の電力トランジスタで構成された
半ブリツジ回路に対するバイポーラ・コンポーネントを
持つ２段駆動システムの回路図である。第４図は、ＭＯ
Ｓコンポーネントでもって実施された上記と同様な駆動
システムの回路図である。 第５図は、第１図及び第３図に例示されている型式のバ
イポーラ・コンポーネントを持つ回路を形成する本発明
によるモノリシック集積回路構造の主要部の概略断面図
である。 第６図は、２つの駆動段間にレベル変換回路コンポーネ
ントが形成されている、第５図の構造の中央部を示す、
拡大した詳細断面図である。 第７図は、第２図及び第４図に示されている型式のＭＯ
Ｓコンポーネントを持つ回路を形成する、本発明による
モノリシック集積回路構造の主要部の概略断面図である
。第８図及び第９図は、それぞれ、バイポーラ・コンポ
ーネントを持つ回路図に対する本発明によるモノリシッ
ク集積回路構造の異なる実施例の中央部の、上部から見
た平面図及び第８図の線ＩＸ−ＩＸに沿って取られた断
面図である。 １・・・半導体基板、２・・・エピタキシャル層、３゜
４・・・絶縁ポケット、５・・・介在領域、６．７・・
・埋め込まれた層、８，９・・・重畳さた領域、２０．
２１゜２２．２３・・・保護領域、２５・・・領域、Ｄ
ＲＩ　、　ＤＲ２・・・駆動段、Ｔ３・・・レベル変換
回路コンポーネント。 代理人　弁理士　小　川　信　−

Claims (1)

  1. 【特許請求の範囲】 １、パワートランジスタに対する駆動信号のレベル変換
    回路コンポーネントを持つ２段駆動システムのためのモ
    ノリシック集積回路構造において、半導体基板（１）と
    、その駆動システムに印加される高い供給電圧に耐える
    ような特性を持つ重畳された第１のエピタキシャル層（
    ２）と、それぞれから絶縁できる前記第１の層（２）の
    介在領域（５）を規定するような距離において該第１の
    エピタキシャル層（２）に植え付けられてそして拡散さ
    れた第１及び第２の絶縁ポケット（３、４）と、その後
    者の内部にあって、その２つの駆動段を横切って印加さ
    れる低い電圧に耐えるような特性を持つ第２のエピタキ
    シャル層のそれぞれの埋込まれた層（６、７）及び重畳
    された領域（８、９）と、前記第１のエピタキシャル層
    の前記領域（２５）上に重畳された前記第２のエピタキ
    シャル層の別な領域（５）とを備え、前記絶縁ポケット
    （３、４）の前記領域（８、９）は２つの駆動段（ＤＲ
    １、ＤＲ２）を形成するようにそれぞれ設計され、前記
    別な領域（５）はレベル変換回路コンポーネント（Ｔ３
    ）を形成するように設計されていて、そこでは、高い供
    給電圧に対して前記回路コンポーネント（Ｔ３）を保護
    するための手段（２０、２１；２２、２３）が与えられ
    ていることを特徴とするモノリシック集積回路構造。 ２、前記回路コンポーネント（Ｔ３）が前記駆動段（Ｄ
    Ｒ１、ＤＲ２）の領域の外部に形成されており、前記保
    護手段（２０、２１；２２、２３）が前記回路コンポー
    ネント（Ｔ３）の横表面環状延長部（２２、２３）によ
    って構成されていることを特徴とする請求項１記載のモ
    ノリシック集積回路構造。 ３、前記回路コンポーネント（Ｔ３）は前記低電圧駆動
    段（ＤＲ２）の領域の内側に形成されており、前記保護
    手段（２０、２１；２２、２３）が前記低電圧段（ＤＲ
    ２）の絶縁ポケット（４）の横表面環状延長部（２０、
    ２１）によって構成されていることを特徴とする請求項
    １記載のモノリシック集積回路構造。 ４、前記回路コンポーネント（Ｔ３）が、前記横面延長
    部（２０、２１）の付近での前記低電圧段（ＤＲ２）の
    周辺に形成されていることを特徴とする請求項３記載の
    モノリシック集積回路構造。 ５、前記基板（１）１がＮ＾＋型のシリコンによって形
    成されていることを特徴とする請求項１記載のモノリシ
    ック集積回路構造。 ６、前記上部駆動段（ＤＲ１）の絶縁ポケット（３）が
    、該上段（ＤＲ１）の低い電圧（Ｌ１ｍ）での下側ライ
    ンと一致した端子（１０）に接続されていることを特徴
    とする請求項１記載のモノリシック集積回路構造。 ７、前記下部駆動段（ＤＲ２）の絶縁ポケット（４）が
    接地されていることを特徴とする請求項１記載のモノリ
    シック集積回路構造。 ８、前記レベル変換トランジスタ（Ｔ３）がバイポーラ
    型であることを特徴とする請求項１記載のモノリシック
    集積回路構造。 ９、前記レベル変換トランジスタ（Ｔ３）がＭＯＳ型で
    あることを特徴とする請求項１記載のモノリシック集積
    回路構造。 １０、前記レベル変換トランジスタ（Ｔ３）が、上段（
    ＤＲ１）の絶縁ポケット（３）とそれらポケット自体の
    外側での前記エピタキシャル層（２、５）との間でのダ
    イオード（Ｄ２）からの導通を除外するように前記上段
    （ＤＲ１）に接続されたコレクタを持っていることを特
    徴とする請求項１記載のモノリシック集積回路構造。 １１、前記駆動、段（ＤＲ１、ＤＲ２）がバイポーラ型
    の集積コンポーネントにより構成されていることを特徴
    請求項１記載のモノリシック集積回路構造。 １２、前記駆動段（ＤＲ１、ＤＲ２）はＭＯＳ型の集積
    コンポーネントにより構成されていることを特徴とする
    請求項１記載のモノリシック集積回路構造。 １３、前記駆動段（ＤＲ１、ＤＲ２）が、ＭＯＳ型及び
    バイポーラ型の混成の集積コンポーネントにより構成さ
    れていることを特徴とする請求項１記載のモノリシック
    集積回路構造。
JP2042736A 1989-02-27 1990-02-26 パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路 Pending JPH02253653A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT19570A/89 1989-02-27
IT8919570A IT1228900B (it) 1989-02-27 1989-02-27 Struttura integrata monolitica per sistema di pilotaggio a due stadi con componente circuitale traslatore di livello del segnale di pilotaggio per transistori di potenza.

Publications (1)

Publication Number Publication Date
JPH02253653A true JPH02253653A (ja) 1990-10-12

Family

ID=11159148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042736A Pending JPH02253653A (ja) 1989-02-27 1990-02-26 パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路

Country Status (6)

Country Link
US (1) US5072278A (ja)
EP (1) EP0385524B1 (ja)
JP (1) JPH02253653A (ja)
KR (1) KR900013643A (ja)
DE (1) DE69022262T2 (ja)
IT (1) IT1228900B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157281A (en) * 1991-07-12 1992-10-20 Texas Instruments Incorporated Level-shifter circuit for integrated circuits
EP0544048B1 (en) * 1991-11-25 1997-06-18 STMicroelectronics S.r.l. Integrated bridge device optimising conduction power losses
EP0580256B1 (en) * 1992-07-20 1997-10-08 Koninklijke Philips Electronics N.V. Semiconductor device for high voltages
DE69207410T2 (de) * 1992-09-18 1996-08-29 Cons Ric Microelettronica Monolithisch integrierte Brückenschaltung mit Transistoren und entsprechendes Herstellungsverfahren
DE69420565T2 (de) * 1994-10-27 2000-03-30 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Treiberschaltung für elektronische Halbleiterbauelemente mit wenigstens einem Leistungstransistor
US5495123A (en) * 1994-10-31 1996-02-27 Sgs-Thomson Microelectronics, Inc. Structure to protect against below ground current injection
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
SG66453A1 (en) * 1997-04-23 1999-07-20 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
US5834826A (en) * 1997-05-08 1998-11-10 Stmicroelectronics, Inc. Protection against adverse parasitic effects in junction-isolated integrated circuits
CN100339946C (zh) * 2004-12-22 2007-09-26 中国电子科技集团公司第二十四研究所 小比导通电阻的集成化大电流功率器件结构的设计方法
US9214457B2 (en) * 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
JP6384201B2 (ja) * 2014-08-28 2018-09-05 セイコーエプソン株式会社 集積回路装置及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117860A (ja) * 1984-09-21 1986-06-05 エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− モノリシツク集積電力半導体装置
JPS6379366A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 半導体装置の製造方法
JPS6392058A (ja) * 1986-10-01 1988-04-22 エスジーエス・マイクロエレットロニカ・エス・ピー・エー モノリシック高電圧半導体デバイスの製造方法
JPS63174572A (ja) * 1987-01-14 1988-07-19 Matsushita Electric Works Ltd インバ−タ装置
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4646124A (en) * 1984-07-30 1987-02-24 Sprague Electric Company Level shifting BIMOS integrated circuit
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117860A (ja) * 1984-09-21 1986-06-05 エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− モノリシツク集積電力半導体装置
JPS6379366A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 半導体装置の製造方法
JPS6392058A (ja) * 1986-10-01 1988-04-22 エスジーエス・マイクロエレットロニカ・エス・ピー・エー モノリシック高電圧半導体デバイスの製造方法
JPS63174572A (ja) * 1987-01-14 1988-07-19 Matsushita Electric Works Ltd インバ−タ装置
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
KR900013643A (ko) 1990-09-06
EP0385524A2 (en) 1990-09-05
US5072278A (en) 1991-12-10
EP0385524A3 (en) 1991-08-14
EP0385524B1 (en) 1995-09-13
IT8919570A0 (it) 1989-02-27
DE69022262T2 (de) 1996-05-15
IT1228900B (it) 1991-07-09
DE69022262D1 (de) 1995-10-19

Similar Documents

Publication Publication Date Title
US4862233A (en) Integrated circuit device having vertical MOS provided with Zener diode
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US6455902B1 (en) BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
US5041895A (en) Mixed technology integrated device comprising complementary LDMOS power transistors, CMOS and vertical PNP integrated structures having an enhanced ability to withstand a relatively high supply voltage
JP3246807B2 (ja) 半導体集積回路装置
US7391095B2 (en) Semiconductor device
US7791139B2 (en) Integrated circuit including a semiconductor assembly in thin-SOI technology
US5446300A (en) Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit
CN108630681B (zh) 半导体集成电路装置
JPH02253653A (ja) パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路
US20200258782A1 (en) Integrated circuit chip and manufacturing method therefor, and gate drive circuit
US6972475B2 (en) Semiconductor device
US5449936A (en) High current MOS transistor bridge structure
JP2661318B2 (ja) 半導体装置
JP2000286391A (ja) レベルシフタ
JP2714996B2 (ja) 半導体集積回路装置
EP0272753B1 (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
JP2730450B2 (ja) 半導体装置
JP3077396B2 (ja) 半導体装置
JPS61280650A (ja) 入力回路
JP2001094092A (ja) パワーｍｏｓトランジスタ
JPH06334120A (ja) 半導体装置
JPS61187361A (ja) モノリシツク集積回路
JPH03148866A (ja) 半導体装置
JPH08213552A (ja) 半導体集積回路