DE2514466A1 - Integrierte halbleiteranordnung - Google Patents
Integrierte halbleiteranordnungInfo
- Publication number
- DE2514466A1 DE2514466A1 DE19752514466 DE2514466A DE2514466A1 DE 2514466 A1 DE2514466 A1 DE 2514466A1 DE 19752514466 DE19752514466 DE 19752514466 DE 2514466 A DE2514466 A DE 2514466A DE 2514466 A1 DE2514466 A1 DE 2514466A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- zone
- semiconductor
- voltage
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims description 80
- 238000002955 isolation Methods 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Amtliches Aktenzeichen:
Aktenzeichen der Anmelderin:
Neuanmeldung GE 975 010
Die Erfindung betrifft eine integrierte Halbleiteranordnung, die eine durch Isolationszonen in Bereiche unterteilte, die-aktiven
und passiven Halbleiterbauelemente enthaltende Halbleiterschicht eines ersten Leitfähigkeitstyps auf einem Substrat des entgegengesetzten
zweiten Leitfähigkeitstyps aufweist und an die ein Bezugspotential,
eine Substratspannung und mindestens eine, zwischen diesen beiden liegende Versorgungsspannung angelegt ist.
Derartig aufgebaute integrierte Halbleiteranordnungen entsprechen dem derzeitigen Stand der Technik und unterscheiden sich im
wesentlichen nur noch durch die in den isolierten Bereichen integrierten speziellen Schaltungen und deren monolytische Struktur.
Bei der Wahl der anzulegenden Betriebsspannungen ist man an mindestens
zwei Bedingungen gebunden. Die eine Bedingung ist selbstverständlich, nämlich die Betriebsspannung so zu wählen, daß
die Schaltungen ordnungsgemäß funktionieren. Die andere Bedingung j ist von kaum weniger Bedeutung und ergibt sich aus dem Erfordernis,
daß die vorzusehende Isolation zwischen den einzelnen Schaltungen in jedem Betriebszustand gewährleistet sein muß und
keine unzulässigen Substratströme fließen dürfen.
ORIGINAL INSPEC
609842/0435
25H466
Cater spezieller Berücksichtigung dieser Gesichtspunkte sei die
übliche Anordnung näher betrachtet, bei der auf ein beispielsweise P-leitendes Substrat eine N-leitende Epitaxischicht, in
!der die eigentlichen Schaltungen verwirklicht werden, aufgebracht ist und bei der die Isolation aus hochdotierten; P -leitenden,
die Epitaxieschicht bis in das Substrat durchdringenden Zonen besteht. Die Isolation der einzelnen Bereiche der Epitaxischicht
erfolgt also lateral durch die durch die P -leitenden Isolationszonen mit der N-leitenden Epitaxischicht gebildeten PN-Übergänge
und vertikal, also nach unten, durch den zwischen der N-leitenden Epitaxischicht und dem P-leitenden Substrat gebildeten PN-Übergang.
Für das ordnungsgemäße funktionieren der Isolation ist es erforderlich, daß die entsprechenden PN-Übergänge in Sperr- ·
ichtung vorgespannt sind. Im betrachteten Beispiel ist also eine gegenüber dem Bezugspotential - Vorzugsweise Massepotential negative
Substratspannung, die also auch an dem P -leitenden Isolationszonen liegt, vorzusehen. Als Versorgungsspannung für
die Schaltung selbst, ist dann eine zwischen Massepotential und dieser Substratspannung liegende Spannung zu verwenden. Im betrach
teten Beispiel liegt also am Substrat bzw. an der Isolationszone, eine negativere Spannung als die Versorgungsspannung. Auf diese
Weise wird sichergestellt, daß die isolierenden PN-Übergänge in Sperrrichtung betrieben werden, also als Isolationszonen wirken.
Damit scheinen, was die angestrebte Isolation der einzelnen, die Schaltungen oder Bauelemente enthaltenden Bereiche der Epitaxischicht,
die auch Isolationswanrien genannt werden, betrifft, keinerlei Probleme vorhanden zu sein. In Wirklichkeit treten
jedoch ernsthafte Problemen auf, die einer Lösung bedürfen. Dabei ist der Einschaltvorgang, bei dem die integrierte Halbleiteranordnung
an die Betriebsspannung angeschlossen wird, und der auf den Einschaltvorgang folgende Normalbetrieb gesondert zu betrachten
.
Während des Einschaltvorganges laufen die Betriebsspannungen, also die Versorgungsspannung und die Substratspannung unterschiedlich
schnell hoch, dabei besteht die Möglichkeit, daß die Ver-
GE 975 010
609842/043
" 3 " 25UA66
sorgungsspannung bereits ihren Endwert erreicht hat, während sich
die Substratspannung noch auf einem Wert befindet, der noch keine !Sperrung der Isolationsdioden gewährleistet. Die Isolationsdioden
sind in diesem Zustand also in Durchlaßrichtung betrieben und verursachen einen Kurzschluß. Der dadurch fließende Kurzschlußstrom
kann zur Zerstörung der Halbleiteranordnung führen.
Zur Verhinderung dieser Schwierigkeit, ist man bereits dazu übergegangen,
die Versorgungsspannung erst anzulegen, wenn die Substratspannung ihren Endwert erreicht hat und die Sperrung der
Isolationsdioden gewährleistet ist. Dieses zeitlich versetzte Zuschalten der einzelnen Betriebsspannungen erfordert außerordentlich
aufwendige Maßnahmen in der Stromversorgungseinheit.
Bei bestimmten Schaltungen ist es möglich, diesen Aufwand dadurch zu vermeiden, daß das Substrat über einen Schutzwiderstand an
die Substratspannung angelegt wird. Dieser Schutzwiderstand begrenzt die auftretenden Kurzschlußströme auf ein erträgliches
Maß. Eine entsprechende Maßnahme ist beispielsweise der Veröffentlichung "IBM Technical Disclosure Bulletin" vol. 11, Nr. 7,
Dezember 1968, Seite 866 zu entnehmen.
Die letztgenannte, einfache Lösung des Problems ist bei vielen modernen Halbleiteranordnungen nicht anwendbar. Vielfach bestehen
diese Halbleiteranordnungen aus komplizierten Strukturen mit lateralen PNP-Transistoren und vertikalen, gesättigten NPN-Transistoren,
um unter anderem den Platzbedarf zu verringern und damit die Packungsdichte der Schaltungen bei möglichst einfacher
Struktur zu erhöhen. Gerade die genannten Halbleiteranordnungen haben jedoch die Eigenschaft, daß auch im Normalbetrieb Substratströme
fließen, die durch parasitäre Transistoren hervorgerufen werden. Da diese Substratströme in ihrer Stärke außerordentlich
schwanken, wurden eingefügte Schutzwiderstände unkontrollierbare Spannungsabfälle hervorrufen, die die Funktionstüchtigkeit
der Anordnung in Frage stellen könnten. Bei diesen genannten Halbleiteranordnungen müßte man also wieder zu der
GE975O1° 609842/043S
"4" 251U66
aufwendigen Lösung mit zeitlich versetztem Zuschalten der Betriebsspannungen
übergehen.
,Es ist die der Erfindung zugrundeliegende Aufgabe, für die genannten
Halbleiteranordnungen eine Maßnahme anzugeben, die während des Einschaltvorganges das Fließen von Kurzschlußströmen verhindert
und die während des Normalbetriebes, obwohl stark schwankende Substratströme fließen, keine unkontrollierten Schwankungen
des Substratpotentials zuläßt.
Gemäß der Erfindung wird diese Aufgabe für eine integrierte, bipolare
Halbleiteranordnung, die eine durch Isolationszonen in
Bereiche unterteilte, die aktiven und passiven Halbleiterbauele-· mente enthaltende Halbleiterschicht eines ersten Leitfähigkeitstyps auf einem Substrat des entgegengesetzten zweiten Leitfähigkeitstyps
aufweist und an die ein Bezugspotential, eine Substratspannung und mindestens eine, zwischen diesen beiden liegende
Versorungsspannung angelegt ist, dadurch gelöst, daß ein ebenfalls durch eine Isolationszone abgeteilter Bereich der Halbleiterschichi
die Kollektorzone mit darin angeordneter Basis- und Emitterzone eines Transistors bildet, daß an die Basiszone über einen ohm'scher
Widerstand die Versorgungsspannung und an die Emitterzone die
Substratspannung angelegt ist und daß die Kollektorzone mit dem Substrat leitend verbunden ist.
Die Erfindung gewährleistet, daß. im Normalbetrieb das Substratpotential
trotz eines stark schwankenden Substratstromes nicht angehoben, sondern auf die - im betrachteten Ausführungsbeispiel tiefste
Spannung, nämlich die Substratspannung festgelegt wird.
Damit ist eine einwandfreie Sperrung aller Isolationsdioden gewährleistet. Gleichzeitig wird während des Einschaltvorganges,
also dem Zuschalten der Betriebsspannungen, das Fließen eines Kurzschlußstromes verhindert. Die dafür erforderliche Anordnung
ist außerordentlich einfach und für jedes Halbleiterplättchen nur einmal vorzusehen.
Vorteilhafte Ausführungsbeispiele sind in den Unteransprüchen niedergelegt.
GE975O1° 609842/0435
_ 5 —
251U66
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert.
Es zeigen:
Fign. 1A und 1B zwei bekannte Transistorstrukturen innerhalb
einer integrierten Halbleiteranordnung·, bei denen das der Erfindung zugrundeliegende Problem auftritt,
Fign. 2A und 2B die erfindungsgemäße Anordnung als Teil der
integrierten Halbleiteranordnung,
Fig. 3 das Ersatzschaltbild der erfindungsgemäßen Anordnung und
Fig. 4 die Verläufe der wesentlichen Betriebsspannungen
während des Einschaltvorganges und im Normalbetrieb .
Zunächst sei die Fig. 1A betrachtet. Dargestellt ist eine in
der modernen, hochintegrierten Technik übliche, isolierte, vertikale Transistorstruktur, an der das beim Einschaltvorgang,
also beim Zuschalten der Betriebsspannungen auftretende Problem erkenntlich wird. Auf ein P -leitendes Halbleitersubstrat 1 ist
eine epitaktische Halbleiterschicht 2 aufgebracht, in der die
aktiven und passiven Elemente der Halbleiteranordnung verwirklicht sind. Die Transistorstruktur ist in einem durch die P leitende
Isolationszone 3 und das P -leitende Substrat 1 begrenzten Bereich der Halbleiterschicht 2 angeordnet. Dieser Bereich
der Halbleiterschicht 2 bildet dabei die Kollektorzone 21. Der
Kollektoranschluß C ist über eine N -leitende Kollektoranschlußzone 5 zugeführt. Zwischen dem P -leitenden Substrat 1 und der
Kollektorzone 21 ist eine N -leitende Subkollektorzone 4 angeordnet.
Innerhalb der Kollektorzone 21 liegt die P-leitende Basiszone 6 mit dem Basisanschluß B. In der Basiszone 6 befindet
sich die N+-leitende Emitterzone 7 mit dem Emitteranschluß E. Die
GE975O1° 60984?/0i35
251U66
P -leitende Isolationszone 3, die bis in das P -leitende Substrat
1 reicht, also mit dem Substrat verbunden ist, ist mit einem Substratkontakt S versehen. Bei den im betrachteten Beispiel angenommenen
Polaritäten (NPN-Transistor) ist an den Substratanschluß S, der für die gesamte Halbleiteranordnung gemeinsam ist,
die negativste Spannung, die Substratspannung VS, und an den Kollektoranschluß C die zwischen dem Bezugspotential und der
Substratspannung VS liegende Versorgungsspannung VN anzulegen.
Im normalen Betriebszustand liegt also beispielsweise am Kollektoranschluß C die Versorgungsspannung VN = -2 Volt und am Substrat
anschluß S die Substratspannung VS = -5 Volt. Es ist offensichtlich, daß bei Vorliegen dieser Verhältnisse, die zwischen der
P -leitenden Isolationszone 3, bzw. dem P -leitenden Substrat 1 und der N -leitenden Halbleiterschicht 2 gebildeten Isolationsdioden in Sperrichtung betrieben werden und somit die angestrebte
Isolation der Transistorstruktur bewirken. Steigen jedoch, wie aus Fig. 4 zu ersehen ist, die Betriebsspannungen während des
Einschaltvorganges unterschiedlich schnell auf ihre Endwerte an, so kann der Zustand eintreten, daß die Substratspannung VS noch
Null ist, während die Versorgungsspannung VN bereits den Wert von -2 Volt erreicht hat. Dieser Zustand ist in Fig. 4 zu Beginn
des Einschaltvorganges angenommen und in der Struktur nach Fig. 1A durch Angabe der entsprechenden Spannungswerte festgehalten.
Zweifellos sind dabei die Isolationsdioden in Durchlaßrichtung gepolt und es fließt ein Kurzschlußstrom IK über die Isolationszone 3 bzw. das Substrat 1 zum Kollektoranschluß C. Dieser während
des Einschaltvorganges kurzzeitig fließende KurζSchlußstrom
IK kann zur Zerstörung der Halbleiteranordnung führen. Das Fließen dieses Kurzschlußstromes ist entsprechend dem Stand der
Technik nur durch zeitlich versetztes Zuschalten der Betriebsspannungen, also der Substratspannung VS vor der Versorgungsspannung
VN, oder durch Einbau eines Schutzwiderstandes zu vermeiden.
Der Einbau eines Schutzwiderstandes ist aber, wie aus der Struktur
nach Fig. 1B zu ersehen ist, dann nicht möglich, wenn
GE 975 010
609842/0435
- 7 - 25U466
in der integrierten Halbleiteranordnung Strukturen verwendet werden, bei denen auch im normalen Betriebszustand Substratströme
fließen, die abhängig von den Betriebsbedingungen stark schwankend sind.
Der in Fig. 1B gezeigte Transistor ist im gegensatz zu dem der
Fig. 1A nicht ein vertikaler NPN-Transistor, sondern ein lateraler
PNP-Transistor. Bei diesem Transistor dient der durch die Isolationszone 3 isolierte Bereich der epitaktischen Halbleiterschicht
2 als Basiszone 22 mit N -Basisanschlußzone 8 und Basisanschluß
B. Die Emitterzone 9 und die Kollektorzone 10 sind zwei P-leitende,
lateral zueinander in der Basiszone angeordnete Halbleiterzonen mit entsprechendem Emitter- und Kollektorkontakt E und
C. Im übrigen entspricht die Struktur der der Fig. 1A. Im eingeschalteten
Zustand liegt die Substratspannung VS = -5 Volt am Substratanschluß S, Massepotential über einen Widerstand RE am
Emitteranschluß E und beispielsweise VN = -2 Volt am Basisanschluß B. Der Transistor zieht seinem Normalbetriebszustand entsprechende
Ströme, nämlich den Emitterstrom IE, den Kollektorstrom IC und den Basisstrom IB. Durch den Aufbau sowie die geringen
Abstände der einzelnen Zonen läßt es sich bei dieser Struktur nicht verhindern, daß auch im Normalbetrieb die vorhandenen
parisitären Transistoren Substratströme IS ziehen. Ein parasitärer Transistor ist im Bereich der Pfeile angedeutet. Die Emitterzone
9 injiziert Ladungsträger in die Basiszone 22. Die Isolationszone 3 bzw. das Substrat 1 wirkt als Kollektor, über
den Substratanschluß S fließt also ein Substratstrom IS. Ein entsprechender Substratstrom ist auch bei gesättigten, vertikalen
Transistorstrukturen festzustellen.
Die Lösung des geschilderten, während des Einschaltens auftretenden
Problems mittels eines Schutzwiderstandes in der Zuleitung zum Substratanschluß S ist hier nicht durchführbar, da der schwankende
Substratstrom IS Spannungsabfälle und damit Undefinierte Substratpotentiale hervorrufen würde.
GE975O1° 609842/0435
-8- 25H466
Die erfindungsgemäße Anordnung, die bewirkt, daß bei einer integrierten
Schaltungsanordnung im Normalbetrieb das Substratpotentia trotz stark schwankendem Substratstrom IS nicht verändert und
während des Einschaltvorganges das Fließen eines Kurzschlußstromes IK verhindert wird, ergibt sich aus den Fign. 2A und 2B.
Beide Figuren zeigen das gleiche Ausführungsbeispiel, in Fig. 2A jedoch mit den während des kritischen Einschaltvorganges anliegenden
und in Fig. 2B mit den im Normalbetrieb anliegenden Betriebsspannungen. Zunächst ist im linken Bereich der beiden Figuren als
Teil einer integrierten Gesamtschaltung jeweils die bereits in Verbindung mit Fig. 1A beschriebene vertikale Transistörstruktur
vorhanden. Da gleiche Bezugszeichen verwendet sind, erübrigt sich eine nochmalige Beschreibung dieser Struktur.
Die auf einem Halbleiterplättchen zusätzlich zu der eigentlichen Nutzschaltung einmal unterzubringende erfindungsgemäße Anordnung
besteht aus einem integrierten Widerstand R und im betrachteten Beispiel aus einem NPN-Transistor TX.
Der Widerstand R und der Transistor TX sind ebenfalls wieder in durch die Isolationszone 3 getrennten Bereichen der epitaktischen,
N~-leitenden Halbleiterschicht 2 verwirklicht. Der Aufbau des
Transistors TX entspricht dem vertikalen NPN-Transistor mit der N+-leitenden Subkollektorzone 4, der N~-leitenden Kollektorzone
23, der P~-leitenden Basiszone 15 und der N -leitenden Emitterzone 16. Außerdem ist ein Basiskontakt BX, ein Emitterkontakt EX
und an einer N+-leitenden Kollektorkontaktzone 17 ein Kollektorkontakt
CX vorgesehen. Der Widerstand R besteht aus einer der
Basiszone entsprechenden P-leitenden Zone 11 innerhalb des Isolierten
Bereiches 24 der epitaktischen, N -leitenden Halbleiterschicht
2. Die Widerstandszone 11 ist mit die Anschlüsse des
Widerstandes R bildenden Kontakten Ri und R2 versehen. Der isolierte
N -leitende Bereich 24 ist über eine N -leitende Kontaktzone 12 an Massepotential gelegt. An den einen Kontakt R1 der
Widerstandszone 11 ist die Versor crimes spannung VN angelegt. Der
andere Kontakt R2 ist über eine Leitung 13 mit dem Basiskontakt
GE975O1° 609842/0435
BX des Transistors TX verbunden. An den Emitterkontakt EX ist die Substratspannung VS geführt. Der Kollektorkontakt CX ist über
eine Leitung 14 mit dem Substratkontakt S verbunden.
Das Ersatzschaltbild der erfindungsgemäßen Anordnung ist aus Fig.
3 zu ersehen. Die Versorgungsspannung VN ist über dem Widerstand R an die Basis des Transistors TX gelegt. Am Emitter des Transistors
liegt die Substratspannung VS. Der Kollektor des Transistors ist mit der Isolationszone 3 und damit mit dem Substrat
1 verbunden. Die vom Widerstand R nach Masse gestrichelt eingezeichneten Dioden entsprechen dem in Sperrichtung betriebenen
Übergang zwischen der P-leitenden Widerstandszone 11 und dem
N~-leitenden Bereich 24 der Halbleiterschicht 2.
Die Wirkung der erfindungsgemäßen Anordnung sei nun zunächst wieder während des kritischen Einschaltvorganges und dann im
Normalbetrieb untersucht. Während des Einschaltvorganges liege also der kritische Fall vor, daß die Versorgungsspannung VN bereits
ihren Endwert von -2 Volt erreicht hat, während die Substratspannung VS noch den Wert Null aufweist. Offensichtlich
ist der Transistor TX in diesem Betriebszustand gesperrt. Da die Substratspannung VS über die Emitter-Kollektorstrecke des
Transistors TX dem Substrat 1 zugeführt wird, diese Strecke jedoch gesperrt ist, kann kein Kurzschlußstrom IK fließen. Genereller
betrachtet ist festzustellen, daß während des Zuschaltens der Betriebsspannungen der Transistor TX automatisch in beiden
Richtungen gesperrt ist, solange die Substratspannung VS positiver als die Differenz zwischen der Versorgungsspannung VN und
der Basis-Emitter-Spannung VBE für den leitenden Transistor TX ist, also im betrachtenden Beispiel positiver als etwa -2,7 Volt.
Solange während des Einschaltens die Versorgungsspannung VN die
negativste Spannung ist, kann auch das Substrat kein negativeres Potential einnehmen. Hiermit ist automatisch gewährleistet, daß
die Spannungsdifferenz zwischen der Versorgungsspannung VN und dem Substratpotential nie größer Null wird, womit auch der KoI-
GE 975 010
609842/04?» 5
lektor-Basis-ubergang des Transistors gesperrt ist. Es kann kein
Kurzschlußstrom IK fließen.
Im Normalbetrieb herrschen die in Fig. 2B angegebenen Betriebsverhältnisse. Die Versorgungsspannung ist VN = -2 Volt, die
Substratspannung ist VS = -5 Volt.
Durch die Pfeile in der zur eigentlichen Nutzschaltung gehörenden NPN-Transistorstruktur ist angedeutet, daß hier im Normalbetrieb
über parasitäre Transistoren unterschiedliche Substratströme IS fließen. Die erfindungsgemäße Anordnung mit dem bereits
beschriebenen Widerstand R und dem Transistor TX bewirkt nun, daß das Substratpotential trotz des fließenden Substratstromes
IS auf einem festen Wert gehalten wird.
Diese Wirkung wird dadurch erreicht, daß nunmehr der Transistor TX, der seinen Basisstrom von der Versorgungsspannung VN über den
Widerstand R erhält, in Sättigung leitend ist. Die an seinen Emitteranschluß EX angelegte Substratspannung VS liegt lediglich
um die Restspannung des Transistors TX erhöht über den Kollektoranschluß CX, die Leitung 14 und den Substratanschluß S
an der Isolationszone 3 und damit am Substrat 1. Damit liegt das Substratpotential um eine Restspannung höher als die Substratspannung
VS und ist unabhängig von der Größe des Substratstromes IS. Es ist sichergestellt, daß sämtliche Isolationsdioden eindeutig
gesperrt sind.
Die Steuerung der Anordnung erfolgt somit automatisch durch die Versorgungsspannung VN und die Substratspannung VS. Eine zusätzliche
Kontrollschaltung ist nicht erforderlich.
GE 975 010
609842/043 5
Claims (4)
1. Integrierte Halbleiteranordnung, die eise durch Isolationsaoiien
in Bereiche unterteilte, die aktiven und. passiven
Halbleiterbauelemente enthaltende Halblciterschicht eines
ersten Leitf^hiykeitstypsi auf einem Substrat des entgegengesetzten
aweiten Leitfahiokeitstyps aufweist und an die
ein Bezugspotcntiai, eine SuLstratspannuivj and ssinneotens
eine, zwischen diesen beiden liegende Versorgungsspannung
angelegt ist, dadurch gekennzeichnet, daß ein ebenfalls
durch eine Isolationsscne (3> abgeteilter Bereich der
Halblciterschicht (2) die Kollektorzone (23) irlt darin
angeordneter Basis- und iStsitterzc-ne (15, 1S) eines zusätzlichen
Transistors (TX) bildet, daß an die Basiszone (15)
über einen ohm'sche» Widerstand (R) die Varsorgungsspan-nung
(VTI) angelegt ist, dati die* Zufuhr dor Substrat spannung
(YS) für die <resa»cto Halhleitsrar.ordnung über die
Eiaittersono (1ö) erfolgt und daß die Kollektorzoua. Ϊ17,
23) mit der Isolationszons (3) und/oder deirt Substrat (1)
leitend verbundsn ist.
2. Halbleiteranordnung ixach Anspruch 1, dadurch gekennzeichnet,
daß <2er ohm'sche widerstand (R) als integrierter
tiidsrstand innerhalb eines weiteren, durch eineslsolationszone
(3) abgeteilten Bereiches (24) der Halblciterschicht (2) ausgebildet ist.
3· ßalbleiteranordnung nach Anspruch 2, daciurch gekennzeichnet,
daß öer ohm'sche Widerstand (R) durch eine der Basiszone entsprechende Zone (11) innerhalb des dafür
vorgesehenen abgeteilten und an <ias üezugfipotential angeschlossenen
Bereiches (24) der Halbleltercchicht (2) gebildet
ist.
GB 375 oio 6 0 9 8 h 2 I 0 A 3 5 BAD 0RIGINAL
25UA66
4. Halbleiteranordnung nach einoia oder mehreren der /Ansprüche
1 bis 3f dadurch gekennzeichnet, das die Isolationszonen
aus die Halbleitorsciiieht (2) bis zras Substrat (1)
dielektrischen Sonon bestehen.
5« Halbleiteranordnung nach einer;; oder mehreren der Ansprüche
1 bis 3, dadurch goJcenn zeichnet r öaB die Isolationszonen
aus die Haibleitorschicht bis sum Substrat (1) durchdringenden, hochdotierten 2onen {3) des zv/eitan Leitfähigkeitstyps
bestehön, und daß die Kelle}; tor zone {17, 23) des
Transistors (TX) iifaer üiese Xsolationszoaen (3) mit deia
Substrat (1} verbunden ist.
B 375 010 " 6 0 9 8 k ? I Π U 3 5
Leerseite
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752514466 DE2514466B2 (de) | 1975-04-03 | 1975-04-03 | Integrierte halbleiterschaltung |
US05/642,434 US4024417A (en) | 1975-04-03 | 1975-12-19 | Integrated semiconductor structure with means to prevent unlimited current flow |
FR7605141A FR2313777A1 (fr) | 1975-04-03 | 1976-02-17 | Agencement semi-conducteur integre |
IT20748/76A IT1056804B (it) | 1975-04-03 | 1976-03-02 | Struttura semiconduttrice a circutto intergrato |
JP51030930A JPS51123083A (en) | 1975-04-03 | 1976-03-23 | Integrated semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752514466 DE2514466B2 (de) | 1975-04-03 | 1975-04-03 | Integrierte halbleiterschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2514466A1 true DE2514466A1 (de) | 1976-10-14 |
DE2514466B2 DE2514466B2 (de) | 1977-04-21 |
Family
ID=5942969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752514466 Ceased DE2514466B2 (de) | 1975-04-03 | 1975-04-03 | Integrierte halbleiterschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4024417A (de) |
JP (1) | JPS51123083A (de) |
DE (1) | DE2514466B2 (de) |
FR (1) | FR2313777A1 (de) |
IT (1) | IT1056804B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0177513A4 (de) * | 1984-04-02 | 1986-04-15 | Motorola Inc | Integrierte schaltung und verfahren zum anlegen einer vorspannung an eine epitaktische schicht. |
FR2613131A1 (fr) * | 1987-03-27 | 1988-09-30 | Thomson Csf | Circuit integre protege contre des surtensions |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54148491A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Semiconductor integrated circuit |
US4223238A (en) * | 1978-08-17 | 1980-09-16 | Motorola, Inc. | Integrated circuit substrate charge pump |
US4298334A (en) * | 1979-11-26 | 1981-11-03 | Honeywell Inc. | Dynamically checked safety load switching circuit |
JPS6340647Y2 (de) * | 1981-03-06 | 1988-10-24 | ||
JPS5852315U (ja) * | 1981-10-06 | 1983-04-09 | 日立建機株式会社 | ピン結合装置 |
JPS58127363A (ja) * | 1982-01-25 | 1983-07-29 | Hitachi Ltd | 半導体集積回路装置 |
DE3276513D1 (en) * | 1982-11-26 | 1987-07-09 | Ibm | Self-biased resistor structure and application to interface circuits realization |
US4562454A (en) * | 1983-12-29 | 1985-12-31 | Motorola, Inc. | Electronic fuse for semiconductor devices |
US4581547A (en) * | 1984-02-22 | 1986-04-08 | Motorola, Inc. | Integrated circuit that eliminates latch-up and analog signal error due to current injected from the substrate |
JPS61127165A (ja) * | 1984-11-24 | 1986-06-14 | Sharp Corp | 半導体装置 |
FR2655196B1 (fr) * | 1989-11-29 | 1992-04-10 | Sgs Thomson Microelectronics | Circuit d'isolation dynamique de circuits integres. |
US5428297A (en) * | 1993-06-15 | 1995-06-27 | Grace; James W. | Precision integrated resistors |
US5495123A (en) * | 1994-10-31 | 1996-02-27 | Sgs-Thomson Microelectronics, Inc. | Structure to protect against below ground current injection |
US5834826A (en) * | 1997-05-08 | 1998-11-10 | Stmicroelectronics, Inc. | Protection against adverse parasitic effects in junction-isolated integrated circuits |
US6839211B2 (en) * | 2002-02-21 | 2005-01-04 | Broadcom Corporation | Methods and systems for reducing power-on failure of integrated circuits |
US20040036131A1 (en) * | 2002-08-23 | 2004-02-26 | Micron Technology, Inc. | Electrostatic discharge protection devices having transistors with textured surfaces |
US8384157B2 (en) * | 2006-05-10 | 2013-02-26 | International Rectifier Corporation | High ohmic integrated resistor with improved linearity |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA886210A (en) * | 1971-11-16 | Northern Electric Company Limited | High-low voltage detector | |
US3541357A (en) * | 1968-04-29 | 1970-11-17 | Gen Electric | Integrated circuit for alternating current operation |
US3725675A (en) * | 1971-03-29 | 1973-04-03 | Honeywell Inf Systems | Power sequencing control circuit |
GB1405503A (en) * | 1972-11-16 | 1975-09-10 | Texas Instruments Inc | Integrated circuits |
US3860461A (en) * | 1973-05-29 | 1975-01-14 | Texas Instruments Inc | Method for fabricating semiconductor devices utilizing composite masking |
-
1975
- 1975-04-03 DE DE19752514466 patent/DE2514466B2/de not_active Ceased
- 1975-12-19 US US05/642,434 patent/US4024417A/en not_active Expired - Lifetime
-
1976
- 1976-02-17 FR FR7605141A patent/FR2313777A1/fr active Granted
- 1976-03-02 IT IT20748/76A patent/IT1056804B/it active
- 1976-03-23 JP JP51030930A patent/JPS51123083A/ja active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0177513A4 (de) * | 1984-04-02 | 1986-04-15 | Motorola Inc | Integrierte schaltung und verfahren zum anlegen einer vorspannung an eine epitaktische schicht. |
EP0177513A1 (de) * | 1984-04-02 | 1986-04-16 | Motorola Inc | Integrierte schaltung und verfahren zum anlegen einer vorspannung an eine epitaktische schicht. |
FR2613131A1 (fr) * | 1987-03-27 | 1988-09-30 | Thomson Csf | Circuit integre protege contre des surtensions |
EP0289431A1 (de) * | 1987-03-27 | 1988-11-02 | Sgs-Thomson Microelectronics S.A. | Integrierte Schaltung, geschützt gegen Überspannungen |
Also Published As
Publication number | Publication date |
---|---|
DE2514466B2 (de) | 1977-04-21 |
FR2313777A1 (fr) | 1976-12-31 |
IT1056804B (it) | 1982-02-20 |
US4024417A (en) | 1977-05-17 |
JPS5346702B2 (de) | 1978-12-15 |
FR2313777B1 (de) | 1979-02-02 |
JPS51123083A (en) | 1976-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2514466A1 (de) | Integrierte halbleiteranordnung | |
DE3834841C2 (de) | Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte | |
DE2858190C2 (de) | ||
DE2217456C3 (de) | Transistorschaltung mit Antisättigungsschaltung | |
DE2745290A1 (de) | Integriertes speicherfeld | |
DE3838962C2 (de) | ||
DE2262297A1 (de) | Monolithisch integrierbare, digitale grundschaltung | |
DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
DE1589707B2 (de) | Temperaturkompensierte Z Diodenanord nung | |
EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE1943302A1 (de) | Integrierte Schaltungsanordnung | |
EP0000169B1 (de) | Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität | |
DE2730373A1 (de) | Integrierte halbleiter-logikschaltung | |
DE3302912A1 (de) | Gleichrichterschaltung fuer telefonanlagen mit transistorenbruecke und schutz gegen ueberstrom | |
DE2344244A1 (de) | Logische schaltung | |
DE2634304A1 (de) | Halbleitervorrichtung | |
EP1284019A2 (de) | Halbleiter-leistungsbauelement | |
DE2033800A1 (de) | Mehrfachemitter Transistor Aufbau und Schaltung | |
DE2738810A1 (de) | Integrierte anpasschaltung | |
DE3622141C2 (de) | Treiberelement für induktive Lasten | |
EP0004871B1 (de) | Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle | |
DE2214993B2 (de) | Transistorschaltung mit Antisättigungsschaltung | |
DE2263075C3 (de) | Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung | |
DE3507181A1 (de) | Schaltungsanordnung zur vermeidung parasitaerer substrat-effekte in integrierten schaltkreisen | |
DE4209523C1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |