DE3507181A1

DE3507181A1 - Schaltungsanordnung zur vermeidung parasitaerer substrat-effekte in integrierten schaltkreisen

Info

Publication number: DE3507181A1
Application number: DE19853507181
Authority: DE
Inventors: Manfred 6500 Mainz Herz
Original assignee: IC Haus GmbH
Current assignee: IC Haus GmbH
Priority date: 1985-03-01
Filing date: 1985-03-01
Publication date: 1986-09-04
Also published as: DE3507181C2

Description

Erfindung:
Schaltungsanordnung zur Vermeidung parasitärer Substrat-Effekte in integrierten Schaltkreisen.
Beschreibung: In integrierten Schaltkreisen, die auf p-leitendes Substrat aufbauen, besteht die Schaltungsforderung, dieses Substrat auf die negative Betriebsspannung zu legen, um eine Sperrschichtisolierung der einzelnen Elemente zu erreichen. Bei Betrieb mit Wechsel spannungen, bei kapazitiver Einstreuung von Spannungsspitzen und bei induktiven Lasten können Potentiale von außen an die integrierte Schaltung gelangen, die unterhalb der negativen Betriebsspannung liegen und dann parasitäre Transistorwirkungen und Verkopplungen der Elemente verursachen, die zu Fehlfunktionen führen.
Diese parasitäre npn-Transistorwirkung kommt gemäß Fig. 1 zustande, wenn eine der in das Substrat 1 eingebetteten n-leitenden Elementinseln 2 gegenüber Substrat 1 negatives Potential U- aufweist und somit als Emitter eines lateralen npn-Transistors zu anderen, insbesondere den direkt benachbarten Elementinseln 3 wirkt.
Fehlfunktionen, hervorgerufen durch diese parasitären Verkopplungen werden bisher durch externe Beschaltung mit Dioden kleiner Flußspannung wie Schottky-, Germanium- oder großflächige Silizium-Dioden verhindert. Auch durch geeignete Anordnung der Elemente auf der integrierten Schaltung und Anwendung von Abschirmtechniken kann die parasitäre Injektion verringert werden. Die Spezifikation der dann noch zulässigen negativen Impulse im Bezug zur jeweiligen Dimensionierung bleibt aber sehr kritisch.
Der Erfindung liegt die Aufgabe zugrunde, die genannten parasitären Substrat-Effekte ohne externe Bauelemente durch eine mitintegrierte Schaltungsanordnung grundsätzlich zu verhindern. Diese Aufgabe wird mit einer Schaltungsanordnung gemäß den kennzeichnenden Merkmalen des Anspruchs 1 gelöst.
Gemäß der Erfindung wird nach Fig. 2 parallel zu einem als Kappdiode 4 integrierten inversen, d.h. aufwärtsbetriebenen npn-Transistor die Basis eines npn-Transistors 5 angesteuert, der mit seinem Kollektor 6 das Substratpotential unter die negative Betriebsspannung (z.B. Masse, GND) absenkt.
Dieser vertikale npn-Transistor hat aufgrund seines günstigen Dotierungsprofils eine kurze Transitzeit, mit der er den parasitären lateralen und vergleichsweise langsamen npn-Transistor abschaltet, ohne daß störende Wechselwirkungen auftreten können.
Die Schaltungsanordnung aus Kappdiode und vertikalem npn-Transistor kann besonders platzsparend realisiert werden, wenn der npn-Transistor, wie in Fig. 3 dargestellt, ebenfalls als inverser Transistor mit der Diode zu einem einzigen Element verschmolzen wird, bei dem die gemeinsame n-Insel 7 als Kathode der Diode und als schaltungstechnischer Emitter des npn-Transistors wirkt. Die ebenfalls gemeinsame p-Zone 8 ist die Basis des npn-Transistors und Anode der Diode. Die verschiedenen n-Zonen 9 und 10 sind zum Teil zur Anode der Diode geschaltet und bilden zum anderen Teil den Kollektor des npn-Transistors, der bei Ansteuerung das Substratpotential absenkt.
Diese Absenkung kann z.B. lokal an der Diode erfolgen als Spannungsabfall über den p-Widerstand des Substrat-Siliziums Rs bis zur Anschlußstelle des Substrats an die negative Betriebsspannung (z.B. Masse, GND).
Ist das p-Substrat nicht mit der negativen Betriebsspannung verbunden, so muß mit zusätzlicher Beschaltung auf der integrierten Schaltung erreicht werden, daß das Substratpotential auch bei fehlender Ansteuerung des npn-Transistors gemäß der Erfindung, auf tiefem Potential gehalten wird. Dazu sind niederohmige Widerstände oder Schottky-Dioden gegen die negative Betriebsspannung geeignet (Fig. 4) oder die Beschaltung mit einem stets angesteuerten npn-Transistor (Fig. 5).

Claims

Patentansprüche: Schaltungsanordnung zur Vermeidung von parasitären Substrat-Effekten in integrierten Schaltkreisen, dadurch gekennzeichnet, daß einer als Kappdiode geschalteten integrierten Diode ein npn-Transistor parallel geschaltet ist, so daß die Anode auf Basis- und die Kathode auf Emitterpotential liegt und der Kollektor des npn-Transistors am p-leitenden Substrat der integrierten Schaltung angeschlossen ist und dieses Substrat bei Auftreten einer Flußspannung an der Diode unter das Anodenpotential absenkt.
2) Schaltungsanordnungen nach Anspruch 1, dadurch gekennzeichnet, daß die Diode allein durch die Basis-Emitter Strecke des npn-Transistors gebildet wird.
3) Schaltungsanordnungen nach Anspruch 1, dadurch gekennzeichnet, daß die Diode als vertikaler aufwärtsbetriebener und damit invers wirkender Multi-Emitter Transistor ausgeführt ist, deren auf die p-Basis kurzgeschlossenen n-Zonen die Kappdiode und die an das umgebende Substrat angeschlossenen n-Zonen den Kollektor des npn-Transistors bilden.
4) Schaltungsanordnungen nach Anspruch 1, 2 und 3, dadurch gekennzeichnet, daß sie das Substrat lokal in ihrer Umgebung als Spannungsabfall über den Silizium-Widerstand der Substratzone absenken.