DE3908794A1 - Monolithisch integrierte schaltungsanordnung - Google Patents
Monolithisch integrierte schaltungsanordnungInfo
- Publication number
- DE3908794A1 DE3908794A1 DE3908794A DE3908794A DE3908794A1 DE 3908794 A1 DE3908794 A1 DE 3908794A1 DE 3908794 A DE3908794 A DE 3908794A DE 3908794 A DE3908794 A DE 3908794A DE 3908794 A1 DE3908794 A1 DE 3908794A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- collector
- substrate
- emitter
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000009792 diffusion process Methods 0.000 claims description 23
- 230000000903 blocking effect Effects 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 3
- 230000000875 corresponding effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 230000003334 potential effect Effects 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000004064 dysfunction Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Monolithisch integrierte Schaltungsanordnungen sind allgemein
bekannt. Bei solchen Schaltungsanordnungen sind mehrere elek
tronische Komponenten der Schaltung in ein gemeinsames Sub
strat eingebettet und durch eine Isolationsdiffusion voneinan
der getrennt, so daß Inseln gebildet sind. Jede dieser elek
tronischen Komponenten besteht oder befindet sich in einer
Insel eines Leitfähigkeitstyps, während das Substrat und die
Isolation die entgegengesetzte Leitfähigkeit besitzen, so daß
pn-Übergänge vom Substrat zu den Inseln gebildet sind.
Um die Funktion einer solchen integrierten Schaltung zu ge
währleisten, muß das Substrat so gepolt sein, daß der pn-Über
gang zu jeder Insel stets in Sperrichtung gepolt ist.
Für den Fall eines Substrats aus p-leitendem Material ist das
Substrat mit dem negativsten Potential der Schaltung zu ver
binden, in der Regel mit der negativen Versorgungsspannung.
Voraussetzung für eine störungsfreie Funktion einer Schaltung
ist es, daß keine der Inseln aus n-leitendem Material ein
negativeres Potential als das Potential des Substrats anneh
men kann. Geschieht dies dennoch, so wird der pn-Übergang von
der Insel zum Substrat in Flußrichtung gepolt und bereits bei
verhältnismäßig geringen Substratströmen wird die Funktion
der integrierten Schaltung gestört.
Solche Störungen sind in der Praxis ein häufiges und schwer
wiegendes Problem, für das es bisher keine befriedigende
Lösung gibt.
Insbesondere werden die Ein- und Ausgänge einer integrierten
Schaltung häufig durch externe Störspannungen unter das nega
tive Versorgungspotential, mit dem das Substrat verbunden
ist, gezogen. Dabei kommt es zu Funktionsstörungen und in man
chen Fällen sogar zur Zerstörung der integrierten Schaltung.
Es sind bereits Schutzschaltungen bekannt, die Ein- und Aus
gänge einer integrierten Schaltung in der Nähe des negativen
Versorgungspotentials klammern. Solche Schutzschaltungen sind
insbesondere zum Schutz von integrierten Leistungstreibern
nur mit großem Aufwand realisierbar, da hierbei die über die
Leistungsausgänge eingekoppelten Störungen meist sehr energie
reich sind. Entsprechende Schutzschaltungen beanspruchen des
halb häufig mehr Fläche als der Leistungstreiber selbst, was
dem Ziel nach Miniaturisierung integrierter Schaltungen ent
gegensteht.
Ein weiteres, ähnliches Problem besteht darin, eine inte
grierte Schaltung mit zwei Massepotentialen zu betreiben, die
gegeneinander wechselnde Potentialdifferenzen annehmen
können. Ein solcher Anwendungsfall liegt beispielsweise bei
Schaltgeräten in Kraftfahrzeugen vor, wo eine Schaltung mit
einer Leistungs- und einer Signal- oder Elektronikmasse be
trieben werden soll.
Mit einer monolithisch integrierten Schaltungsanordnung mit
den Merkmalen des Anspruchs 1 ist es vorteilhaft möglich,
eine beliebige Anzahl von Inseln auf unterschiedliche Poten
tiale unterhalb der negativen Versorgungsspannung zu bringen,
ohne daß die Schaltung gestört wird. Ebenso ist der Betrieb
einer Schaltung mit unterschiedlichen mehreren Massepotentia
len möglich.
Es wird ausdrücklich darauf hingewiesen, daß in den Anmel
dungsunterlagen, auch in den Patentansprüchen, der Fall be
schrieben wurde, daß das Substrat aus p-leitendem Material be
steht, was dem üblichen Aufbau entspricht. Es versteht sich,
daß sich bei der Verwendung eines Substrats aus n-leitendem
Material die pn-Übergänge in ihrer Anordnung und Polung ledig
lich umkehren und daß auch eine so aufgebaute Schaltungsanord
nung vom Schutz erfaßt sein soll.
Erfindungsgemäß wird das Substrat über Transistoren mit dem
jeweils negativsten Potential verbunden, so daß die pn-Über
gänge aller Inseln zum Substrat stets ausreichend vorgespannt
sind und nicht in Flußrichtung betrieben werden. Es sind je
doch dazu eine Reihe von Nebenbedingungen zu beachten und Maß
nahmen zu ergreifen, ohne die eine solche Schaltung nicht
funktionieren würde.
Die Inseln, welche durch Störspannungen unter die negative
Versorgungsspannung gezogen werden, sollen im normalen Be
trieb auch auf hohe positive Spannungen gelegt werden können.
Daraus folgt, daß die Transistoren, welche das Substrat mit
dem jeweils negativsten Inselpotential verbinden, nicht nur
im regulären Betrieb beansprucht werden, sondern auch invers
betrieben werden. Darüber hinaus muß die Restspannung zwi
schen dem Substrat und dem jeweils negativsten Inselpotential
stets so klein sein, daß kein Strom über den entsprechenden
pn-Übergang der Substratdiode fließt. Da die Kollektor-
Emitterstrecke das Substrat mit dem negativsten Potential ver
binden muß, um evtl. vorhandene Substratströme abführen zu
können, kommen für diese Aufgabe nur npn-Transistoren in
Frage. Bei pnp-Transistoren liegt bekanntlich im gesättigten
Betrieb die Basis auf dem negativsten Potential. Ein solcher
Transistor ist hier nicht geeignet, da für den gewünschten
Zweck der Kollektor auf dem negativsten Potential liegen muß.
Da die Spannung zwischen Substrat und Insel in der Regel sehr
große positive Werte annehmen kann, npn-Transistoren als
Vertikaltransistoren jedoch nur im Normalbetrieb hohe Sperr
spannungen besitzen, im Inversbetrieb aber schon bei
Spannungen zwischen 3 und 7 Volt durchbrechen, muß der
Kollektor der npn-Transistoren mit der Insel verbunden werden
und der Emitter mit dem Substrat. Wird die Insel unter das
Massepotential gezogen, so wird der zugehörige npn-Transistor
invers leitend und nimmt das Substrat mit. Er muß in diesem
Fall mindestens den von der Schaltung in das Substrat fließen
den Strom sowie den Substratsperrstrom abführen können. Hier
zu ist es vorteilhaft, wenn der Transistor über eine hohe
inverse Stromverstärkung verfügt.
Die Erfindung wird anhand einer Zeichnung näher erläutert.
Es zeigen:
Fig. 1 den elektrischen Aufbau einer Ausführungsform der
Schaltung,
Fig. 2 den elektrischen Aufbau einer zweiten Ausführungsform
einer Schaltung,
Fig. 3 (A und B) den geometrischen Aufbau einer Schaltung,
Fig. 4 den elektrischen Aufbau einer dritten Ausführungsform
der Schaltung,
Fig. 5 (A und B) den geometrischen Aufbau einer Schaltungsan
ordnung.
In Fig. 1 ist eine erfindungsgemäße Schaltungsanordnung ge
zeigt, mit einem Transistor T 11, dessen Kollektor über einen
Anschluß A nach außen geführt ist. Über diesen Anschluß A
können Störspannungen in die integrierte Schaltungsanordnung
eingekoppelt werden. Der Kollektor des Transistors T 11 stellt
eine Insel im integrierten Schaltungsaufbau dar, die bei her
kömmlichen Schaltungen nicht unter das Massepotential gezogen
werden darf.
Der Emitter des Transistors T 11 ist mit einem Massepotential
M 1, 112 verbunden, das beispielsweise die Leistungsmasse sein
soll.
Ein zweites Massepotential M 2, 113, die hier Elektronikmasse
sein soll, ist ebenfalls vorhanden und kann gegenüber dem
Massepotential M 1, 112 sowohl positive als auch negative
Potentiale annehmen. Ein Teil der nicht in ihrer Gesamtheit
dargestellten, integrierten Schaltung, deren Bestandteil der
Transistor T 11 ist, ist mit der Leistungsmasse M 1, 112 und
ein anderer Teil mit der Elektronikmasse M 2, 113 verbunden.
Das Substrat S, 111 der integrierten Schaltung ist mit dem
Kollektor des Transistors T 11 sowie mit den beiden Massepoten
tialen 112, 113 jeweils über die Schaltstrecke von Transisto
ren T 12, T 14 und T 16 verbunden. Die Emitter dieser Transisto
ren sind mit dem Substrat S, 111 verbunden. Der Kollektor des
Transistors T 12 ist mit dem Kollektor des Transistors T 11,
die Leistungsmasse M 1, 112 ist mit dem Kollektor des Tran
sistors T 14 verbunden und die Elektronikmasse M 2, 113 ist mit
dem Kollektor des Transistors T 16 verbunden.
Die Basen der Transistoren T 12, T 14 und T 16 werden über Strom
quellen 108, 109 und 110 angeströmt. Zur Begrenzung der
Kollektorströme im Vorwärtsbetrieb sind jedem der Transisto
ren T 12, T 14 und T 16 zur Basis-Emitterstrecke je ein als
Diode geschalteter Transistor T 13, T 15 und T 17 parallel ge
schaltet.
Die Transistorpaare T 12 und T 13, T 14 und T 15, sowie T 16 und
T 17 bilden somit Stromspiegel. Dabei ist es vorteilhaft,
diese als untersetzende Stromspiegel auszuführen, indem die
als Dioden geschalteten Transistoren T 13, T 15 und T 17 jeweils
eine um die Faktoren n, m, k größere Emitterfläche besitzen
als die zugeordneten Transistoren T 12, T 14 und T 16.
Mit dieser Maßnahme wird beispielsweise bei dem Transistor
T 12 der Kollektorstrom auf den n-nten Teil des Stromes J₁ der
Stromquelle 108 reduziert, wenn die Kollektorspannung des
Transistors T 12 positiv ist. Da dieser Strom von außen über
den Anschluß A fließt, soll er in der Regel auch möglichst
klein sein.
Das Substrat wird bei dieser Anordnung geringfügig höher als
das niedrigste der drei Potentiale M 1, M 2 und A sein, da der
jenige der Transistoren T 12, T 14 und T 16, dessen Kollektor
mit dem niedrigsten Potential verbunden ist, invers leitend
wird und das Substrat S, 111 mitzieht.
Der zu seiner Basis-Emitterstrecke parallel geschaltete jewei
lige Transistor T 13, T 15 und T 17, stört dabei nicht, da die
ser bei diesem Betrieb nahezu stromlos wird.
Der jeweils invers leitende Transistor (T 12, T 14 oder T 16)
hat über seine Kollektor-Emitterstrecke die Emitterströme der
beiden anderen in Vorwärtsrichtung betriebenen Stromspiegel
zu übernehmen sowie einen Substratsperrstrom 114 (symbolisch
mit J S eingezeichnet), der von der Restschaltung in das Sub
strat 111 fließt. Dieser Substratsperrstrom 114 ist jedoch in
der Regel klein.
Wenn die drei Stromquellen 108, 109 und 110 gleich ausgeführt
werden, muß der invers leitende Transistor geringfügig mehr
als das doppelte seines Basis-Stroms über seine Kollektor-
Emitterstrecke abführen. Wenn der Transistor T 16 leitet, er
gibt sich sein inverser Kollektorstrom zu
J Kinv. = (1+1/n) J₁ + (1+1/m) J₂ + J S .
Es genügt hier somit eine verhältnismäßig geringe inverse
Stromverstärkung, um eine kleine Sättigungsspannung zu erhal
ten.
In Fig. 2 ist eine weitere Ausführungsform der Erfindung dar
gestellt. Ein Transistor T 21 entspricht dem Transistor T 11
aus Fig. 1 und ist wiederum mit seinem Kollektor über einen
Anschluß A, 211 nach außen geführt. Sein Emitter ist mit
Masse M, 204 verbunden, wobei hier nur eine Masse vorgesehen
ist.
Der Transistor T 21 ist wiederum in einem Substrat S 1, 203.1
realisiert, wobei der Kollektor die Insel bildet und das
Substrat S 1, 203.1 niederohmig an mehreren Stellen mit Masse
M, 204 verbunden ist. Diese Verbindung kann beispielsweise
über eine Rückseitenmetallisierung des Substrats erfolgen,
wie sie bei Leistungs-IC′s wegen der guten thermischen Anbin
dung an eine Wärmesenke notwendig ist. Das Substrat in der un
mittelbaren Umgebung des Transistors T 21 ist mit S₂, 203 be
zeichnet. Dieser Bereich ist über einen Ausbreitungswider
stand 205 mit dem restlichen Substrat S 1, 203.1 verbunden.
Weiter ist wiederum ein Transistor T 22 vorgesehen, der in er
findungsgemäßer Weise mit der Insel, d.h. dem Kollektor des
Transistors T 21, und dem Substrat S 2, 203, welches den Tran
sistor T 21 in unmittelbarer Nähe umgibt, verbunden ist.
Der Transistor T 22 wird über eine Stromquelle 208 an seiner
Basis angesteuert, wobei in der Ansteuerleitung ein Schalter
209 angeordnet ist. Dieser Schalter kann beispielsweise die
Schaltstrecke eines Transistors sein.
Der Schalter 209 wird von einer Schaltstufe 210 betätigt. Die
Schaltstufe 210 enthält z. B. einen Komparator und ist mit
einem Anschluß mit dem Kollektor des Transistors 21 und mit
dem anderen Anschluß mit Masse 204 verbunden.
Zwischen der Basis des Transistors T 22 und dem Substratbe
reich S 2, 203 ist ein Widerstand 206 vorgesehen, um den Tran
sistor T 22 bei geöffnetem Schalter 209 sicher gesperrt zu hal
ten. Andere Schaltmittel zur sicheren Sperrung von Transistor
T 22 sind ebenfalls möglich.
Mit J s 1, 207 und J s 2, 207.1 sind symbolisch die Inselsperr
ströme zum Substrat dargestellt.
Die Schaltungsanordnung nach Fig. 2 hat folgende Funktion:
Durch die Schaltstufe 210 bzw. durch den darin enthaltenen
Komparator wird das Potential des Kollektors von T 21 mit dem
Massepotential 204 ständig verglichen und der Schalter 209 ge
schlossen, sobald das Potential des Kollektors von T 21 an
nähernd gleich dem Massepotential ist.
Wird durch eine von außen eingekoppelte Störung dieser Zu
stand erreicht oder der Kollektor von T 21 unter das Massepo
tential 204 gezogen, so wird der Transistor T 22 an seiner
Basis über die Stromquelle 208 und den geschlossenen Schalter
209 angesteuert. Damit wird das Substrat S 2, 203 in der un
mittelbaren Umgebung von T 21 mit dem Kollektor von T 21 mitge
zogen. Das Produkt aus der inversen Stromverstärkung und dem
Ansteuerstrom J der Stromquelle 208 muß dabei so groß sein,
daß der Strom, der über den Ausbreitungswiderstand 205
fließt, sobald zwischen dem übrigen Substrat S 1, 203.1 und
dem Substratbereich S 2, 203 eine Potentialdifferenz entsteht,
sowie die Substratströme J S 1, 207 und J S 2, 207.1, von T 22
übernommen werden können.
Fig. 3 zeigt eine besonders vorteilhafte geometrische Anord
nung der erfindungsgemaßen Transistoren T 12 bzw. T 22 in einer
Insel 301. Der erste und zweite Transistor sind hierbei ent
sprechend der Figuren Nr. 3 mit T 31 und T 32 bezeichnet. Die
Fig. 3A stellt eine Draufsicht auf die Anordnung und Fig.
3B einen Schnitt dar.
Da der erfindungsgemäße Transistor T 32 ein npn-Transistor
ist, dessen Kollektor ebenfalls eine im Substrat liegende
Insel ist, kann er in derselben Insel angeordnet werden, wie
der Transistor T 31.
Die nachfolgende Liste gibt die Zuordnung der verwendeten Be
zugszeichen zu den einzelnen Bestandteilen wieder:
301 | |
= Substrat, Dotierung p- | |
302 | = Isolationsdiffusion p⁺ |
302.1 | = Substratkontakt in Isolationsdiffusion |
303 | = Kollektoranschlußdiffusion n⁺ Transistor T 32 |
304 | = Leitschichtdiffusion n |
305 | = Epitaxie (Insel) n-+ |
306 | = Basisdiffusion p Transistor T 32 |
306.1 | = Basiskontakt Transistor T 32 |
306.2 | = Basisanschluß Metall Transistor T 32 |
307 | = Emitterdiffusion n⁺ Transistor T 32 |
307.1 | = Emitterkontakt Transistor T 32 |
307.2 | = Metallverbindung Emitter Transistor T 32-Substrat |
308 | = Kollektoranschlußdiffusion n⁺ Transistor T 31 |
308.1 | = Kollektorkontakt Transistor T 31 |
308.2 | = Kollektoranschluß Metall Transistor T 31 |
309 | = Basisdiffusion p Transistor T 31 |
309.1 | = Basiskontakt Transistor T 31 |
309.2 | = Basisanschluß Metall Transistor T 31 |
310 | = Emitterdiffusion n⁺ Transistor T 31 |
310.1 | = Emitterkontakt Transistor T 31 |
310.2 | = Emitteranschluß Metall Transistor T 31 |
Aus Fig. 3A ist zu ersehen, daß von rechts nach links ge
hend, die Isolationsdiffusion 302 mit dem Substratkontakt
302.1, die in die Insel (Epitaxie 305) eingebrachte Kollektor
anschlußdiffusion 303 und die Kollektoranschlußdiffusion 308
für den Transistor T 31 mit dem Kollektorkontakt 308.1 strei
fenförmig durchgehend angeordnet sind. In diesen streifenför
migen Bereichen sind ebenfalls streifenförmig die Basisdiffu
sionen 306 und 309 für die Transistoren T 32 und T 31 mit den
entsprechend streifenförmigen Anschlußkontakten 306.1 und
309.1 eingebracht. In den streifenförmigen Basisdiffusionen
306 und 309 sind zur Realisierung eines Leistungstransistors
eine Vielzahl von Transistoren T 31 und T 32 durch getrennt von
einander liegende Emitterdiffusionen 310 bzw. 307 mit den ent
sprechenden Anschlußkontakten 310.1 und 307.1 angebracht. Aus
Fig. 3B ist zu ersehen, daß alle Teile bzw. Diffusionen mit
Ausnahme der Isolationsdiffusion 302 über der Leitschicht
diffusion 304 angeordnet sind und lediglich die Emitterdiffu
sion 307 für den Transistor T 32 in erfindungsgemäßer Weise
über den Substratkontakt 302.1 mit dem Substrat 301 verbunden
ist.
Die erfindungsgemäße Schaltungsanordnung nach Fig. 2 ge
stattet den störungsfreien Betrieb integrierter Schaltungen
bis zu einer Spannungsdifferenz zwischen dem auf Massepoten
tial 204 liegenden Emitter des Transistors T 21 und seinem
über den Anschluß A, 211 nach außen geführten Kollektor von
ungefähr -7 Volt, entsprechend seiner Emitter-Basisdurchbruch
spannung. Um diese maximal mögliche Spannungsdifferenz zu er
reichen, ist dafür zu sorgen, daß der Transistor T 21 für den
Fall des Untertauchens seines Kollektors unter das Emitter
potential für diese inverse Beanspruchung richtig gesperrt
wird. Die Basis des Transistors T 21 ist für diesen Fall mög
lichst niederohmig mit dem Kollektor und möglichst hochohmig
mit dem Emitter zu verbinden.
Eine geeignete Schaltungsanordnung dafür ist in Fig. 4 darge
stellt. Der erste und zweite Transistor sind entsprechend der
Figurennummer 4 mit T 41 und T 42 bezeichnet.
Der Transistor T 41 wird durch einen Strom J 44 einer Strom
quelle 413, welcher über einen Schalter 415, z. B. die Schalt
strecke eines Transistors, seiner Basis zugeführt wird, in
den stromleitenden Zustand versetzt.
Der Kollektor des Transistors T 41 ist sowohl mit dem Kollek
tor des Transistors T 42 verbunden, welcher das Substrat S,
411 mit dem Kollektorpotential 423 verbindet, wenn dieses
negativer als das Massepotential 412 wird, als auch mit dem
Kollektor eines weiteren Transistors T 46, dessen Emitter mit
der Basis des Transistors T 41 verbunden ist.
Die Basis des Transistors T 46 ist mit einem als Diode geschal
teten, weiteren Transistor T 47 verbunden, dessen Emitter mit
dem Substrat S, 411 verbunden ist und der im Vergleich zum
Transistor T 46 die k-fache Emitteranzahl besitzt. Die Basis
des Transistors T 46 ist mit einer Stromquelle 410 verbunden.
Die dargestellte Anordnung hat folgende Funktion: Ist das
Kollektorpotential 423 des Transistors T 41 größer als das
Massepotential 412, so fließt der Strom J 43 der Stromquelle
410 in bekannter Weise über den Transistor T 47 in das Sub
strat S, 411 und von dort wie im Zusammenhang mit Fig. 1 be
schrieben, über den invers leitenden Transistor T 44 nach
Masse M, 412 ab. Erreicht das Kollektorpotential 423 des Tran
sistors T 41 das Massepotential 412, so wird der Transistor
T 46 invers leitend und verbindet die Basis und den Kollektor
des Transistors T 41 niederohmig miteinander. Dadurch wird der
Transistor T 41 für den Inversbetrieb gesperrt.
Der Ansteuerstrom der Quelle 413 wird vom Transistor T 46 über
nommen und an der Basis vorbei auf den Kollektoranschluß 423
des Transistors T 41 geführt. Für Spannungen am Kollektor des
Transistors T 41, die negativer als das Massepotential 412
sind, ändern sich die Verhältnisse solange nicht, bis die
Emitter-Basis-Durchbruchspannung des Transistors T 41 erreicht
ist.
Für den Fall, daß der Transistor T 41 gesperrt ist, wenn sein
Kollektorpotential unter das Massepotential gezogen wird, muß
der Transistor T 41 genauso für die inverse Beanspruchung ge
sperrt werden, wie im Falle der Ansteuerung. Um im normalen
Betrieb den Transistor T 41 sicher und schnell sperren zu
können, muß die Basis-Emitter-Ladung möglichst schnell ausge
räumt werden, d. h., daß die Basis und der Emitter über die
Schaltstrecke eines Sperrtransistors kurzzuschließen sind. Im
Falle des Untertauchens des Kollektorpotentials ist dies je
doch unerwünscht, da ein solcher Sperrtransistor den Tran
sistor 41 invers ansteuern würde. Es ist daher dafür Sorge zu
tragen, daß dieser Sperrtransistor seinerseits gesperrt wird.
Eine Möglichkeit der Realisierung der vorstehenden Forderun
gen ist ebenfalls in Fig. 4 dargestellt. Hierbei ist ein
Sperrtransistor 417 vorgesehen, dessen Sperrung über einen
als Diode geschaltenen Transistor 419 vorgenommen wird, wenn
das Kollektorpotential 423 des Transistors T 41 unter das
Massepotential 412 gezogen wird.
Wie obenstehend beschrieben, schließt der Transistor T 46 die
Basis und den Kollektor des Transistors T 41 kurz und der An
steuerstrom der Stromquelle 414 für den mit einem Transistor
T 418 als Stromspiegel geschalteten Sperrtransistor T 417 wird
über einen Transistor T 419 vom Transistor T 46 zum Kollektoran
schluß 423 des Transistors T 41 geleitet. Dadurch wird der
Transistor T 417 gesperrt und das Kollektorpotential des Tran
sistors T 41 kann wiederum bis zur Emitter-Basis-Durchbruch
spannung negativer als das Massepotential 412 werden. Mit
Hilfe eines Widerstandes 420 läßt sich festlegen, bei welcher
Kollektor-Emitterspannung des Transistors T 41 der Ansteuer
strom des Sperrtransistors T 417 über den Transistor T 419 abge
zogen wird. Ein Widerstand 421 dient als Strombegrenzungs
widerstand für den Fall, daß der Transistor T 417 bei inverser
Beanspruchung früher durchbrechen sollte als der Transistor
T 41. Schalter 415 und 416, die wechselseitig offen oder ge
schlossen sind, dienen der Zuführung der jeweiligen Ansteuer
ströme für die angeschlossenen Transistoren T 41 und T 417.
Die Fig. 5A und 5B zeigen eine Draufsicht bzw. einen
Schnitt durch die erfindungsgemäße Halbleiterstruktur im Be
reich des Transistors T 51 (entsprechend dem Transistor T 21
aus Fig. 2). Innerhalb dessen Kollektoranschlußdiffusion 508
mit Kollektoranschluß 508.1 (entsprechend 308 aus Fig. 3) be
finden sich die Basis und der Emitter des Transistors T 51.
Die Kollektoranschlußdiffusion 508 ist umgeben von der Isola
tionsdiffusion, Substrat S 2, 502 (entsprechend 302 aus Fig.
3). Weiter ist hier eine, den Transistor 51 umgebende, sog.
Leerwanne 520 vorgesehen, wobei die Leerwanne 520 durch eine
sie umgebende, weitere Isolationsdiffusion S 1, 520.1 gebildet
ist. Wenn die Leerwanne 520 ausgenützt wird, z. B. zur Auf
nahme von Teilen der integrierten Schaltung, muß sie auf ein
"hohes" Potential gelegt werden. Weiter sind hier Ausbrei
tungswiderstände 505 eingezeichnet (entsprechend dem Ausbrei
tungswiderstand 205 aus Fig. 2).
Claims (10)
1. Monolithisch integrierte Schaltungsanordnung, bei der
mehrere elektronische Komponenten der Schaltung in ein gemein
sames Substrat eingebettet sind, bei der die elektronischen
Komponenten durch eine Isolationsdiffusion voneinander ge
trennt sind, so daß Inseln gebildet sind, jede dieser elektro
nischen Komponenten besteht oder befindet sich in einer Insel
eines Leitfähigkeitstyps, während das Substrat und die Isola
tion die entgegengesetzte Leitfähigkeit besitzen, so daß pn-
Übergänge vom Substrat zu den Inseln (Substratdiode) gebildet
sind, dadurch gekennzeichnet, daß das Substrat (111; 203;
411) über wenigstens einen Transistor (T 12, T 22, T 32, T 42,
T 52) mit dessen Kollektor-Emitterstrecke mit dem jeweils
negativsten Potential verbunden ist, daß der Transistor (T 12,
T 22, T 32, T 42, T 52) ein npn-Transistor ist, wenn das Substrat
vom p-leitenden Typ ist, und daß dessen Kollektor mit der
Insel und dessen Emitter mit dem Substrat (111; 203; 411) ver
bunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich
net, daß Maßnahmen getroffen sind, so daß der Transistor
(T 12, T 22, T 32, T 42, T 52) über eine hohe inverse Stromverstär
kung verfügt.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß der Kollektor eines ersten Transistors (T 11)
eine Insel einer integrierten Schaltung bildet und nach außen
zu einem Anschluß (A) geführt ist und der Emitter dieses
ersten Transistors (T 11) mit einem ersten Massepotential (M 1,
Leistungsmasse 112) verbunden ist, daß ein zweites Massepoten
tial (M 2, Elektronikmasse 113) vorhanden ist, das gegenüber
dem ersten Massepotential (112) positive wie negative Poten
tiale annehmen darf und ein Teil der integrierten Schaltung
mit dem ersten Massepotential (112) und ein anderer Teil mit
dem zweiten Massepotential (113) verbunden ist, daß das Sub
strat (111) der integrierten Schaltung mit dem Kollektor des
ersten Transistors (T 11) über die Schaltstrecke eines zweiten
Transistors (T 12) verbunden ist, wobei dessen Emitter mit dem
Substrat (111) und dessen Kollektor mit dem Kollektor des
ersten Transistors (T 11) verbunden ist, daß das Substrat
(111) der integrierten Schaltung mit dem ersten Massepoten
tial (M 1, Leistungsmasse 112) über die Schaltstrecke eines
vierten Transistors (T 14) verbunden ist, wobei dessen Emitter
mit dem Substrat (111) und dessen Kollektor mit dem ersten
Massepotential (M 1, Leistungsmasse 112) verbunden ist, daß
das Substrat (111) der integrierten Schaltung mit dem zweiten
Massepotential (M 2, Elektronikmasse 113) über die Schalt
strecke eines sechsten Transistors (T 16) verbunden ist, wobei
dessen Emitter mit dem Substrat (111) und dessen Kollektor
mit dem zweiten Massepotential (M 2, Elektronikmasse 113) ver
bunden ist, daß jeweils die Basis des zweiten, vierten und
sechsten Transistors (T 12, T 14, T 16) von je einer Stromquelle
(108, 109, 110) angeströmt ist und zur Begrenzung der entspre
chenden Kollektorströme im Vorwärtsbetrieb jedem der Tran
sistoren (T 12, T 14, T 16) zur Basis-Emitterstrecke je ein als
Diode geschalteter dritter, fünfter und siebter Transistor
(T 13, T 15, T 17) parallel geschaltet ist, wobei jeweils der
zweite und dritte, vierte und fünfte sowie sechste und siebte
Transistor Transistorpaare (T 12 und T 13; T 14 und T 15; T 16 und
T 17) von Stromspiegelschaltungen bilden.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeich
net, daß der dritte, fünfte und siebte Transistor (T 13, T 15,
T 17) jeweils größere Emitterflächen (Faktoren n, m, k) als
der jeweils zugehörige zweite, vierte und sechste Transistor
(T 12, T 14, T 16) aufweisen, so daß untersetzende Stromspiegel
gebildet sind.
5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich
net, daß der Kollektor eines ersten Transistors (T 21) eine
Insel einer integrierten Schaltung darstellt und nach außen
(A) geführt ist und der Emitter dieses ersten Transistors
(T 21) mit Masse (M, 204) verbunden ist, daß ein zweiter Tran
sistor (T 22) vorgesehen ist, der mit seinem Kollektor mit dem
Kollektor des ersten Transistors (T 21) und der mit seinem
Emitter mit dem Substrat (S 2, 203) verbunden ist, daß eine
Stromquelle (208) zur Ansteuerung des zweiten Transistors
(T 22) vorgesehen ist, die über einen Schalter (209), z. B. die
Schaltstrecke eines Transistors, mit dessen Basis verbunden
ist, daß der Schalter (209) von einem Komparator (10) gesteu
ert wird, wobei ein Eingang des Komparators (10) mit dem
Kollektor des ersten Transistors (T 21), der andere Eingang
mit Masse (M, 204) verbunden ist, der Komparator die Poten
tiale vergleicht und den Schalter (209) schließt, wenn das
Potential des Kollektors des ersten Transistors (T 21) an
nähernd gleich dem Massepotential (204) ist.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeich
net, daß der Kollektor eines ersten Transistors (T 21) eine
Insel einer integrierten Schaltung darstellt und nach außen
(A) geführt ist und der Emitter dieses ersten Transistors
(T 21) mit Masse (M, 204) verbunden ist, wobei das Substrat
(S 1, 203.1) an mehreren Stellen niederohmig mit Masse (M,
204) verbunden ist, daß ein zweiter Transistor (T 22) vorge
sehen ist, der mit seinem Kollektor mit dem Kollektor (Insel)
des ersten Transistors (T 21) und der mit seinem Emitter mit
dem Substrat (S 2, 203) in unmittelbarer Umgebung des ersten
Transistors (T 21) verbunden ist, wobei dieser Substratbereich
(S 2, 203) über einen Ausbreitungswiderstand (205) mit dem
restlichen Substrat (S 1, 203.1) Verbindung hat, daß eine
Stromquelle (208) zur Ansteuerung des zweiten Transistors
(T 22) vorgesehen ist, die über einen Schalter (209) mit
dessen Basis verbunden ist, daß der Schalter (209) von einer
Schaltstufe (10) gesteuert wird, wobei die Schaltstufe mit
dem Kollektor des ersten Transistors (T 21) und Masse (M, 204)
verbunden ist, die Potentiale vergleicht und den Schalter
(209) schließt, wenn das Potential des Kollektors des ersten
Transistors (T 21) annähernd dem Massepotential (204) ist und
daß Maßnahmen getroffen sind, um den zweiten Transistor (T 22)
bei geöffnetem Schalter (209) sicher zu sperren, z. B. durch
Anordnung eines Ableitwiderstandes (206) zwischen seiner
Basis-Emitterstrecke.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, da
durch gekennzeichnet, daß der jeweils zweite Transistor (T 32)
in der selben Insel wie der jeweils erste Transistor (T 31) an
geordnet ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, da
durch gekennzeichnet, daß die Basis des jeweils ersten Tran
sistors (T 41) bei inverser Beanspruchung niederohmig mit dem
Kollektor und hochohmig mit dem Emitter verbunden ist.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeich
net, daß jeweils zwei weitere Transistoren (T 46 und T 47) vor
gesehen sind, wobei der Kollektor des einen Transistors (T 46)
mit dem Kollektor des ersten Transistors (T 41) Verbindung hat
und der Emitter mit der Basis des ersten Transistors verbun
den ist, daß die Basis des einen Transistors (T 46) mit einer
Stromquelle (J 43, 410) und mit einem als Diode geschalteten
anderen Transistor (T 47) verbunden ist, dessen Emitter mit
dem Substrat (S, 411) verbunden ist.
10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, da
durch gekennzeichnet, daß im normalen Betrieb (nicht inversen
Betrieb) des ersten Transistors (T 41) dessen Basis über die
Schaltstrecke eines Sperrtransistors (T 417) sperrbar ist und
im Falle des Untertauchens des Kollektorpotentials auch der
Sperrtransistor (T 417) sperrbar ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3908794A DE3908794C2 (de) | 1989-03-17 | 1989-03-17 | Monolithisch integrierte Schaltungsanordnung, bei der parasitäre Substrateffekte vermieden werden |
IT19705A IT1239451B (it) | 1989-03-17 | 1990-03-16 | Disposizione circuitale integrata monoliticamente |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3908794A DE3908794C2 (de) | 1989-03-17 | 1989-03-17 | Monolithisch integrierte Schaltungsanordnung, bei der parasitäre Substrateffekte vermieden werden |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3908794A1 true DE3908794A1 (de) | 1990-09-27 |
DE3908794C2 DE3908794C2 (de) | 2000-02-03 |
Family
ID=6376584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3908794A Expired - Fee Related DE3908794C2 (de) | 1989-03-17 | 1989-03-17 | Monolithisch integrierte Schaltungsanordnung, bei der parasitäre Substrateffekte vermieden werden |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE3908794C2 (de) |
IT (1) | IT1239451B (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3507181A1 (de) * | 1985-03-01 | 1986-09-04 | IC - Haus GmbH, 6501 Bodenheim | Schaltungsanordnung zur vermeidung parasitaerer substrat-effekte in integrierten schaltkreisen |
-
1989
- 1989-03-17 DE DE3908794A patent/DE3908794C2/de not_active Expired - Fee Related
-
1990
- 1990-03-16 IT IT19705A patent/IT1239451B/it active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3507181A1 (de) * | 1985-03-01 | 1986-09-04 | IC - Haus GmbH, 6501 Bodenheim | Schaltungsanordnung zur vermeidung parasitaerer substrat-effekte in integrierten schaltkreisen |
Also Published As
Publication number | Publication date |
---|---|
IT9019705A0 (it) | 1990-03-16 |
IT9019705A1 (it) | 1991-09-16 |
IT1239451B (it) | 1993-11-02 |
DE3908794C2 (de) | 2000-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2266040C2 (de) | ||
DE2411839C3 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE3838962C2 (de) | ||
DE2556274A1 (de) | Logische schaltung hoher schaltungsdichte | |
DE1965340A1 (de) | Schottky-Diode | |
DE2407291A1 (de) | Integrierte halbleiterschaltung | |
DE2514466B2 (de) | Integrierte halbleiterschaltung | |
DE2341899B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb | |
EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE1286098B (de) | Elektronische Relaisschaltung | |
DE2822094A1 (de) | Monolithische integrierte cmos- schaltung | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE1153415B (de) | Bistabile Kippstufe mit Vorspannschaltung | |
DE2362917A1 (de) | Spitzendetektorschaltung | |
DE3908794A1 (de) | Monolithisch integrierte schaltungsanordnung | |
DE2750432C2 (de) | I↑2↑L-Logik-Schaltungsanordnung | |
DE2364777A1 (de) | Elektronenstrahlablenkkreis | |
DE2742361C2 (de) | ||
DE3619346C2 (de) | Antisättigungs-Schaltung für einen integrierten PNP-Transistor | |
DE1299711B (de) | Schaltungsanordnung zur Begrenzung der Emitter-Basis-Spannung eines Transistors im Durchlassbereich in einem Impulsschaltkreis | |
DE3801530C2 (de) | ||
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren | |
DE2756777C3 (de) | Digitalschaltungselement | |
DE1817497C3 (de) | Verfahren zum Einstellen des Stromverstärkungsfaktors einer oder mehrerer lateraler Transistorzonenfolgen eines vertikalen Planartransistors oder eines Planarthyristors mit mindestens zwei Emitterzonen | |
DE3910708C2 (de) | Mit einem selbstisolierten C/DMOS-Prozeß kompatibler CMOS-Schaltkreis bzw. Spannungsvervielfacher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 23/58 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |