DE2362917A1 - Spitzendetektorschaltung - Google Patents
SpitzendetektorschaltungInfo
- Publication number
- DE2362917A1 DE2362917A1 DE2362917A DE2362917A DE2362917A1 DE 2362917 A1 DE2362917 A1 DE 2362917A1 DE 2362917 A DE2362917 A DE 2362917A DE 2362917 A DE2362917 A DE 2362917A DE 2362917 A1 DE2362917 A1 DE 2362917A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- terminal
- detector circuit
- voltage
- peak detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C13/00—Driving mechanisms for clocks by master-clocks
- G04C13/08—Slave-clocks actuated intermittently
- G04C13/10—Slave-clocks actuated intermittently by electromechanical step advancing mechanisms
- G04C13/11—Slave-clocks actuated intermittently by electromechanical step advancing mechanisms with rotating armature
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
- G04C3/143—Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1532—Peak detectors
Description
7642-73 Dr.ν.Β/Ε
RCA 66554
GB-PA 58282/72
Filed:18 December 1972
RCA Corporation
New York, N.Y. (V.St.Aj
Die vorliegende Erfindung betrifft Schaltungsanordnungen, die sich als Spitzenspannungsdetektoren eignen
und z.B. in zeithaltenden Geräten, wie Uhren und dgl., verwendet werden können. Die vorliegenden Schaltungsanordnungen
können größtenteils unter Anwendung der CMOS-Technologie integriert
werden. Je nach Anwendung werden lediglich ein oder zwei passive Komponenten außerhalb der integrierten Schaltung
benötigt.
Eine Schaltungsanordnung gemäß der Erfindung enthält jeweils zwei Halbleitereinrichtungen verschiedenen
Leitungstyps, die komplementär symmetrisch angeordnet und jeweils eine steuerbare Stromstrecke und eine Steuerelektrode
AO9825/0926
enthalten; die Stromstrecken sind in Reihe miteinander zwischen zwei Betriebsspannungsklemmen geschaltet und an die
Verbindung zwischen den beiden Stromstrecken ist eine Ausgangsklemme angeschlossen; ferner ist eine Eingangsklemmenanordnung
mit einer gemeinsamen Verbindung zu den Steuerelektroden der beiden Halbleitereinrichtungen vorgesehen und
eine Rückkopplungsstrec^ke ist zwischen die Ausgangsklemme und die Eingangsklemmenanordnung geschaltet; die Rückkopplungsstrecke
enthält eine Anordnung, die auf ein der Eingangsklemmenanordnung zugeführtes Eingangssignal anspricht
und die Rückkopplungsstrecke jedesmal dann, wenn das Eingangssignal einen Spitzenwert in einem vorgegebenen Sinne
erreicht, aktiviert und dann wieder inaktiv macht.
Für diesen Zweck kann die Rückkopplungsstrecke eine asymmetrisch aktive Einrichtung, wie eine geeignet gepolte
Diode, den Basis-Emitter-Übergang eines Bipolartransistors, oder einen Feldeffekttransistor, dessen Stromstrecke
(Kanal) mit der Eingangsklemmenanordnung gekoppelt und dessen Steuerelektrode mit der Ausgangsklemme über einen
Inverter gekoppelt ist, um die gewünschte Wirkung zu erreichen, enthalten.
Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert;
es zeigen:
Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung;
Fig. 2 ein mehr ins Einzelne gehendes Schaltbild des Ausführungsbeispiels gemäß Fig. 1;
Fig. 3 eine übertragungscharakteristik, die für jede in Fig. 1 und 2 dargestellte Inverterschaltung
£09825/0920
Fig. 4 ein Schaltbild eines zweiten Ausführungsbeispieles der Erfindung, das auf positive Spannungsspitzen
anspricht;
Fig. 5 und 6 Schaltbilder eines dritten und vierten Ausführungsbeispieles der Erfindung;
Fig. 7 ein teilweise durch Blockdarstellungen vereinfachtes Schaltbild eines fünften Ausführungsbeispieles
der Erfindung;
Fig. 8 ein mehr ins Einzelne gehendes Schaltbild des Ausführungsbeispiels gemäß Fig. 7;
Fig. 9 eine graphische Darstellung des zeitlichen Verlaufes von Signalen und Schwingungen, auf die bei der Erläuterung
der Arbeitsweise der Ausführungsform gemäß Fig. 1 und 2
Bezug genommen wird;
Fig. 10 ein Schaltbild eines sechsten Ausführungsbeispieles der Erfindung, das sich besonders für den Antrieb
eines Schrittmotores eignet;
Fig. 11 eine graphische Darstellung des zeitlichen Verlaufes von Schwingungen, die im Betrieb der Schaltungsanordnung
gemäß Fig. 10 auftreten;
Fig. 12 und 13 Schaltbilder zweier weiterer Ausführungsbeispiele der Erfindung;
Fig. 14 eine graphische Darstellung des Verlaufes einer Spannung, auf die bei der Erläuterung der Arbeitsweise
der Schaltungsanordnung gemäß Fig. 10 Bezug genommen wird;
4Ö9825/0928
Fig. 15 und 16 Blockschaltbilder von Shaltungsanordnungen zur Erzeugung verschiedener Steuersignale für die
Schaltungsanordnung gemäß Fig. 10;
Fig. 17 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, die in der Schaltungsanordnung
gemäß Fig. 16 auftreten; und
Fig. 18 und 19 Schaltbilder zweier weiterer Ausführungsbeispiele der Erfindung.
Die in den Fig. 1 und 2 dargestellten Schaltungsanordnungen enthalten eine erste Negierschaltung oder Inverter
10, der mit seiner Ausgangsklemme C an die Eingangsklemme eines zweiten Inverters 12 angeschlossen ist. Die Inverter
sind CMOS-Inverterschaltungen und enthalten jeweils einen
Transistor vom p-Typ und einen Transistor vom η-Typ. Beim Inverter
10, der als Beispiel betrachtet werden soll, sind die steuerbaren Stromstrecken dez^beiden Transistoren P^ und N^ in
Reihe zwischen eine erste Klemme 13, der eine erste Betriebsspannung +V00 zugeführt wird, und eine zweite Klemme 15, der
eine zweite Betriebsspannung -V33 zugeführt wird, geschaltet.
Die beiden Gatt- oder Steuerelektrode sind miteinander verbunden und bilden eine Eingangsklemme B, während die Verbindung
der Stromstrecken der beiden Transistoren die Ausgangsklemme C bildet.
Die Schaltungsanordnung hat eine Eingangsklemme A, die mit der Eingangsklemme B des ersten Inverters IO über
einen Kopplungskondensator 16 verbunden ist. Bei den in den Figuren 1 und 2 dargestellten Ausführungsbeispielen ist ein
Widerstand 18 zwischen die Klemme 15 und die Eingangsklemme B des Inverters IO geschaltet. Bei anderen Ausführuhgsbeispie len
der Erfindung ist es nicht wesentlich, daß dieser Widerstand vorhanden ist. Die Ausgangsklemme C ist über eine Rück-
499825/0926
kopplungsstrecke, die bei dem Ausführungsbeispiel gemäß Fig.l
und 2 eine Diode 14 enthält, mit der Eingangsklemme B gekoppelt.
Für die Erläuterung des Betriebes der Schaltungsanordnung gemäß Fig. 1 und 2 kann angenommen werden, daß
sich die Eingangsklemme B anfänglich auf einer relativ negativen Spannung befindet, da der durch die Eingangsklemme B
gebildete Spannungsknoten über den Widerstand 18 mit der Klemme 15 verbunden ist, an der die Betriebsspannung-V g liegt.
Die Stromstrecke des Transistors P- hat daher eine relativ
niedrige Impedanz, während die Stromstrecke des Transistors N.J eine hohe Impedanz darbietet. Es fließt dementsprechend
ein Strom von der auf positiver Betriebsspannung liegenden Klemme 13 durch die Stromstrecke des Transistors P.. und durch
die Diode 14 und den Widerstand 18 zur Klemme 15. Infolge dieses Stromflusses, wird die Eingangsklemme B relativ positiv,
d.h. sie nimmt eine Spannung an, die um einen Diodenspannungsabfall kleinernteils die Spannung an der Ausgangsklemme C. Mathematisch
ausgedrückt ist also V_ = V-+V..., wobei Vc die
Spannung an der Ausgangsklemme C ist, V14 den Spannungsabfall
an der Diode 14 bedeutet und mit Vß die Spannung an der Eingangsklemme
B bezeichnet ist.
Bei flüchtiger Betrachtung könnte man annehmen, daß die oben beschriebene Vorspannung den Zustand der Schaltungsanordnung
ändern könnte; die Schaltungsparameter sind jedoch so gewählt, daß dies nicht eintritt. Der Transistor N-wird
zwar leitend, der Transistor P.. leitet jedoch weiter, da
seine Quellenelektrode im Vergleich zu seiner Steuer- und Abflußelektrode
genügend positiv ist. Die Schaltungsanordnung kann daher einen Ruhezustand annehmen, bei dem P1 und B- leiten
und V„ = V_ + V14 ist. Der Ruhearbeitspunkt befindet sich
auf einem vertikalen Teil der Kennlinie in der Nähe des Kennlinienknicks. Für einen Betrieb mit niedrigsten Speisespan-
409825/0 926
nungen ist es wünschenswert, daß die Breite der n-Einrichtung
größer gemacht wird als die der p-Einrichtung. Hierdurch wird die in Fig. 3 dargestellte Übertragungscharakteristik effektiv
bezüglich des Schaltungsarbeitspunktes nach links verschoben und man erhält dadurch, wie dargestellt, eine relativ stabile
Vorspannung etwas über das Kennlinienknie hinaus, selbst bei kleinen Werten von vnn~vss# Das verhältnis der Breiten der
Kanäle der Transistoren P- und N- im Inverter 12 wird gleich
dem des Inverters IO gewählt.
Die Übertragungscharakteristiken der Inverter 10 und 12 können in der oben angegebenen Weise gut angepaßt
werden, wenn sie in einer integrierten Schaltung nebeneinander hergestellt werden. Mit der angegebenen Vorspannung und
den in der beschriebenen Weise angepaßten Charakteristiken ist die an der Ausgangsklemme C auftretende Spannung relativ
positiv und die Spannung am Schaltungspunkt D ist verhältnismäßig negativ und ungefähr gleich "V55. Die Ausgangsspannung
Vj- ist negativ, da sich der Transistor N2 im Zustand niedriger
Impedanz und der Transistor P- im Zustand hoher Impedanz befinden.
Für die Zwecke der vorliegenden Anmeldung kann angenommen werden, daß die erwähnte, relativ negative Spannung
die Binärzahl 0 darstellt und eine relativ positive Spannung die Binärzahl 1 darstellt.
Angenommen, der Eingangsklemme A werde nun eine sich in regelmäßiger Weise ändernde Spannung, wie eine Sinusspannung,
zugeführt. Während der ersten negativen Auswanderung der Eingangsspannung, lädt sich der Kopplungskondensator
16 durch die Diode 14 und den leitenden Transistor P1 auf
und bewirkt, daß eine Spannung zwischen den Eingangsklemmen A und B auftritt, die in B relativ positiv ist. Wenn die Eingangsspannung
ihren negativsten Punkt durchläuft und dann wieder positiver wird, hört die Diode 14 auf zu leiten und die
Spannung an der Eingangsklemme B, die nun nicht länger auf
£09825/0926
einen Wert geklemmt wird, der um einen Diodenspannungsabfall
kleiner als Vc ist, beginnt der Spannung an der Eingangsklemme
A zu folgen. Eine geringfügige positive Zunahme der Spannung an der Eingangsklemme B bewirkt dann, daß die Schaltungsanordnung
rasch ihren Zustand ändert. Wie bereits erwähnt wurde und in Fig. 3 dargestellt ist, ist die Schaltungsanordnung im Ruhezustand
auf den vertikalen Teil der Charakteristik nahe beim oberen Knie vorgespannt und eine geringfügige Zunahme von V„
bewirkt daher eine viel größere Änderung (Abnahme) von V,,.
Wenn bei der in Fig. 2 dargestellten Schaltungsanordnung die Ableitung dV"A/dt sich von 0 (entsprechend dem negativsten Punkt
der veränderlichen Eingangsspannung) auf einen positiven Wert ändert (V ist dabei immer noch negativ, sein Wert nimmt jedoch
nun zu und die Steigung ist nun positiv geworden), wird der Transistor P- schnell gesperrt und der Transistor N- in
den leitenden Zustand ausgesteuert. Dies wiederum hat zur Folge, daß der Transistor P- in den leitenden Zustand ausgesteuert
und der Transistor N, gesperrt wird, wobei V» positiv
wird und ungefähr auf +V DD* entsprechend dem Binärwert 1, ansteigt.
Solange also der Vorspannungspunkt die angegebene Lage hat und die Charakteristiken der Inverter IO und 12 angepaßt
sind, wie es bei einer integrierten Schaltung der Fall ist, wird ein ordnungsgemäßer Betrieb von absoluten (im Gegensatz
zu relativen) Änderungen der Lage der übertragungscharakteristik infolge von Verfahrensparameterschwankungen nicht beeinträchtigt.
Wenn die Zeitkonstante des.RC-Gliedes groß im
Vergleich zur Periode der Eingangsschwingung ist, bleibt der Schaltungspunkt D bis zur nächsten negativen Auswanderung der
Eingangsschwingung auf der dem Binärwert 1 entsprechenden Spannung und schaltet erst im negativsten Punkt der Eingangsschwingung auf eine dem Binärwert 0 entsprechende Spannung.
Anhand von Fig. 2 war oben erläutert worden, wie dV,/dt nach dem ersten negativen Extremwert bei A von 0 aus positiv wird,
4Ö982570926
Vg bezüglich Vc positiv wird, die Diode 14 aufhört zu leiten,
der Transistor P- sperrt und der Transistor N- leitend wird.
Der Kondensator 16 war vorher durch die Diode 14 und den Stromfluß durch den Transistor P- aufgeladen worden. Die Ladung
dieses Kondensators strebt nun dazu, abzufließen. Wenn der Widerstand 18 jedoch einen verhältnismäßig großen Wert hat, ist
die hierfür erforderliche Zeit verhältnismäßig lang. Der Transistor P1 bleibt daher gesperrt und der Transistor N1 bleibt
leitend. Die Spannung an der Eingangsklemme A ist jedoch eine veränderliche Spannung, die nach dem Erreichen eines negativen
Spitzen- oder Extremwertes wieder positiver und nach dem Erreichen eines positiven Spitzen- oder Extremwertes wieder negativer
wird. Beim positiven Extremwert ist die Eingangsklemme B stark positiv und der Zustand der Transistoren P1 und N1
bleibt ungestört, d.h. P1 sperrt und N1 leitet. Wenn jedoch
die Spannung an der Eingangsklemme A immer negativer wird, fällt die Spannung an der Klemme B entsprechend ab. Die Schaltungsparameter
können derart gewählt sein, daß wenn die Spannung an der Eingangsklemme A in die Nähe eines negativen Extremwertes
kommt, die Spannung an der Klemme B im Verhältnis ausreichend negativ wird, um den Leitungszustand, der Transistoren
P1 und N1 zu ändern, d.h. den Transistor P1 in den
leitenden Zustand und den Transistor N1 in den gesperrten Zustand
zu schalten. Dies hat wiederum zur Folge, daß sich Vß von
+V entsprechend dem Binärwert 1 auf -Vgsentsprechend dem Binärwert
0 ändert.
Die eben beschriebene Zustandsänderung tritt beim negativen Spitzen- oder Extremwert des Eingangssignales
an der Eingangsklemme A auf. Wenn die Zustandsänderung eintritt, wird die Rückkopplungsschreife mit der Diode 14 wieder
aktiv und die evtl. vom Kondensator 16 abgeflossene Ladung wird über diese Schleife ergänzt, d.h. durch einen Strom, der
von der Klemme 13 durch die Stromstrecke des Transistors P1 und
die Diode 14 zum Kondensator 16 fließt.
409825/092S
Wenn die Spannung an der Eingangsklemme A ihren negativen Extremwert durchläuft und dann wieder positiver zu
werden beginnt, d.h. wenn sich die Steigung von V, von 0 auf einen positiven Wert ändert, wiederholen sich die oben erläuterten
Vorgänge. Die Spannung Vß beginnt bezüglich Vc positiv
zu werden, wodurch die Diode 14 und der Transistor P1 gesperrt
werden, N leitend wird und V_ sich wieder von O auf 1
ändert. Die Schaltungsanordnung gemäß Fig. 1 und 2 liefert also einen Ausgangsimpuls (in negativer Richtung) kurzer
Dauer, der zeitlich mit den negativen Spitzen- oder Extremwerten der Eingangsschwingung an der Eingangsklemme A zusammenfällt.
Die oben erläuterte Arbeitsweise der beschriebenen Schaltungsanordnung sei anhand der in Fig.9 dargestellten
Schwingungen für eine spezielle Anwendung erläutert. Die Eingangsschwingung V& hat einen Verlauf, wie er durch die Unruhe
einer elektronischen Uhr, z.B. einer Armvanduhr, erzeugt wird. Die Bewegung der Unruhe wird aufrecht erhalten, indem
man die Lage der Unruhe aufgrund des Durchganges kleiner, an der Unruhe angebrachter Permanentmagnete durch eine feststehende Spule feststellt und der Unruhe Energie im richtigen Zeitpunkt
zuführt. Die Schwingung V- ergibt sich bei einem solchen
System durch die Spannung, die in der Spule erzeugt wird, während die Magnete an ihr vorbeischwingen. Diese
Schwingung wird dann der Eingangsklemme A der Schaltungsanordnung gemäß Fig. 1 und 2 zugeführt^
Die Schaltungsanordnung ist anfänglich so vorgespannt, wie es in Fig. 3 dargestellt ist. Der Vorspannungsoder
Arbeitspunkt entspricht einer Ruhespannung V_F an der
Klemme B der Schaltungsanordnung, wie in Fig. 2 durch die Kurve Vß dargestellt ist. Eine erste negative Auswanderung
80 der Schwingung VA bewirkt, daß die Diode 14 leitet und
die Spannung V„ an der Klemme B der Spannung an der Eingangs-
409B25/O9.28
klemme A folgt. Wenn Vft positiv wird, ändert sich der Zustand
des Inverters 10, d.h., der Transistor P^ wird gesperrt
und der Transistor N^ leitet, und der Inverter 12 ändert ebenfalls einen Zustand. Als Folge davon ändert sich
die als dritte Kurve in Fig. 9 dargestellte Spannung Vc von
ihrem Anfangswert VTp + VDIQDE (wobei VDI0DE die Spannung
an der Diode 14 bedeutet) auf den Wert V00, der als Masse-Do
potential angenommen worden ist. Dies ist durch den Spannungssprung
82 in der die Spannung V, c darstellenden Kurve
gezeigt. Die Spannung VQ, die in der vierten Kurve dargestellt
ist, ändert sich dementsprechend von 0 Volt auf V,
wie bei 84 in Fig. 9 dargestellt ist.
Eine anschließende positive Auswanderung 86 der Eingangsschwingung Vft bewirkt, daß die Spannung V dieser
Auswanderung folgt, wie bei 88 dargestellt ist. (Es wurde angenommen, daß die Zeitkonstante des RC-Gliedes aus dem
Kondensator 16 und dem Widerstand 18 groß im Vergleich zur Schwingungsperiode der Unruhe ist, die bei einer 4-Hz-Unruhe
250 ms beträgt.) Da der Transistor P- gesperrt und der
Transistor N1 leitend bleibt, behalten Vc den Wert V35= 0
Volt und VD den Wert VDE).
Wenn die Eingangsschwingung V, nach der ersten
positiven Spitze wieder abfällt, wie es bei 90 dargestellt ist, folgt die Spannung V der Spannung V,, wie es bei 92
dargestellt ist. Wegen des Vorhandenseins des Widerstandes 18, durch den sich der Kondensator 16 geringfügig entlädt,
erreicht die Klemme B den Spannungswert V_„ kurz bevor die Eingangsschwingung V ihr zweites Minimum erreicht. Wenn die
Spannung Vß den Wert VTF erreicht, ändert sich der Betriebszustand
des Inverters 10, die Diode 14 und der Transistor P-leiten und der Zustand des Inverters 12 ändert sich. Eine
kurze Zeitspanne danach, wenn die Eingangsschwingung Vß beginnt
positiv zu werden, sperrt die Diode 14 und die Inver-
k 8 9 8 2 5 / 0 9 2 S
-liter 10 und 12 ändern erneut ihren Betriebszustand. Dies ist in Fig. 9 durch den positiven Impuls 94 der Spannung V„ und den
entsprechenden negativen Impuls 96 der Spannung VD dargestellt.
Die größere negative Auswanderung 98 der Eingangsschwingung V7., die als nächstes an der Eingangsklemme A
auftritt, hat eine ähnliche Wirkung wie oben. Wenn die Eingangsschwingung V, ihren negativen Extremwert erreicht, wird
in der Spannung Vc ein positiver Impuls 100 und in der Spannung V ein negativer Impuls 102 erzeugt. Wenn die Zeitkonstante
für den Widerstand 18 und den Kondensator 16 richtig gewählt sind, bleibt die Klemme B trotz der Entladung des
Kondensators zwischen aufeinanderfolgenden, in negativer Richtung verlaufenden Auswanderungen, auf einem Spannungswert
über VTF,bis die jeweilige größere negative Spitze kleiner
wird. So ist z.B. die Spannung der Schwingung Vß im Punkt
kurz vor der positiven Auswanderung 106 größer als Vm„. Wenn
in entsprechender Weise V, geringfügig negativ wird, wie es bei 108 dargestellt ist, folgt die Schwingung Vß zwar, wie
es bei 110 dargestellt ist, sie wird jedoch nicht so negativ, daß der Wert VT„ erreicht wird. Der Transistor P- in Fig. 2
bleibt daher gesperrt und die Diode 14 leitet nicht. Mit anderen Worten gesagt, ändern die Inverter 10 und 12 bei negativen
Impulsen verhältnismäßig kleiner Amplitude, wie den Impulsen 108 und 109, ihren Zustand nicht und die Schaltungsanordnung
hat in diesem Sinne also praktisch einen Schwellwert. ,
Zusammenfassend kann also festgestellt werden, daß die Spannung Vc für alle Perioden, in denen Vß größer
als V__ ist, den Wert 0 Volt (und die Spannung VD den
Wert VDD Volt) hat. Wenn die Spannung Vß den Wert V™ Volt
hat (oder geringfügig darunter liegt, hat die Spannung Vc den
Wert VTF + VDI0DE Volt. Da die Übertragungscharakteristiken
der Inverter 10 und 12 aneinander angepaßt sind, schaltet
409825/0926
die Spannung V-, von VQD auf O Volt nur dann, wenn die Klemme
B die Spannung V Volt erreicht. Die Spannung V bleibt auf
dem 1
ist.
ist.
dem Wert V„. Volt für alle Zeiträume» venai v„ r/rc-fter als Vm„
Die Breite des Ausgangs- oder Antwort-Impulses an der Klemme D kann durch Änderung der Zeitkonstante des RC-Gliedes
beeinflußt werden. Bei Verringerung des Widerstandswertes des Widerstandes 18 entlädt sich der Kondensator 16
offensichtlich schneller und die Breite des Ausgangsimpulses wird für eine spezielle Eingangssignalfrequenz größer. Das Umgekehrte
gilt, wenn der Wert des Widerstandes 18 erhöht wird. Die Verwendung eines sehr großen Widerstandswertes ist von besonderem
Interesse für Fälle, bei denen die Eingangsfrequenz sehr niedrig ist, und für Fälle mit höheren Frequenzen, bei
denen die Ansprache ganz genau an den Spitzen einer in negativer Richtung verlaufenden Eingangsschwingung gefordert wird.
Im Grenzfall kann der Widerstand 18 vollständig entfallen und der Isolationswiderstand des Kondensators sowie die Eingangsimpedanz des CMOS-Inverters 10 als Entladungsstrecke für den
Kondensator 16 dienen. Je größer die Impedanz dieser Entladungsstrecke ist, umso kleiner ist die Breite des Antwortimpulses
bei einer vorgegebenen Eingangsfrequenz.
Welche Werte man für die verschiedenen Parameter der Schaltungsanordnung gemäß Fig. 2 verwendet, hängt
von der speziellen Anwendung der Schaltungsanordnung ab. Der Kondensator 16 kann im allgemeinen einen Wert in der Größenordnung
von 1000 pf bis 1 μΡ haben. Bei einer Schaltungsanordnung
die sich z.B. für die Wahrnehmung der Lage einer Unruhe eignet, die mit 4 Hz schwingt, können der Kondensator einen
Wert von 0,5 \iF und der Widerstand einen Wert von 10 Megohm
haben. Die Spannung VDD kann von einer kleinen Batterie geliefert
werden und z.B. 1,3 Volt betragen und -Vgs kann Masse
sein; selbstverständlich sind auch andere Werte möglich.
4(39825/0926
Die relativen Breiten der p-Kanal- und n-Kanal-Transistoren
können z.B. 50 μπι (2 mils) für den p-Kanal und 355 um (14 mils)
für den η-Kanal betragen.
Die in Fig. 4 dargestellte Schaltungsanordnung entspricht der Schaltungsanordnung gemäß Fig. 1 mit der Ausnahme,
daß sie für die Wahrnehmung positiver und nicht negativer Spitzen- oder Extremwerte ausgelegt ist. Man beachte,
daß die Diode 14a umgekehrt gepolt ist wie die Diode des Ausführungsbeispiels 14 gemäß Fig. 1 und 2 und daß der Widerstand
18a zwischen die Eingangsklemme B und die die Spannung +B^n führende
Klemme und nicht die die Spannung -V00 führende Klemme
geschaltet ist.
Um den Leitungsverbrauch möglichst klein zu
halten und den bereits erwähnten Vorteil durch das Verschieben der in Fig. 3 dargestellten übertragungscharakteristik nach
links zu erreichen, ist es wünschenswert, daß die p-Kanal-Transistoren
P- und P 2 der Schaltungsanordnung gemäß Fig. 2 relativ klein sind. Hierdurch wird jedoch der für die Aufladung
des Kondensators 16 zur Verfügung stehende Strom begrenzt, da dieser durch die Stromstrecke des Transistors P-. fließen muß,
die nur ein relativ beschränktes Leitungsvermögen hat. Die
Schaltungsanordnung gemäß Fig. 5 stellt eine Lösung dieses Problems dar. Hier wird die Rückkopplung von der Klemme C dazu
verwendet, das Leitungsvermögen eines npn-Transistors 20 zu
steuern. Der Transistor 20 ist mit seiner Basis 22 an die Ausgangsklemme
C und mit seinem Emitter 24 an die Eingangsklemme B angeschlossen. Der Kollektor des Transistors 24 ist mit der
Klemme 13 für die Betriebsspannung +VQD verbunden.
Bei der Ausführungsform gemäß Fig. 5 wird die
Arbeitsweise der Schaltungsanordnung"durch das begrenzte Stromführungsvermögen
des Transistors P1 des Inverters IO (siehe
409825/092S
Fig.2) nicht beeinträchtigt. Das begrenzte Stromführungsvermögen
reicht zur Versorgung des Transistors 20 mit einem Basis-Emitter-Strom aus, der das Fließen eines relativ starken
Kollektor-Emitter-Stromes in diesem Transistor zuläßt. Der Strom zur Aufladung des Kondensators 16 wird also von der Klemme
13 über die Kollektor-Emitter-Strecke des Transistors 2O direkt zugeführt und hängt nicht von den Leitungseigenschaften
des Transistors P- des Inverters IO ab.
Der bipolare npn-Transistor 20 der Schaltungsanordnung gemäß Fig. 5 kann eine Lateralstruktur haben und unter
Anwendung der CMOS-Technik hergestellt werden, in dem man die P-Wannen-Diffusion (d.h. die Sübstratdiffusion für die
n-Kanal-MOS-Transistoren) für die Basis und die Quellen- und
Abfluß-Diffusionen (niedrigen spezifischen Widerstandes) der n-Kanal-MOS-Transistoren als Kollektor und Emitter verwendet;
der npn-Transistor kann auch unter Verwendung der η -Diffusion als Emitter, der ρ-Wannendiffusion als Basis und des n-Substrats
als Kollektor gebildet werden.
Es ist manchmal wünschenswert, das.Arbeiten der
Detektorschaltung zu verhindern, z.B. um eine Auswahl unter verschiedenen Minima (oder Maxima) im Eingangssignal zu treffen.
Fig. 6 zeigt eine Schaltungsanordnung für diese Art bon Betrieb. Sie enthält eine CMOS-Doppel-Torschaltung 30, die zwischen
die Ausgangsklerame C und die Basis 22 des Transistors geschaltet ist. Eine Sperrsignalklemme 32 ist mit der Steuerelektrode
des einen MOS-Transistors der Doppel-Torschaltung 30 direkt und mit der Steuerelektrode des anderen MOS-Transistors
der Doppel-Torschaltung über einen Inverter 34 verbunden.
Wenn das Sperrsignal im Betrieb einen ersten
Wert hat, arbeiten die beiden Transistoren der Doppel-Torschaltung
30 im Zustand hoher Impedanz und die Ruckkopplungsstrecke
ist praktisch unterbrochen. Wenn die Rückkopplungsstrecke un-
409825/0920
terbrochen ist, arbeitet die Schaltungsanordnung nicht, d.h.
sie spricht auf die Spitzen- oder Extremwerte des der Eingangsklemme
A zugeführten Eingangssignal nicht an. Wenn das Sperrsignal einen zweiten Wert annimmt, werden beide Transistoren
der Doppeltorschaltung 30 in den Zustand niedriger Impedanz
geschaltet und die Ausgangsklemme C ist dann über einen
Stromweg niedriger Impedanz mit der Basis 22 des Transistors 20 verbunden. In diesem Zustand arbeitet die Schaltungsanordnung
wie es anhand von Fig. 5 erläutert wurde. Selbstverständlich kann anstelle des Transistors 20 auch eine Diode, wie die
Diode 14 in Fig. 1, für die Rückkopplung verwendet werden, wenn dies wünschenswert ist.
Die in Fig. 7 und 8 dargestellte Ausführungsform ermöglicht ebenfalls einen Betrieb mit Sperrung. Hier ist
der Inverter 10 der bisher beschriebenen Ausführungsbeispiele durch ein NOR-Glied 40 ersetzt. Das NOR-GLied enthält vier
Transistoren (Fig. 8) und zwar zwei Transistoren P& und P^ vom
p-Typ sowie zwei Transistoren N und N, vom η-Typ. Die Stromstrecken
der Transistoren P . P. und N_" sind in Reihe zwischen
a ο a
die Betriebsspannungsklemmeh geschaltet, während die Stromstrecke
des Transistors Nfa der des Transistors Nfl parallelgeschaltet ist. Die Eingangsklemme A ist über den Kondensator 16
mit der Eingangsklemme B des NOR-Gliedes verbunden, die an die Steuerelektroden der Transistoren P und N, angeschlossen ist.
Die Steuerelektroden der Transistoren P, und N, sind mit einer
Jj a
Sperrsignalklemme 42 verbunden.
Wenn im Betrieb die Sperrspannung relativ positiv ist, wird der Transistor Pj3 gesperrt und die Ausgangsklemme
C des NOR-Gliedes wird über den leitenden Transistor N auf der dem Binärwert 0 entsprechenden Spannung -Vgs gehalten.
Die Ausgangsklemme D des Inverters 12 wird auf der den Binärwert 1 darstellenden Spannung +VDD gehalten. Ein etwa
an der Eingangsklemme A vorhandenes Signal hat keinen Einfluß
4098 25/0926
2367917
-16-auf die Arbeitsweise der Schaltung.
Wenn die Sperrspannung relativ negativ gemacht wird, nimmt der Transistor P^ den Zustand niedriger Impedanz
ist, während der Transistor N gesperrt wird. Nun ar-
Cl
beitet die Schaltungsanordnung wie oben beschrieben, wobei
die Stromstrecken der Transistoren Pa und Nb effektiv in Reihe
(über P, ) zwischen die Speisespannungsklemmen geschaltet sind und ihre Steuerelektroden gemeinsam an die Klemme B angeschlossen
sind. Kurz gesagt, v/enn man annimmt, daß die Klemme B anfänglich relativ negativ ist, leitet der Transistor P& und
die Klemme C wird relativ positiv. Hierdurch wird der Transistor 20 leitend ( er erhält Basisstrom von +VDD über die
Stromstrecken der Transistoren Pa und Pfa) und die Klemme B
wird relativ positiv, jedoch nicht so positiv, daß der Transistor Pa gesperrt wird. Die Schaltungsanordnung ist auf
einen Arbeitspunkt an der vertikalen Flanke der Charakteristik nahe dem oberen Knie vorgespannt, wie es in Fig. 3 dargestellt
ist. Im übrigen arbeitet die Schaltungsanordnung genau so, wie es oben im einzelnen schon erläutert worden ist.
Fig. 10 zeigt eine andere Anwendung des Detektors gemäß der Erfindung für Uhrenschaltungen url zwar in diesem
Falle für die Verwendung mit einem Schrittmotor. Der Schrittmotor wird durch Impulse von einem MOS-Treibertransistor
62 gespeist und hat die in Fig. 14 dargestellte Charakteristik. Die Spannung am MOS-Treibertransistor fällt anfänglich
im Zeitpunkt 1 (Fig. 14) auf Voc ab, was für die
vorliegenden Erläuterungen mit Massepotential gleichgesetzt werden kann. Die Spannung steigt dann mit zunehmendem Strom
in einer induktiven Wicklung 71 des Schrittmotors bis zum Punkt 2 an. Nachdem der Motor einmal begonnen hat, sich zu
bewegen, entsteht eine Gegen-EMK, die den Strom effektiv verringert. Dies setzt sih fort, bis die Geschwindigkeit
des Motors durch ein Maximum gegangen ist (Punkt 3 in Fig.14)
409825/0926
2367917
und verlangsamt sich bei der Annäherung an die nächste Ruhestellung,
wo der Strom (und damit die Spannung am MOS-Transistor) auf ihren Ruhewert ansteigt, wie es im Punkt 4 dargestellt
ist. Alle Energie, die dem Motor nach dem Erreichen seiner maximalen Geschwindigkeit ageführt wird, ist verschwendet.
Der Antriebsimpuls für den Motor kann also in diesem Punkt beendet werden.
Aus den oben erläuterten Gründen ist für ein System mit optimalem Wirkungsgrad eine Schaltungsanordnung
höchst wünschenswert, die die Breite oder Dauer des Motorantriebsimpulses automatisch auf den Optimalwert einjustiert.
Beispielsweise kann bei einer Armbanduhr alle 24 Stunden einmal ein breiter Impuls erforderlich sein, um die zusätzliche
Energie zu liefern, die zum Weiterschalten einer Datumsanzeige erforderlich ist, während die Impulsbreite für den Rest
der Zeit kleiner sein kann.
Die in Fig. 10 dargestellte Schaltungsanordnung enthält die Detektorschaltung gemäß Fig. 1 und 2 und zusätzlich
noch einen bipolaren Transistor 61, wie bei Fig. 5 und eine mit einem NOR-Glied 63 verbundene Sperrsignalklemme
68 wie bei Fig. 7. Die Schaltungsanordnung gemäß Fig. 10 enthält also die Schaltungsanordnung gemäß Fig. 7 mit zwei nachfolgenden
Impulsformungsinvertern 65a und 65b, von denen der Inverter 65b eine Taktklemme CL eines durch eine positive
Flanke ansteuerbaren, rückstellbaren Flipflops 67 vom D-Typ
ansteuert.
Die Rückstellklemme R des Flipflops 67 erhält ein Eingangssignal von einer in Fig. 15 dargestellten Zählerkette,
die einen (in negativer Richtung verlaufenden) Impuls der maximalen Breite liefert, wie sie zum Antrieb des Schrittmotors
unter allen möglichen Lastbedingungen ausreicht. Ein Ausgang der Zählerkette gemäß Fig. 15 ist mit einer Klemme 66
409825/0926
2367917
verbunden, die sowohl an ein NOR-Glied 64 als auch an die Rückstellklemme
R des Flipflops 67 angeschlossen ist. Das zweite Eingangssignal für das NOR-Glied 64 wird vom Q-Ausgang des
Flipflops 67 geliefert. Das NOR-GLied 64 steuert einen großen MOS-Transistor 62 vom η-Typ, der mit der einen Klemme 69 der
Wicklung 71 des Schrittmotors verbunden ist. Die Klemme 69 ist ferner über den Kondensator 16 mit der Eingangsklemme B
des NOR-Gliedes 63 verbunden.
Im Betrieb der Schaltungsanordnung gemäß Fig. 10 stellt die der Klemme 66 zugeführte Schwingung normalerweise
den Binärwert 1 dar (sie hat dann also einen verhältnismäßig hohen Spannungswert, wie V), so daß das Flipflop 66
zurückgesetzt und das NOR-Glied 64 gesperrt ist. Das NOR-Glied 64 liefert im gesperrten Zustand ein dem Binärwert 0 entsprechendes
Ausgangssignal (also eine niedrige Spannung wie V55=
0 Volt) , das der Steuerelektrode des Transistors 62 zugeführt
wird und diesen Transistor sperrt.
Im Zeitpunkt t- (Fig. 11) ändert der Steuerimpuls
an der Klemme 66 seinen Wert von 1 auf 0. Da das Flipflop 67 zurückgesetzt ist, hat Q ebenfalls den Wert 0, so daß
das NOR-Glied 64 anspricht (und das Ausgangssignal 1 liefert), wodurch der Transistor 62 aufgetastet wird. Gleichzeitig mit
der Änderung des Signalwertes an der Klemme 66 von 1 auf 0 schaltet der der Klemme 68 zugeführte Sperrimpuls vom Wert O
auf 1 (Zeitpunkt t- in Fig. 11). Dieser Sperrimpuls wird ebenfalls
durch die in Fig. 15 dargestellte Schaltungsanordnung geliefert, wie gleich noch erläutert werden wird. Der Sperrimpuls
bleibt für eine festgelegte Zeitspanne (t- bis t^ i-n
Fig. 11) auf dem Wert 1; die Dauer dieser Zeitspanne ist im allgemeinen so lange gewählt, daß die Spannung am MOS-Transistor
ihren Maximalwert Entsprechend dem Punkt 2 in Fig. 14 durchlaufen kann. Dies ist erforderlich, um ein Ansprechen
der Detektorschaltung auf den ersten negativen Impuls zu ver-
409825/0926
-19-hindern.
Nach dem Abschalten des Sperrimpulses im Zeitpunkt t2 ist die Detektorschaltung betriebsbereit. Wenn im
Zeitpunkt t3 (Punkt 3 in Fig. 14) das nächste Minimum der
Spannung an der Wicklung 71 des Motors erreicht wird, liefert der Detektor einen Ausgangsimpuls und eine geformte Version
dieses Impulses wird durch den Inverter 65b der Taktklemme CL des Flipflops 67 zugeführt. Der Impuls ändert sich zuerst
vom Wert 1 auf den Wert 0. Wenn dann die Spannung am MOS-Transistor
ihren Minimalwert durchlaufen hat und wieder zuzunehmen beginnt, ändert sich der Impuls wieder vom Wert 0 auf den
Wert 1. Diese letzterwähnte Änderung des Impulswertes schaltet den Zustand des Flipflops um, d.h. sie bewirkt, daß sich Q von
0 auf 1 ändert. Hierdurch werden das NOR-Glied 64 und der Transistor 62 gesperrt und damit der dem Motor zugeführte Impuls
im optimalen Zeitpunkt beendet, wie in Fig. 11 dargestellt ist.
Gewünschtenfalls kann der einzelne Transistor 62 durch einen komplementär-symmetrischen (CMOS) Inverter ersetzt
werden. Das Vorhandenseih eines p-Kanal-Transistors in
einem solchen Inverter trägt zu einer positiveren Abschaltung des Motors und außerdem auch zu einer Vernichtung der in der
induktiven Wicklung des Motors gespeicherten Energie bei.
Die bereits erwähnte Schaltungsanordnung gemäß Fig. 15 enthält einen Oszillator 150, einen Frequenzteiler
152, der aus fünfzehn Flipflops FF1 bis FF15 besteht, und
zwei zusätzlichen Flipflops FF16 und FF17. Der Oszillator 150
ist vorzugsweise kristallgesteuert und liefert das Eingangssignal für den Frequenzteiler 152. Das letzte Flipflop FF15
des Frequenzteilers steuert die Flipflops FF16 und FF17 parallel
an. Die Ruckstellklemme R des Flipflops FF16 wird
durch den Q-Ausgang Q- des Flipflops FF9 gespeist, während
40982 5/0926 .
die Ruckstellkleirane R des Flipflops FF17 mit der Q-Ausgangsklemme
Qg des Flipflops FF8 verbunden ist.
Bei der dargestellten Schaltungsanordnung ändert Q16 seinen Wert von 1 auf 0 bei Eintreffen der negativen
Flanke von Q15 und schaltet wieder zurück auf 1 nach 7,81 ms,
wenn das Q-Ausgangssignal des Flipflops FF9 seinen Wert von 0
auf 1 ändert. Das Signal Ö1f wird der Klemme 66 der Schaltungs-
I ο
anordnung gemäß Fig. 10 zugeführt. Der Sperrimpuls für die Klemme 68 der Schaltung gemäß Fig. 10 wird in ähnlicher Weise
durch das Flipflop FF17 erzeugt, und zwar von dessen Q-Ausgang,
der von 0 auf 1 umschaltet und dann 3,91 ms später durch den vom Q-Ausgang des Flipflops FF8 eintreffenden, in positiver
Richtung verlaufenden Impuls wieder auf 0 zurückgeschaltet wird. Es ist selbstverständlich möglich, sowohl die Breite des
Steuerimpulses als auch die Breite des Sperrimpulses anders zu wählen, indem man die Rückstellanschlüsse der Flipflops FF16
und FF17 mit anderen Flipflops der Teilerkette des Frequenzteilers
152 verbindet.
Bei der Schaltungsanordnung gemäß Fig. 15 sind
die Werte der Impulsbreiten gleich 2 n, wobei η eine ganze Zahl
ist. Von besonderem Interesse ist jedoch häufig der Fall, andere Werte als 2~n zu erhalten, also z.B. 2~n1+2~n2. Fig. 16
zeigt eine Abwandlung der Schaltungsanordnung gemäß Fig. 15, bei der dies möglich ist. In diesem Falle werden die Rückstellklemmen
R der Flipflops FF16 und FF17 jeweils durch eines von
zv/ei NOR-Gliedern 154 und 156 gespeist. Das NOR-Glied 154 erhält als Eingangssignale Q6 und ÖL , während dem NOR-Glied 156
die Eingangssignale Q- und QQ zugeführt sind. Bei der in Fig.
16 dargestellten speziellen Schaltungsanordnung beträgt die Breite oder Dauer des Steuer- oder Antriebsimpulses 5,86ms =
3,91 + 1,95 ms und die Dauer des Sperrimpulses 2,93 ms = 1,95+ G,.98 ms. Fig. 17 zeigt den Verlauf der Schwingungen, die beim
Betrieb dgar Schaltungsanordnung gemäß Fig. 16 auftreten.
409825/0926
. -21-
Bei den bisher beschriebenen Schaltungsanordnungen wirkt die Rückkopplungsstrecke oder -schleife, die entweder
eine einfache Diode oder die Enitter-Basis-Diode eines Transistors enthält, als Belastung für die Schaltungsanordnung,
d.h. die Rückkopplungsstrecke zieht Strom, wenn sie aktiv ist. Im Falle einer Schaltungsanordnung, wie der in Fig.7
und 8 dargestellten, bei der die Transistoren des η-Typs im Vergleich zu den Transistoren des p-Typs eine verhältnismäßig
niedrige Impedanz haben können, kann dieser Stromfluß unter gewissen Betriebsbedingungen zur Folge haben, daß die Spannung
an der Klemme C verfrüht soweit abfällt, daß der Inverter 12 umschaltet.
Außerdem kann es Probleme bei einer Schaltungsanordnung, wie der gemäß Fig. 5, geben, die mit einer
Speisespannung vnn~Vss relat:*-v geringen Wertes betrieben
wird. Für die folgenden Erläuterungen soll wieder angenommen werden, daß Vcc das Massepotential ist. Die Spannung an der
Klemme B ist eine Ruhevorspannung V_,H um einen Diodenspannungsabfall
(Basis-Emitter-Spannungsabfall) kleiner als VQ:
Der Stromfluß verläuft von V"DD über P- (siehe Fig. 2) über
22 und 24 zur Klemme B. Bei Verwendung eines bipolaren SiIiciumtransistors
bedeutet dies, daß die Klemme B im Ruhezustand auf VD -0,4 bis 0,5 Volt vorgespannt werden muß und wenn V_D
etwa in der Größenordnung von 1 bis 1,5 Volt liegt, stellt dies einen wesentlichen Teil von ν_.~ dar. Hierdurch wird wie-
UU ι
derum die obere Grenze für die Schwellwertspannung des η -Kanal-Transistors
bestimmt, nämlich V„<V -V--. Durch Ausschaltung
oder Verringerung des Diodenspannungsabfalls könnten diese Schwierigkeiten erleichtert und es könnte eine niedrigere
Speisespannung VDD verwendet werden.
Die in Fig. 12 dargestellte Schaltungsanordnung wurde im Hinblick auf diese Probleme entwickelt, wenn
sie auch noch gewisse. Schwächen hat, wie unten erläutert
409825/092β
werden wird. Die Rückkopplungsstrecke enthält hier einen MOS-Transistor
Pf vom p-Typ. Die Steuerelektrode 50 dieses Transistors
ist mit der Ausgangsklemme D der Schaltung und nicht mit der Klemme C verbunden, wie bei den vorangegangenen Figuren.
Die Stromstrecke des Transistors P^ ist zwischen die Klemme für
die Betriebsspannung +VQD und die Eingangsklemme B geschaltet.
Die mit einer gestrichelten Verbindung dargestellte Diode -51 ist ein parasitäres Schaltungselement, das zwischen dem Substrat
53 und der Abflußelektrode des Transistors 55 gebildet wird, und da das Substrat bei dieser speziellen Schaltungsanordnung
mit VßD verbunden ist, ist auch die Kathode der Diode
51 an VD angeschlossen. Unter der Voraussetzung, daß kein
Sperrsignal anliegt (Sperrsignaleingangsklemme relativ negativ) und daß sich die Klemme B auf einer relativ negativen
Spannung befindet, leitet im Betrieb der Schaltungsanordnung gemäß Fig. 12 das NOR-Glied 40, die Klemme C ist relativ positiv
und der Schaltungspunkt D ist relativ negativ. Die negative Spannung V„ (die gleich -Vco ist) bildet eine Flußvorspannung
für den p-Transistor Pf. Da die Eingangsimpedanz des Transistors
Pf jedoch extrem hoch ist, wird von der Steuerelektrode 50 praktisch
kein Strom aufgenommen. Der Transistor Pf stellt daher sowohl
für das NOR-Glied als auch für den Ausgangs-Inverter 12
eine kleine Belastung dar.
Wenn der Transistor P^, wie angegeben, in Flußrichtung
vorgespannt ist, hat die Stromstrecke dieses Transistors eine verhältnismäßig niedrige Impedanz und die Klemme B wird relativ
positiv. Die Sdaltungsparameter können jedoch so gewählt
werden, daß das NOR-Glied 40 auch weiterhin leitet und die Schaltungsanordnung auf einen Ruhearbeitspunkt auf der vertikalen
Flanke der Charakterstik nahe dem Knie vorgespannt ist,
wie £ig. 3 zeigt. Wenn die Impedanz der Stromstrecke oder 'des Kanales des Transistors P- (die sorgfältig gewählt werden muß
um ein einwandfreies Arbeiten dieser Schaltungsanordnung zu ge-
409825/0926
währleisten) im leitenden Zustand des Transistors noch einen vernünftig hohen Wert hatr steigt die Spannung an der Klemme
B wegen der relativ hohen Zeitkonstante, die sich mit dem Kondensator 16 ergibt, verhältnismäßig langsam und der Spannungsanstieg
an diesem Schaltungspunkt erfolgt nicht so rasch. .
Die parasitäre Diode 51 in der Schaltungsanordnung gemäß Fig. 12 ist von Nutzen, wenn die Schaltungsanordnung
zur Speisung eines Schrittmotors verwendet wird, wie es in Verbindung mit Fig. 10 erläutert wurde. Bei einem solchen
Betrieb ist es wünschenswert, den Kondensator zwischen aufexnanderfolgenden Impulsen zu entladen, um geringfügige
Schwankungen der Amplitude zwischen diesen Impulsen zu- ermöglichen. Diese Entladung erfolgt durch die Diode, wenn das
Eingangssignal an der Eingangsklemme A positiv wird und die Klemme B über VDD anzuheben strebt. Ein ähnliches Arbeiten
kann bei den Schaltungsanordnungen gemäß Fig. 1, 2, 5 und 7 erreicht werden, indem man zusätzlich die übliche GMOS-Eingangs-Schutzschaltung
vorsieht, welche eine zwischen die Klemme B und Masse (Vsg) geschaltete Diode und eine weitere Diode
zwischen der Klemme B und VQD enthält.
Die Diode 51 ist jedoch nicht wünschenswert
bei einer Anwendung der Schaltungsanordnung, wie sie in Verbindung
mit Fig. 9 erläutert wurde. Flier wird Vß offensichtlich
während jeder größereren positiven Spitze von V, positiv bezüglich VnD· Das Vorhandensein einer Diode, wie der Diode
51 würde dies verhindern, da eine solche Diode immer dann leitet, wenn Vn dazu neigt, V_„ zu überschreiten. Dies wiederum
würde es der Schaltungsanordnung ermöglichen, auf die kleineren negativen Spitzen, wie 108 und 109 (Fig. 9) anzusprechen,
was meist unerwünscht ist. Man beachte, daß.in den Schaltungsanordnungen gemäß Fig. 1, 2, 5 und 7 keine solche Diode vorhanden
ist.
^09825/0926
Fig. 13 zeigt eine Abwandlung der Schaltungsanordnung gemäß Fig. 12 für solche Anwendungen, bei denen eine
zwischen die Klemme B und V ß geschaltete Diode nicht zulässig
ist. Hier ist der Abfluß 55 des Transistors Pf mit der Basis
des Transistors 20 verbunden und die Emitter-Kollektor-Strecke des Kollektors 20 ist zwischen die Klemme B und VnD geschaltet.
Wenn der Transistor 20 gesperrt ist/ trennt er die Klemme B von V und die parasitäre Diode ist im Effekt von der
Klemme B abgeschaltet. Man beachte ferner, daß der bipdare Transistor
20 weder den Ausgangskreis des NOR-Gliedes 20 noch den Ausgangskreis des Inverters 12 belastet.
Unter nochmaliger Bezugnahme auf Fig. 12 sei erwähnt, daß die Impedanz des p-Kanal-Transistors P^ einer
sorgfältigen Bemessung bedarf, so daß die Zeitkonstante dieser Impedanz in Verbindung mit dem Kondensator 16 groß ist. Hierdurch
steigt Vß während der interessierenden Zeiträume nur langsam
an. Dies bedeutet, daß die Schaltungsanordnung dann nicht verwendet werden sollte, wenn große Schwankungen der Temperatur
und der Spannung VDD zu erwarten sind.
Die in Fig. 18 dargestellte Schaltungsanordnung ist eine Abwandlung der Schaltungsanordnung gemäß Fig.12,
bei der die Impedanz des MOS-Transistors vom p-Typ nicht genau kontrolliert zu werden braucht, wie es oben erläutert wurde.
Bei der Schaltungsanordnung gemäß Fig. 18 ist die Abflußelektrode 180 des Transistors P- wie bei der Schaltungsanordnung
gemäß Fig. 12 mit der Klemme B verbunden, die Quellenelektrode 188 is jedoch an die Klemme C und nicht an V__ angeschlossen.
Der Transistor arbeitet in dieser Schaltung als sogenannte Übertragungs-Torschaltung. Die Arbeitsweise der Schaltung gemäß
Fig. 18 stimmt weitgehend mit der gemäß Fig. 7 überein. Die Spannung an der Klemme C ist in der Zeitspanne, in der Transistor
Pf leitet, immer noch etwas positiver als an der Klemme B,
die Stromstrecke des Transistors P^ stellt jedoch einen im we-
409825/0928
sentlichen Ohm1sehen Widerstand dar und mit kleinen Strömen
kann ein Spannungsabfall erreicht werden, der kleiner ist als der Spannungsabfall an einer Halbleiterdiode. Diese Schaltungsanordnung
hat außerdem den zusätzlichen Vorteil, daß die Größen der n- und p-Transistoren im NOR-Glied 50 (und im Inverter
12) nicht unterschiedlich zu sein brauchen, da es nicht mehr nötig ist, dem Diodenspannungsabfall Rechnung zu tragen. Es
kann sogar wünschenswert sein, das Größenverhältnis umzukehren (also der p-Einrichtung eine niedrigere Impedanz zu geben
als der n-Einrichtung), so daß der vertikale Teil der ChaT
rakteristik so nahe wie möglich bei einer Spannung des Wertes Vnn liegt (sie Charakteristik gemäß Fig. 3 also nach rechts
verschoben wird). Hierdurch kann sich zwischen der Klemme C und dem Schaltungspunkt D eine maximale Spannung ausbilden,
wodurch größere Schwankungen des Schwellwertes des p-Kanal-Transistors
P- zulässig sind. Nach den derzeitigen Erkenntnissen
läßt sich außerdem eine solche Schaltung leicht integrieren, indem man Herstellungsverfahren verwendet, wie sie für
die Bildung von Silicium-Gatt-CMOS-Einrichtungen verwendet werden; hier sind die Schwellwerte der p-Kanal-Einrichtungen
im allgemeinen niedriger als die der n-Kanal-Einrichtungen.
Die in Fig. 19 dargestellte Schaltungsanordnung ist eine Abwandlung der Schaltungsanordnung gemäß Fig.18,
bei der ein Übertragungs-Tor-Transistor N^ vom η-Typ dem tibertragungs-Tor-Transistor
Pf vom p-Typ parallelgeschaltet ist. Das Ausgangssignal des Inverters 12 steuert wie bei dem Ausführungsbeispiel
gemäß Fig. 18 den Stromfluß durch den Transistor P^. Die Steuerelektrode des Transistors M~ ist mit der
Ausgangsklemme eines zusätzlichen Inverters 191 verbunden.
Es ist ersichtlich, daß bei den Schaltungen gemäß Fig. 18 und 19 das Substrat des in der Rückkopplungsstrecke
liegenden p-Kanaltransistors Pf mit V verbunden
ist. Für diese Schaltungen gelten also dieselben Einschrän-
4 09 825/0926
kungen wie bei der Schaltungsanordnung gemäß Fig. 12 im Hinblick
auf das Vorhandensein einer parasitären Diode zwischen der Klemme B und V_n. Dies stört aus den erläuterten Gründen
bei der Verwendung dieser Schaltungen in Anwendungen, z.B. wie in Fig. 9), wo die Unterscheidung aufeinanderfolgender
Minima erforderlich ist. Die Schaltungen gemäß Fig. 18 und können jedoch in Anwendungen ( wie z.B. denen bei Fig. 10 und
11) verwendet werden, wo es wünschenswert ist, sukzessive Minima veränderlicher Größe abzuziehen, da die parasitäre
Diode eine Entladung des Kondensators zwischen den aufeinanderfolgenden Minima ermöglicht, wie erläutert wurde. Das Problem,
bei niedrigen Spannungen Vm<V„.-V_ .,.,_._.„ zu halten, ist
X UsJ JUJ-UUCi
bei den Schaltungsanordnungen gemäß Fig. 18 und 19 infolge
der beim Leiten im wesentlichen resistiven (Ohm1sehen) Eigenschaften
der MOS-Transistoren zwischen Abfluß und Quelle weniger gravierend. Es sei jedoch darauf hingewiesen, daß die
Rückkopplungsschaltungen bei Fig. 12, 13, 18 und 19 wie die Dioden-Rückkopplungsschaltungen in ihrer Wirkung wagen des
Vorhandenseins des zweiten Inverters asymmetrisch sind, dessen Ausgangssignal am Schaltungspunkt D den "Rückkopplungs-"
Transistor Pf nur für eine relative Polarität des Eingangssignals
an der Klemme B in Flußrichtung vorspannt.
Bei den vorangegangenen Erläuterungen war immer erwähnt worden, daß der Ruhearbeitspunkt auf dem vertikalen
Teil der Übertragungscharakteristik liegen soll. Man erhält die maximale Empfindlichkeit, wenn man die Schaltungsanordnung
in dieser Weise betreibt, d.h. eine relativ kleine Änderung des Eingangssignals hat eine relativ große Änderung
des Ausgangssignals zur Folge. Selbstverständlich können die vorliegenden Schaltungsanordnungen auch auf einen Ruhearbeitspunkt
vorgespannt werden, der sich nicht auf dem vertikalen Teil der Übertragungscharakteristik befindet, wenn es auf
maximale Empfindlichkeit nicht ankommt.
409825/0928
Bei vielen Ausführungsbeispielen der Erfindung war erwähnt worden, daß die beiden in Reihe geschalteten
Transistoren, von denen der eine dem p-Typ und der andere dem η-Typ angehört, verschieden breite Kanäle haben, so daß sie
unterschiedliche Impedanzen darbieten, wenn sie leiten. Auch dies ist für die Arbeitsweise der Schaltung nicht wesentlich.
Wie aus den Erläuterungen hervorgeht, ist bei vielen dieser Schaltungsanordnungen zwar eine unterschiedliche Bemessung
der Größen der n- und p-Kanäle vorteilhaft, wenn die Speisespannung
ziemlich niedrig ist, wie in der Größenordnung von einem Volt, und zwar besonders dann, wenn zwischen den Klemmen
C und B ein schaltungsbedingter Spannungsabfall erheblicher Größe auftritt, wenn der eine Transistor Strom in die
Stromstrecke von B nach C liefert. Bei höheren Speisespannungswerten können die in Reihe geschalteten p- und n-Transistoren
dieselben Werte oder Größen haben. Die Eigenschaften entsprechender Transistoren zweier benachbarter Kreise, wie
der Inverter 10 und 12 in Fig. 1, sollen aneinander angeglichen sein; was einfach zu erreichen ist, wenn beide Kreise
auf einem gemeinsamen Substrat als integrierte Schaltung hergestellt werden.
Anhang
Die folgenden zusätzlichen Erläuterungen,
die durch numerische Beispiele ergänzt werden, sollen dazu dienen, eine tiefere Einsicht in das Arbeitsprinzip der hier
beschriebenen Schaltungsanordnungen zu geben. Dabei wird auf die Fig. 20 und 21 Bezug genommen.
Zuerst seien ein einfacher COS/MOS-Inverter
(wie der Inverter 12 mit den Transistoren P, und N„ in Fig.2)
und die Vorgänge beim Erhöhen der Eingangsspannung (in diesem
£09825/0926
2362317
Falle an der Klemme C) von O Volt auf VDD betrachtet. Es sei
ferner angenommen, daß V- > V p + V1^n ist, d.h. daß Verhältnisse
vorliegen, bei denen die Speisespannung VnD immer größer
ist als die Summe der n- und p-Kanal-Schwellwerte VTp bzw. V_,N
(Diese Bedingung muß bei Verwendung von COS/MOS-Invertern mit Rückkopplung erfüllt sein, z.B. wenn ein Inverter mit einem
Widerstand als Verstärker vorgespannt wird).
Die Eingangs- Ausgangs-Kennlinie des Inverters 1In Fig.20 dargestellt. Unter der Voraussetzung, daß V D>
V„p+
D> V„p
ist, muß nun ein Bereich X existieren, wo VrpN<
ist, d.h. wo sowohl der p-Transistor als auch der n-Transistor beide eingeschaltet sind bzw. leiten. Man beachte, daß
der im wesentlichen vertikale Teil der Kennlinie bei der Spannung V_ über Massepotential in diesen Bereich fallen muß. Die
Lage des vertikalen Teiles der Kennlinie, also der Wert von VT
hängt außerdem von verschiedenen Faktoren ab:
a. Den Werten von VTN und V™.
b. Den Werten der Verstärkungsfaktoren KP und K N.
c. Die relativen Größen der Transistoren.
Die Lage des vertikalen Teiles der Kennlinie bei V„, oberhalb
des Massepotentials kann in der Praxis berechnet werden, da
I0n = K1N WN (VT - VTN) 2
LN
LN
wobei IdN der Sättigungsabflußstrom des η-Transistors und WN
das Verhältnis von Breite zu Länge ist. Eine ähnliche Gleichung gilt für den p-Transistor. Unter der Annahme, daß der
Inverter nicht belastet ist, gilt für den interessierenden Bereich
409825/0926
und ein Wert für V_ kann durch Auflösung der folgenden Gleichung
gewonnen werden:
KN WN fV - V ) = KP WP (V - V - V )
* ~ 1T TN' j§ DD T TP
Man beachte insbesondere, daß der Wert von V„ von WN und WP
abhängt. Man betrachte nun wieder die Fig. 1 und 2. Wenn die Spannung an der Klemme A von V aus absinkt, folgt die Spannung
an der Klemme B bis die Spannung an der Klemme B einen Wert erreicht hat, der um V_ über 0 Volt liegt. In diesem
Punkt steigt das Ausgangssignal rasch und, bis es schließlich durch die Vorspannung der Diode in Flußrichtung beschränkt
wird. Es ist jedoch eine notwendige Bedingung dafür, daß die Diode in Flußrichtung vorgespannt wird, während sich der Ausgang
immer noch auf dem vertikalen Teil der Kennlinie befindet, daß
VDD ". V VDIODE (VDIODE '= V14 W±e °ben)
Ist diese Bedingung nicht erfüllt, dann schaltet die Ausgangsspannung
auf V , wenn die Eingangsspannung V. = VT
wird, die Diode leitet jedoch erst, wenn V. < V™, so daß die
Schaltung nicht auf den vertikalen Teil der Kennlinie vorgespannt ist. Wenn die Schaltung dann zur Wahrnehmung eines Minimalwertes
der Spannung an der Eingangsklemme A verwendet wird, ist dort eine viel größere positive Spannüngsänderung
erforderlich, um eine Änderung des Zustand.es der Spannung am Ausgang D zu bewirken, als sie benötigt wird, wenn die Vorspan'r
nung der Schaltungsanordnung in den vertikalen Teil der Kennlinie fällt. Um bei Verwendung als Detektor für Minima die
maximale Empfindlichkeit zu erreichen, ist es also erforderlieh,
daß VDD - VT
> VDI0DE ist.
Es wurde gezeigt, daß der Wert von VT von den
Verfahrensparametern und den Größenverhältnissen der Tran-
409825/0926
sistoren abhängt. Macht man also den η-Transistor größer als
den p-Transistor, so verringert sich der Wert von V und der
vertikale Teil der Kennlinie wird näher an 0 Volt herangeschoben, was wiederum bedeutet, daß der Wert von V_D bei dem V _-
V = V DIODE / kleiner wird. Als Folge davon verbessern sich
die Betriebseigenschaften bei kleinen Werten von V .(Im Grenzfall Wn ·>
oo wird VT ->
VTN.)
Unter Bezugnahme auf Fig. 21 sei ein nemerisches Beispiel betrachtet. Angenommen V_ = 0,75 Volt und
^DIODE ^=V14^ = °'^ V°-Lt, was wiederum voraussetzt, daß die
Transistoren genau aneinander angepaßt sind, und daß V„N =Vrpp=
0,4 Volt.
Beim Absinken der Spannung an der Klemme A
fällt Spannung an der Klemme B auf 0,75 Volt, wenn die Spannung an der Klemme C von 0 Volt aus anzusteigen beginnt. Wenn
die Spannung an der Klemme C den Wert 0,75 Volt +0,4 Volt =
1,15 Volt erreicht, leitet die Diode, lädt auf diese Weise den Kondensator 16 auf und hält die Klemme B auf 0,75 Volt (und
damit die Klemme C auf 1,15 Volt). Da die Inverter IO und 12
gepaart sind, ist die Spannung 1,15 Volt an der Klemme C äquivalent dem Binärwert 1 und der Schaltungspunkt B befindet sich
auf 0 Volt. Eine kleine positive Änderung an der Klemme A hat eine kleine positive Änderung an der Klemme B zur Folge, so
daß die Spannung an der Klemme C rasch absinkt. Wenn die Spannung C schließlich den Wert 0,75 Volt durchläuft, schaltet der
Inverter 12 und die Spannung am Schaltungspunkt D ändert sich auf 1,5 Volt.
Wenn nun V _ herabgesetzt wird, verringert
sich auch der Wert von V„, er bleibt jedoch gleich VDD/2, wenn
die Transistoren aneinander angepaßt sind. Für VDD =1,0 Volt
ist also V = 0,5 Volt und die Klemme C liegt auf 0,5 + 0,4 =
0,9 Volt, wenn sich die Klemme B auf der Spannung 0,5 Volt be.
409825/0926
findet. Die Spannung an der Klemme C befindet sich also immer
noch auf dem "vertikalen" Teil der Kennlinie. Es sei nun angenommen, daß durch Verfahrensschwankungen eine solche Fehlanpassung
der Transistoren eingetreten ist, daß bei V _ = 1,5 Volt der Wert von VT = 3VDD/4 =1,12 Volt beträgt. Die Spannung
von 1,12 Volt an der Klemme B bewirkt, daß die Spannung an der Klemme C bis auf 1,12 + 0,4 =1,42 Volt ansteigt und
die Diode leitet. Die Schaltungsanordnung ist dabei jedoch immer noch so vorgespannt, daß sich die Spannung an der Klemme
C auf dem vertikalen Teil der Kennlinie befindet.
Wenn nun V_D auf 1,0 Volt herabgesetzt wird,
so daß VT = 0,75 Volt beträgt, wenn sich die Klemme B auf
0,75 Volt befindet und die Spannung an der Klemme G ansteigt, kann der Maximalwert der Spannung an der Klemme C nur 1 Volt
(d.h. VDD) betragen. Die Spannung an der Diode ist daher nur
noch 0,25 Volt und die Diode leitet nicht. Es ist erforderlich,
die Spannung an der Klemme B auf 0,6 Volt herabzusetzen, damit die Diode leitet und die Klemme B auf einer konstanten
Spannung hält. An der Klemme B ist daher eine positive Auswanderung
um 150 mV erforderlich, bevor die Spannung an der Klemme C auf 0 abfällt, so daß die Empfindlichkeit der Schaltung
stark reduziert ist. Es ist daher sehr wünschenswert, den Einfluß von Schwankungen der Verfahrensparameter dadurch
herabzusetzen, daß man die Größe des η-Transistors erhöht.
Der Grenzfall ist ein W„, bei dem immer V = V== 0,4 Volt ist. In diesem Grenzfall arbeitet die Schaltungsanordnung
mit maximaler Empfindlichkeit bis herunter zu einer Spannung von VDD = 0,8 Volt.
409825/0926
Claims (1)
- Patentansprüche"Λ·· 1., Spitzendetektor schaltung mit zwei Halbleitereinrichtungen verschiedener Leitungstypen, die jeweils eine Stromstrecke und eine Steuerelektrode haben und komplementär-symmetrisch mit ihren Stromstrecken in Reihe zwischen zwei Betriebsspannungsklemmen geschaltet sind, ferner mit einer an die Verbindung deijbeiden Stromstrecken angeschlossenen Ausgangsklemme, einem an eine gemeinsame Verbindung der Steuerelektrode der beiden Halbleitereinrichtungen angeschlossenen Eingangspunkt und einer Rückkopplungsstrecke, die zwischen die Ausgangsklemme und den Eingangspunkt geschaltet ist, dadurch gekennzeichnet, daß die Rückkopplungsstrecke (14; 20; 20, 30; 50; 61; Pf) enthält, die auf eiri dem Eingangspunkt (B) zugeführtes Eingangssignal anspricht um die Rückkopplungsstrecke zumindest zu bestimmten Zeiten, wenn das Eingangssignal einen Spitzenwert erreicht, der in einem vorgegebenen Sinne größer ist als ein bestimmter Schwellwert, zu aktivieren und dann wieder zu desaktivieren.2. Spitzendetektorschaltung mit zwei komplementär-symmetrischen Halbleitereinrichtungen, die jeweils eine Stromstrecke sowie eine Steuerelektrode zur Steuerung der Leitfähigkeit dieser Stromstrecke enthalten, mit ihren Stromstrecken in Reihe zwischen zwei Betriebsspannungsklemmen geschaltet und mit ihren Steuerelektroden gemeinsam an einen Eingangspunkt angeschlossen sind, wobei die Anordnung so getroffen ist, daß an einer an die Kopplung zwischen den beiden Einrichtungen angeschlossenen Ausgangsklemme eine Ausgangsspannung eines ersten Wertes entsprechend einem Leiten der ersten Halbleitereinrichtung und einem Sperren der zweiten Halbleitereinrichtung sowie ein wesentlich anderer Wert entsprechend dem Leiten der zweiten Halbleitereinrichtung409825/09262362317und Sperren der ersten Halbleitereinrichtung auftreten und daß ferner auch ein rascher Wechsel zwischen den Werten eintritt, wenn der Zustand der Halbleitereinrichtungen umschaltet, dadurch gekennzeichnet, daß zwischen die Ausgangsklemme (C) und den Eingangspunkt (B) ein asymmetrisch aktiver Rückkopplungskreis (14; 20? 20, 30; 50; 61; Pf) geschaltet ist, um in Antwort auf ein Eingangssignal eine zeitweilige Aktivierung zu bewirken, die ein Umschalten des Zustandes der Halbleitereinrichtungen (P-, N..) in einem vorgegebenen Sinne zur Folge hat.3. Spitzendetektorschaltung nach Anspruch 1oder 2, dadurch gekennzeichnet, daßein Kondensator (16) zwischen den Eingangspunkt (B) und eine Eingangssignalklemme (A) geschaltet ist.4. Spitzendetektorschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß ein Widerstand (18) zwischen den Eingangspunkt (B) und eine der Betriebsspannungsklemmen (+v DDf ~vss^ geschaltet ist.5. Spitzendetektorschaltung nach einem dervorhergehenden Ansprüche bei der die Halbleitereinrichtungen Feldeffekttransistoren verschiedener Leitungstypen sind, d adurch gekennzeichnet, daß der Kanal desjenigen Feldeffekttransistors (N-.) der im aktiven Zustand der Rückkopplungsstrecke leitet, eine wesentlich größere Breite und damit im leitenden Zustand eine wesentlich niedrigere Impedanz hat als der Kanal des anderen Transistors im leitenden Zustand.6. Spitzendetektorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rückkopplungsstrecke eine Diode (14, 14ä ) enthält, die so gepolt ist, daß durch sie ein409825/0926 OWaiNAi. INSPBCTID2362317Strom zwischen der Ausgangsklemme (C) und dem Eingangspunkt (B) fließt, wenn die zwischen diesen Schaltungspunkten liegende Spannung einer Änderung in einem vorgegebenen Sin η e der relativen LeitungsEUStände der Haibleitereinrichtungen erfolgt.'7* Spitsendetektorschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Diode die Emitter-Basis-Strecke (24-22) eines Bipolar-Transistors (20) enthält, dessen Kollektor mit der einen Betriebsspannungsklemme (+V00, Fig. 5) verbunden ist.8. Spitzendetektorschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Rückkopplungsstrecke einen dritten Feldeffekttransistor (P^) enthält, dessen Stsomstrecke zwischen die eine Betriebsspannungsklernme (VDD) und den Eingangspunkt geschaltet ist und dessen Steuerelektrode über einen Inverter (12) mit der hs~ gangsklemme (C) gekoppelt ist.9. Spitzendetektorschaltung nach Anspruch 8 gekennzeichnet durch einen Bipolartransistor (20)(Fig.13), dessen Kollektoreiektrode an die eine Betriebsspannungsklemme (VDD) angeschlossen ist und dessen Basis-Emitter- S trecke dazu dient, die Stromstrecke des dritten Feld effekttransistors (T?ψ) mit dem Eingangspunkt (B) zu koppeln.10. Spitzendetektorschaltung nach Anspruch 5/ dadurch gekennzeichnet, daß die Rück kopplungsstrecke einen dritten Feldeffekttransistor (P^, Fig, 13 und 19) enthält, dessen Stromstrecke zwischen die Ausgangsklemme (C) und den Eingangspunkt (B) gekoppelt ist und dessen Steuerelektrode über einen Inverter (12) mit der AusgangsklemlEie (C) gekoppelt ist? um die Leitfähigkeit der Rückkopp lungsstrecke 'durch den dritten Transistor zu steuern.409825/092611. Spitzendetektorschaltung nach Anspruch 10, dadurch gekennzeichnet, daß der Stromstrecke des dritten Feldeffekttransistors (P^, Fig. 19) die Stromstrecke eines vierten Feldeffekttransistors (N~) der einen anderen Leitungstyp hat als der dritte Feldeffekttransistor, parallelgeschaltet ist und daß mit der Steuerelektrode des vierten Feldeffekttransistors eine Anordnung (191) gekoppelt ist, die den Stromfluß durch den vierten Feldeffekttransistor komplementär zu dem durch den dritten Feldeffekttransistor steuert.12. Spitzendetektorschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Sperrschaltung zum \erhindern eines Stromflusses durch die Rückkopplungsstrecke.13. Spitzendetektorschaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Rückkopplungsstrecke eine Schaltvorrichtung zum effektiven Unterbrechen bzw. Schließen der Rückkopplungsstrecke enthält, die mit einer zu ihrer Betätigung dienenden Steuer/ vorrichtung gekoppelt ist.14. Spitzendetektorschaltung nach Anspruch 13, dadurch, gekennzeichnet, daß die Schaltvorrichtung durch eine Feldeffekttransistorschaltung (30) gebildet ist, die eine Übertragungstorschaltung bildet.15. Spitzendetektorschaltung nach einem derAnsprüche 1 bis 11, gekennzeichnet durch eine Sperrvorrichtung, die als Antwort auf ein Sperrsignal einen Stromfluß durch eine Einrichtung verhindert, die sonst im aktiven Zustand der Rückkopplungsstrecke leitend ist.40982 5./0928236791716. Spitzendetektorschaltung nach Anspruch 15, dadurch gekennzeichnet, daß die beiden Haibleitereinrichtungen einen Teil eines NOR-Gliedes (40) bilden, dessen einer Eingang durch den Eingangspunkt (B) gebildet ist und dessen zweitem Eingang (42) das Sperrsignal zuführbar ist«17. Spitzendetektorschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die beiden Halbleitereinrichtungen Feldeffekttransistoren sind und daß das NOR-Glied einen weiteren Feldeffekttransistor enthält, der den gleichen Leitungstyp hat, wie die sonst leitfähige Einrichtung und dessen Stromstrecke in Reihe mit letzterer zwischen die Ausgangsklemme und eine der Betriebsspannungsklemmen geschaltet ist, und daß die Steuerelektrode des weiteren Feldeffekttransistors als zweiter Eingang für das NOR-Glied dient.18. Spitzendetektorschaltung nach Anspruch 17, dadurch gekennzeichnet, daß die Stromstrecke des weiteren Transistors (Pb) in Reihe zwischen die beiden Kalbleitereinrichtungen (P_, N ) geschaltet ist.a a*■ 19. Spitzendetektorschaltung nach Anspruch oder 18, gekennzeichnet durch einen zusätzlichen Feldeffekttransistor (N. ), dessen Stromstrecke zwischen die Ausgangsklemme (C) und einen auf Bezugspotential (-VgS) liegenden Schaltungspunkt geschaltet ist und durch eine mit der Steuerelektrode dieses Transistors verbundene Anordnung, die diesen Transistor im gesperrten Zustand der Detektorschaltung leitend macht.409825/0926
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB5828272A GB1441928A (en) | 1972-12-18 | 1972-12-18 | Peak detector |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2362917A1 true DE2362917A1 (de) | 1974-06-20 |
DE2362917B2 DE2362917B2 (de) | 1977-10-13 |
DE2362917C3 DE2362917C3 (de) | 1978-06-01 |
Family
ID=10481224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2362917A Expired DE2362917C3 (de) | 1972-12-18 | 1973-12-18 | Spitzendetektor |
Country Status (9)
Country | Link |
---|---|
US (1) | US3921010A (de) |
JP (1) | JPS5416429B2 (de) |
CH (3) | CH1773873A4 (de) |
DE (1) | DE2362917C3 (de) |
FR (1) | FR2210768B1 (de) |
GB (1) | GB1441928A (de) |
HK (1) | HK74779A (de) |
IT (1) | IT1005112B (de) |
SU (1) | SU940657A3 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759689B2 (de) * | 1974-09-30 | 1982-12-16 | Citizen Watch Co Ltd | |
DE2925483C2 (de) * | 1979-06-23 | 1984-08-23 | Kistler Instrumente Ag, Winterthur | Verfahren und Vorrichtung zum Messen und Auswerten der Spitzenwerte eines pulsierenden Spannungsmessignals |
US4634895A (en) * | 1984-07-11 | 1987-01-06 | At&T Bell Laboratories | CMOS peak detector and AC filter |
EP0349021B1 (de) * | 1985-01-30 | 1994-12-28 | Kabushiki Kaisha Toshiba | Halbleiteranordnung und Verfahren zu deren Herstellung |
US5105316A (en) * | 1989-11-20 | 1992-04-14 | Seagate Technology, Inc. | Qualification for pulse detecting in a magnetic media data storage system |
FR2690748A1 (fr) * | 1992-04-30 | 1993-11-05 | Sgs Thomson Microelectronics | Circuit de détection de seuil de tension à très faible consommation. |
US6005432A (en) * | 1998-04-01 | 1999-12-21 | S3 Incorporated | Voltage level shift system and method |
US7236038B2 (en) * | 2005-06-20 | 2007-06-26 | Elite Semiconductor Memory Technology Inc. | Pulse generator and method for pulse generation thereof |
JP6361428B2 (ja) * | 2014-09-30 | 2018-07-25 | 株式会社リコー | 電圧レベル検出装置及び方法、モータ駆動制御装置、及びモータ装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3356858A (en) * | 1963-06-18 | 1967-12-05 | Fairchild Camera Instr Co | Low stand-by power complementary field effect circuitry |
US3304437A (en) * | 1963-08-20 | 1967-02-14 | Paul K Dano | Single-shot multivibrator pulse width controlled by repetition rate |
GB1113111A (en) * | 1964-05-29 | 1968-05-08 | Nat Res Dev | Digital storage devices |
US3654486A (en) * | 1965-04-30 | 1972-04-04 | Sperry Rand Corp | Transistor logic circuit with upset feedback |
US3471714A (en) * | 1966-06-07 | 1969-10-07 | United Aircraft Corp | Operational amplifier analog logic functions |
US3599018A (en) * | 1968-01-25 | 1971-08-10 | Sharp Kk | Fet flip-flop circuit with diode feedback path |
GB1256752A (de) * | 1968-06-08 | 1971-12-15 | ||
GB1297252A (de) * | 1969-09-18 | 1972-11-22 | ||
US3601629A (en) * | 1970-02-06 | 1971-08-24 | Westinghouse Electric Corp | Bidirectional data line driver circuit for a mosfet memory |
US3631528A (en) * | 1970-08-14 | 1971-12-28 | Robert S Green | Low-power consumption complementary driver and complementary bipolar buffer circuits |
US3739193A (en) * | 1971-01-11 | 1973-06-12 | Rca Corp | Logic circuit |
US3728556A (en) * | 1971-11-24 | 1973-04-17 | United Aircraft Corp | Regenerative fet converter circuitry |
US3731209A (en) * | 1972-05-15 | 1973-05-01 | Northrop Corp | Peak voltage detector circuit |
-
1972
- 1972-12-18 GB GB5828272A patent/GB1441928A/en not_active Expired
-
1973
- 1973-08-20 US US389726A patent/US3921010A/en not_active Expired - Lifetime
- 1973-12-14 IT IT733011A patent/IT1005112B/it active
- 1973-12-17 SU SU731985352A patent/SU940657A3/ru active
- 1973-12-18 DE DE2362917A patent/DE2362917C3/de not_active Expired
- 1973-12-18 CH CH1773873D patent/CH1773873A4/xx unknown
- 1973-12-18 CH CH1773873A patent/CH604244B5/xx not_active IP Right Cessation
- 1973-12-18 CH CH437175A patent/CH607041A5/xx not_active IP Right Cessation
- 1973-12-18 JP JP14230973A patent/JPS5416429B2/ja not_active Expired
- 1973-12-18 FR FR7345194A patent/FR2210768B1/fr not_active Expired
-
1979
- 1979-10-25 HK HK747/79A patent/HK74779A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
SU940657A3 (ru) | 1982-06-30 |
HK74779A (en) | 1979-11-02 |
DE2362917B2 (de) | 1977-10-13 |
IT1005112B (it) | 1976-08-20 |
CH1773873A4 (de) | 1977-08-31 |
JPS507566A (de) | 1975-01-25 |
CH604244B5 (de) | 1978-08-31 |
FR2210768B1 (de) | 1978-11-10 |
US3921010A (en) | 1975-11-18 |
GB1441928A (en) | 1976-07-07 |
JPS5416429B2 (de) | 1979-06-22 |
FR2210768A1 (de) | 1974-07-12 |
USB389726I5 (de) | 1975-01-28 |
DE2362917C3 (de) | 1978-06-01 |
CH607041A5 (de) | 1978-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19530664C2 (de) | Leistungs-MOSFET mit Überlastungsschutzschaltung | |
DE69839067T2 (de) | Regelwandlerschaltung und integrierte Halbleiterschaltung, in der diese verwendet wird | |
DE102007002377B4 (de) | Integrierte Schaltungsvorrichtung | |
DE4211644C2 (de) | Schaltungsanordnung zur Erzeugung einer konstanten Spannung | |
DE3244630C2 (de) | ||
DE19525237A1 (de) | Pegelschieberschaltung | |
DE3838962C2 (de) | ||
DE3910466A1 (de) | Datenausgangs-pufferschaltung fuer byte-weiten speicher | |
DE2254618A1 (de) | Schaltungsanordnung zur referenzspannungserzeugung | |
DE3051095C2 (de) | ||
DE4334513C1 (de) | CMOS-Schaltung mit erhöhter Spannungsfestigkeit | |
DE3127588A1 (de) | "kristalloszillator" | |
CH623420A5 (de) | ||
DE2362917A1 (de) | Spitzendetektorschaltung | |
DE3321553A1 (de) | Impulsgenerator als integrierte schaltung | |
DE2749051A1 (de) | Mos-eingangspuffer mit hysteresis | |
DE3343700C2 (de) | ||
DE2108101B2 (de) | Schalterstromkrels | |
DE102023112314A1 (de) | Schaltung zur Kantenerkennung | |
DE10102129B4 (de) | Schaltungsanordnung zur Erzeugung einer Referenzspannung | |
DE3940358C2 (de) | ||
DE10246844B3 (de) | Oszillatorschaltung | |
DE2657281C3 (de) | MIS-Inverterschaltung | |
DE3929350C1 (en) | CMOS input to digital output signal level converter - has PMOS and NMOS FET control transistors and current limiter | |
DE2951293A1 (de) | Elektronischer schaltkreis zur steuerung der elektrischen energieuebertragung von einer wechselspannungsquelle zu einer last |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |