DE2048737A1 - Verfahren zur Herstellung integrierter Transistoren - Google Patents

Verfahren zur Herstellung integrierter Transistoren

Info

Publication number
DE2048737A1
DE2048737A1 DE19702048737 DE2048737A DE2048737A1 DE 2048737 A1 DE2048737 A1 DE 2048737A1 DE 19702048737 DE19702048737 DE 19702048737 DE 2048737 A DE2048737 A DE 2048737A DE 2048737 A1 DE2048737 A1 DE 2048737A1
Authority
DE
Germany
Prior art keywords
collector
zone
base
doped
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702048737
Other languages
English (en)
Inventor
Kanu G Wappingers Falls N Y Maheux Leo William Underhill Vt Ashar, (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2048737A1 publication Critical patent/DE2048737A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH
Anmelderin:
Amtliches Aktenzeichen:
Böblingen, den 29. Sept. 1970 gg-ba
International Business Machines Corporation, Armonk, N.Y. 10504
Neuanmeldung
Aktenzeichen der Anmelderin: Docket FI 968 110
Verfahren zur Herstellung integrierter Transistoren
Die Erfindung betrifft ein Verfahren zur Herstellung integrierter Transistoren mit einem Subkollektor, der einen stufenförmigen, sich gegen die Basiszone erhebenden Kollektorsteg aufweist.
Bei der Herstellung derartiger Transistoren ist es von äußerster Wichtigkeit, am Ende eines jeden Prozeßschrittes Oberflächenextrem hoher Qualität zu erhalten. Da in der Technik die Tendenz besteht, integrierte Schaltungen immer geringerer Ausdehnung herzustellen, um eine Erhöhung der Arbeitsgeschwindigkeit zu erzielen, gewinnt auch die Gleichmäßigkeit der Prozeßsteuerung weiter an Bedeutung. Demzufolge sind Prozeßschritte, die hinsichtlich ihrer Toleranzen für die Herstellung diskreter Schaltelemente und integrierter Schaltungen geringerer Arbeitsgeschwindigkeit ausgelegt sind, bei der Herstellung von Schaltungen, deren Ausdehnung in 8 gemessen werden, nicht in jedem Falle anwendbar. Selbstverständlich lassen sich durch exakte Steuerung der Sperrschicht-Tiefen, in der Dicke der Epitaxieschichten und der Gleichmäßigkeit und Qualität der Oberflächen monolithische, integrierte Schaltungen herstellen, deren Abmessungen weit ge-
109820/1319
ringer sind, als es zuvor möglich war. Zwar werden durch extrem kleine Abmessungen der Schaltungen die Packungsdichte erhöht und * die Kosten verringert, aber es müssen auch hohe Stromdichten verkraftet werden. Es ist bekannt, daß bei hohen Stromdichten die Betriebseigenschaften verschlechtert werden. Die Schaltungsabmessungen sind außerordentlich kritisch und gehen direkt in das Frequenzverhalten der integrierten Schaltunten ein. Das Frequenzverhalten wird durch einen Wert FT gekennzeichnet, der die Verstärkungs-Bandbreite bei Hochfrequenz-Betrieb angibt.
Es ist bereits bekannt, daß das Frequenzverhalten konventioneller Transistoren verbessert werden kann, wenn zwischen einer reduzierten Kollektorkapazität und dem Kollektorwiderstand ein geeigneter Kompromiß geschlossen wird. Eine geringere Dotierung der Kollektorzone vermindert die Kollektorkapazität auf Kosten eines erhöhten Kollektorwiderstandes.
Eine im US-Patent 3 312 881 vorgeschlagene Transis-torstruktur vermeidet in gewisser Beziehung diesen Kompromiß, bringt aber eine weitere Verbesserung des Frequenzverhaltens. In diesem Patent ist ein Verfahren beschrieben, durch das sich geringe Basisweiten erzielen lassen. Die damit verbundene Erhöhung des Basiswiderstandes ist nur geringfügig, wenn ein relativ großer Basiskontakt vorgesehen wird. Damit die dadurch bedingte größere Basis-Kollektorkapazität nicht das Frequenzverhalten beeinträchtigt, erstreckt sich eine Intrinsic-Zone vom äußeren Teil des funktionell verwendeten Basis-Kollektorüberganges bis an die Oberfläche der Anordnung. Um jedoch im Gigaherzgebiet arbeitende Transistoren zu erhalten, müssen eine ganze Anzahl weiterer Dimensionierungsgrößen berücksichtigt werden, die sich auf das Verfahren zur Herstellung der Anordnung innerhalb sehr enger Toleranzen beziehen. Die im folgenden erwähnten Faktoren haben einen überragenden Einfluß auf das Frequenzverhalten.
Es hat sich gezeigt, daß die BaäfiS^LaüSzeit, ein für das \F>öquenzverhalten wesentlicher Faktor, dem Quadrat der Basisweite
109820/1319
direkt proportional und damit von Kollektorspannungsänderungen abhängig ist. Außerdem ist die dynamische Basisausweitung groß, da die vom Emitter injizierte Stromdichte in der Nähe des Basis-Kollektorüberganges in der Kollektorzone eine Ladungsneutralisation bewirkt. Diese, oft als Kirk-Effekt bezeichnete Erscheinung tritt auf, wenn die Emitterstromdichte und die Störstellendichte in der Kollektorzone vergleichbare Werte annehmen und dadurch der Kollektorübergang elektrisch weiter in die Kollektorzone hinsinverschoben wird. D. h. also, die Basis-Laufzelt tritt dann besonders in Erscheinung, wenn die Basisausweitung groß ist. Durch die Basisausweitung werden auch die noch brauch- f baren minimalen Abmessungen der Halbleiteranordnungen begrenzt. Geringere Abmessungen sind nämlich mit einer höheren Stromdichte verbunden, die dann wieder das Problem der Basisausweitung vergrößert. Es muß also ein Kompromiß zwischen den Abmessungen der Halbleiteranordnungen und der zulässigen Basisausweitung gefunden werden.
Bekanntlich kann die Laufzeit in der Kollektor-Sperrschicht dadurch klein gehalten werden, daß die Dicke der Sperrschicht klein" gehalten wird. Man kann diese Wirkung durch Verkleinerung des spezifischen Widerstandes unterstützen.
Ein weiterer, die Basis-Laufzeit beeinflussender Faktor ist die Diffusionskonstante in der Basis. Einen wesentlichen Einfluß auf das Frequenzverhalten üben auch die Kollektor- und Emitterwiderstände und die zugehörigen Übergangskapazitäten aus.
Demgemäß sind verbesserte Verfahren erforderlich, um eine optimale Auslegung dieser einzelnen Faktoren und Parameter zu gewährleisten und damit ein extrem gutes Hochfrequenzverhalten der in diesem Verfahren hergestellten integrierten Schaltungen zu erzielen. Abmessungen und Toleranzen, die bei diskreten Transistoranordnungen oder auch bei nur relativ hohen Frequenzen betriebenen monolithischen Schaltungen möglich waren, sind bei monolithischen Schaltungen, die ein extrem gutes Hochfrequenzver-
109820/1319
halten haben sollen, nicht mehr zulässig.
Es ist das Ziel der Erfindung, ein verbessertes Verfahren zur Herstellung eines integrierten Transistors anzugeben, das ohne Verschlechterung des Hochfrequenzverhaltens die Erzielung kleinerer Abmessungen und damit größerer Packungsdichten gewährleistet, wobei trotz Verkleinerung der Abmessungen die unerwünschte Basisausweitung und gleichzeitig die durch die Basis-Kollektorkapazität bedingten Probleme vermieden werden.
Gemäß der Erfindung wird ein Verfahren zur Herstellung integrierter Transistoren-mit einem Subkollektor, der einen stufenförmigen, sich gegen die Basiszone erhebenden Kollektorsteg aufweist, derart vorgeschlagen, daß auf die Oberfläche eines Substrats ersten Leitungstyps eine dem zu bildenden Kollektorsteg entsprechende Erhebung erzeugt wird, daß in das Substrat eine den Subkollektor bildende Zone zweiten Leitungstype eindiffundiert wird, daß anschließend eine die Kollektorzone bildende Epitaxieschicht des zweiten Leitungstyps aufgewachsen wird, daß in die Epitaxieschicht die Basiszone den Kollektorsteg überlappend eindiffundiert wird und daß in die Basiszone die Emitterzone eindiffundiert wird.
Eine vorteilhafte Ausgestaltung des Verfahrens besteht darin, daß die an der Oberfläche der Epitaxieschicht entstehende, dem Kollektorsteg auf dem Substrat entsprechende Erhebung vor Durchführung der Basisdiffusion entfernt wird. Dies kann insbesondere dadurch geschehen, daß die Erhebung zunächst oxydiert und dann das Oxyd entfernt wird.
Weiterhin besteht eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens darin, daß zur Bildung der dem Kollektorsteg entsprechenden Erhebung auf der Oberfläche des Substrats zunächst das betreffende Gebiet der Oberfläche mit einer als Maske dienenden Oxydschicht versehen wird, daß dann der restliche Teil der Oberfläche oxydiert wird und daß schließlich sämtliches Oxyd von
109820/1319
der Oberfläche entfernt wird.
Weitere Einzelheiten und Vorteile des erfindungsgemäßen Verfahrens ergeben sich aus der nachfolgenden Beschreibung der in der Zeichnung dargestellten Transistorstruktur und der dargestellten einzelnen Verfahrensschritte. Es zeigen:
Fig. 1 eine bekannte, integrierte Transistorstruktur
mit Subkollektor im Querschnitt,
Fig. 2 eine nach dem erfindungsgemäßen Verfahren herge- "
stellte integrierte Transistorstruktur mit Subkollektor und Kollektorsteg und
Fig. 3 bis 12 einzelne, aufeinanderfolgende Verfahrensschritte zur Herstellung der in Fig. 2 dargestellten Transistorstruktur.
Die in Fig. 1 dargestellte, konventionelle, planare Transistorstruktur besteht aus einem p-dotierten Substrat, auf dem mit einem Subkollektor versehener Transistor mit den erforderlichen Isolationszonen durch Anwendung der bekannten Photoätztechnik, Diffusionstechnik und der Epitaxie hergestellt ist. Der darge- | stellte Teil aus einer monolithischen, integrierten Schaltung setzt sich demnach aus dem p-dotierten Substrat 10 mit einem vergrabenen Subkollektor 12 und einer η-dotierten, epitaxial aufgewachsenen Kollektorzone 12, in die eine p-dotierte Basiszone 16 und eine Emitterzone 18 eindiffundiert sind. Die konventionell diffundierten Isolationszonen 20 bewirken die erforderliche, elektrische Isolation gegen weitere in der Epitaxieschicht 14 gebildete Halbleiteranordnungen 22. über metallische Kontakte 24 ist der elektrische Kontakt zu den verschiedenen Transistorzonen. Dabei ist der Subkollektor 12 über eine hochleitende, η -dotierte Zone 25 an die Oberfläche der Anordnung gezogen. In einigen Fällen sind diese vollständigen Verbindungszonen zu den Subkollektoren nicht vorgesehen, aber bei der Emitterdiffusion wird
109820/1319
eine hochleitende Zone mit eindiffundiert, auf die der Kollektorkontakt aufgebracht wird. Die Transistorstruktur gemäß Fig. - 1 weist hinsichtlich der Höhe ihrer Grenzfrequenz und hinsiehtlieh der erreichbaren Kleinheit der Abmessungen Beschränkungen auf. Unternimmt man den Versuch, die BasIs-Kollektorkapazität an den seitlichen Teilen 28 und am waagrechten unteren Teil 30 des Überganges zu vermindern, so stellt sich das Problem, daß eine Verminderung der Basis-Kollektorkapazität eine Erhöhung des KollektorZonenwiderstandes erforderlich macht. D. h., daß eine Verminderung der Dotierung in der Kollektorzone .zwar eine Verminderung der Basis-Kollektorkapazität zur Folge hat, daß aber gleichzeitig der KollektorZonenwiderstand ansteigt.
Werden gleichzeitig kleinere Abmessungen der Struktur angestrebt, so bildet der Effekt der Basisausweitung ein nicht zu vernachlässigendes Problem. Wie bereits erwähnt, hängt die Basisausweitung im wesentlichen von der von der Emitterzone in die Kollektorzone injizierten Stromdichte ab. Werden Emitterzone und Kontakte verkleinert, so erhöht sich zwangsläufig die Stromdichte und der damit verbundene Effekt der Basisausweitung wird verstärkt.
Eine optimale Einstellung der für den Hochfrequenzbetrieb wesentlichen Faktoren wie Basisweite, Steilheit des Basis-Störstellengradienten und anderer Parameter kann nicht vorgenommen werden, da andere Vorschrifen wie Kollektor-Emitterspannung usw. beachtet, werden müssen.
Das erfindungsgemäße Verfahren gestattet die Herstellung einer monolithischen, integrierten Transistorstruktur, die sich als außerordentlich vorteilhaft hinsichtlich einer optimalen gegenseitigen Abwägung der einander entgegenwirkenden Parameter für das Hochfrequenzverhalten und für die anderen elektrischen Eigenschaften erweist. Eine nach dem erfindungsgemäßen Verfahren hergestellte Transistorstruktur ist in Fig. 2 dargestellt und besteht aus einem p~-dotierten, eine dem zu bildenden Kollektor-
109820/1319
steg entsprechende Erhebung aufweisenden Substrat 36 und einem darauf aufgebrachten, η -dotierten, den Kollektorsteg aufweisenden Subkollektor 38. Auf dem Subkollektor ist eine n~-dotierte, die Kollektorzone 40 bildende Epitaxieschicht aufgewachsen. Die Transistorstruktur wird durch eine in die Epitaxieschicht eindiffundierte, p-dotierte Basiszone 42 mit einer η -dotierten Emitterzone 44 vervollständigt. Zeitlich p-dotierte Zonen 46 stellen Isolationsdiffusionen dar, die die Transistorstruktur gegen die weiteren, durch n~-dotierte und η -dotierte Zone angedeutete Halbleiteranordnungen elektrisch isolieren.
Der in der Darstellung der Fig. 2 zwischen den Linien A und B liegende Halbleiterbereich stellt den inneren, die eigentliche Transistorwirkung bestimmenden Bereich dar. Die Bereiche außerhalb der Linien A und B bilden die äußeren Zonen der Transistorstruktur, die auf die eigentliche Transistorwirkung keinen Einfluß haben, aber beispielsweise für die Kontaktl&nssg 4sr aktiven Transistorzonen erforderlich sind. Die iü, Fig. 2 c.i.rgeaseilte Struktur ist nicht maßstabgerecht gezeichnet, insbesondere ist bei der Abschätzung der Basis-Kollektorkapazität zu bedenken, daß der innere, aktive Transistorbereich zwischen den Linien A und B im Vergleich zu dem anderen Bereich viel zu breit gezeichnet ist.
Die nach dem erfindungsgemäßen Verfahren hergestellte Transistorstruktur der Fig. 2 weist eine wesentlich verringerte Basis-Kollektorkapazität auf. Diese Gesamtkapazität setzt sich aus der verteilten Kapazität längs des horizontalen, inneren Basis-Kollektorüberganges 50 und aus der verteilten Kapazität längs der äußeren, seitlichen Basis-Kollektorübergänge 51 zusammen. Die .äußere Kollektor zone besteht aus einer n""-dotierten Zone und einer daran anliegenden η -dotierten Subkollektorzone 38. Dagegen ist bei der bekannten Transistorstruktur der Fig. 1 die an den gesamten Kollektor-Basisübergang angrenzende Kollektorzone n-dodiert. Wie in Fig, 2 gezeigt, wird durch die nur schwach dotierte, äußere Zone 40 eine wasentIiehe Verminderung der Basis-Kollektor-
109320/1319
kapazität erreicht. Es gilt nämlich allgemein, daß die Kapazität eines Überganges um so geringer ist, je geringer die Dotierung auf der geringer dotierten Seite des Oberganges ist. Im inneren Bereich besteht die Kollektorzone am Basis-Kollektorübergang aus η -dotiertem Material. Bei dieser Verteilung wird die Basis-Kollektorkapazität pro Flächeneinheit erhöht, da die Sperrschicht zwangsläufig in dem engeren Teil unmittelbar oberhalb des η -dotierten Kollektorsteges 52 und unterhalb der pdotierten Basiszone verläuft. Da jedoch die Ausdehnung des inneren Bereiches um etwa eine Größenordnung kleiner ist, wie es fc die Gesamtkapazität trotzdem wesentlich vermindert.
Außerdem bewirkt das Vorhandensein des hochdotierten Kollektorsteges 52, daß die unerwünschte Basisausweitung, genannt Kirk-Effekt, vermindert oder verhindert wird. Da bei der bekannten Transistorstruktur nach Fig. 1 die vom Emitter in die Kollektorzone injizierte Stromdichte mit der Störstellenkonzentration in der Kollektorzpne vergleichbar wird, wird der Kollektorübergang elektrisch weiter in die Kollektorzone hineinverschoben, so daß effektiv die Basisweite vergrößert und damit das Hochfrequenzverhalten verschlechtert wird. Bei der nach dem erfindungsgemäßen Verfahren hergestellten Transistorstruktur gestattet dagegen der hochdotierte Kollektorsteg 52, daß der Transistor mit W wesentlich höherem Emitterstromdichten beaufschlagt werden kann. Auf diese Weise können die Abmessungen der Transistorstruktur wesentlich verringert werden, ohne daß die Basisausweitung auftritt oder eine Verschlechterung der Hochfrequenzeigenschaften erfolgt.
Es wird nunmehr auf die das erfindungsgemäße Verfahren erläuternden Fign. 3 bis 13 Bezug genommen. Fig. 3 zeigt ein ρ -leitendes Substrat 54, das als Ausgangsmaterial dient. Durch konventionelle, thermische Oxydation ist auf der Oberfläche des Substrat eine Oxydschicht 56 erzeugt. Im nächsten Verfahrensschritt wird durch Anwendung der bekannten Photoätztechnik ein Teil der Oxydschicht selektiv abgeätzt und lediglich ein die
109820/1319
— Q _
Fläche des zu bildenden Kollektorsteges bedeckende Oxydschicht 58 zurückgelassen. Wie in Fig. 5 gezeigt, wird anschließend wiederum die gesamte Oberfläche thermisch oxydiert. Bei diesem zusätzlichen Oxydationsschritt werden die Oxydschichten 60 und 62 gebildet, während die noch vorhandene Oxydschicht 58 lediglich etwas dicker wird und die Oxydschicht 64 bildet. Nunmehr werden im nächsten Verfahrensschritt (Fig. 6) die Oxydschichten 60, 62 und 64 abgeätzt. Die Verfahrensschritte gemäß der Fign. 3 bis 6 dienen demnach dazu, ein Substrat 54 mit ebener Oberfläche in ein Substrat 66 umzuwandeln, das an seiner Oberfläche eine aus demselben Halbleitermaterial bestehende und dem zu bildenen KoI- " lektorsteg entsprechende Erhebung 70 aufweist. Diese Herstellungsmethode für die Erhebung 70 ist im Hinblick auf die in der Planartechnik erforderlichen Toleranzen außerordentlich vorteilhaft. Mit dem beschriebenen Verfahren läßt sich die blockförmige Erhöhung zuverlässig mit einer Höhe von 5000 8 herstellen.
Die restlichen Figuren 7 bis 12 zeigen die restlichen Verfahrensschritte zur Erzeugung der eigentlichen Transistorstruktur. Zunächst wird (Fig. 7) durch thermische Oxydation eine Oxydschicht 72 erzeugt und dann zur Bildung eines Diffusionsfensters 74 in dessen Bereich abgeätzt. Im Bereich dieses Fensters 74 wird durch einen Diffusionsprozeß der η -dotierte Subkollektor 76 er- | zeugt. Bei diesem Diffusionsprozeß entsteht der hochdotierte Kollektorsteg 78. Der restliche Teil der Oxydschicht 72 wird entfernt. Wie Fig. 8 zeigt, wird anschließend eine n~-dotierte Epitaxieschicht 80 auf den Subkollektor 76 aufgewachsen. Anschließend wird die Epitaxieschicht 80 mit einer Oxydschicht 82 versehen. Durch Verwendung einer geeigneten Maske wird das Oxyd im Bereich der oberhalb des Kollektorstegs 78 entstandenen Erhebung 83 abgeätzt. Die nach diesem Verfahrensschritt vorhandene Struktur ist in Fig. 9 gezeigt und weist eine unbedeckte, η -dotierte, dem Kollektorsteg 78 entsprechende Erhebung 83 und beiderseits von dieser die Oxydschichten 86 und 88 auf. Im nächsten Verfahrensschritt (Fig. 10) wird auch diese Erhebung 83 oxydiert. Es entsteht also dabei die Oxydschicht 84 und gleichzeitig werden '
109820/1319
die Oxadschichten 86 und 88 in die etwas dickeren Oxydschichten 90 und 91 verwandelt. Diese Oxydschichten werden nunmehr abge-. ätzt. Auf diese Weise erhält man eine genaue dimensionierte, flache Epitaxieschicht 92 mit den gewünschten Oberflächeneigenschaften und den gewünschten elektrischen Eigenschaften. Die Fig. 11 zeigt die Transistorstruktur in dieser Herstellungsstufe. Schließlich werden auf konventionelle Weise Diffusionen durchgeführt, um eine p-dotierte Basiszone 96 und eine η -dotierte Emitterzone 98 zu erzeugen. Falls erforderlich, kann zusätzlich eine η -dotierte Zone eindiffundiert werden, um einen niederohmigen Stromweg 100 zum Subkollektor 76 zu bilden. Die erläuterten Verfahrensschritt gestatten die Herstellung einer äußerst genauen Transistorstruktur mit den gewünschten elektrischen Eigenschaften. Es handelt sich um ein extrem genaues Oxydations- und Ätzverfahren zur Herstellung einer Transistorstruktur mit einer einzelnen Epitaxieschicht. Es ist jedoch möglich, daß bei bestimmten Halbleitermaterialien lang dauernde thermische Oxydationsschritte erforderlich sind, so daß .Vorkehrungen getroffen werden müssen, um zu große Ausdiffusionen zu verhindern. Aus diesem Grunde sind minimale Oxydationszeiten anzustreben.
109820/1319

Claims (4)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung integrierter Transistoren mit einem Subkollektor, der einen stufenförmigen, sich gegen die Basiszone erhebenden Kollektorsteg aufweist, dadurch gekennzeichnet, daß auf der Oberfläche eines Substrats erstan Leitungstyps eine dem zu bildenden Kollektorsteg entsprechende Erhebung erzeugt wird, daß in das Substrat eine den Subkollektor" bildende Zone zweiten Leitungstyps e'indiffundiert wird, daß schließlich eine die Kollektorzone bildende Epitaxieschicht des zweiten Leitungstyps aufgewachsen wird, daß in die Epitaxieschicht die Basiszone den Kollektorsteg überlappend eindiffundiert wird und daß in die Basiszone die Emitterzone eindiffundiert wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die an der Oberfläche der Epitaxieschicht entstehende, dem Kollektorsteg auf dem Substrat entsprechende Erhebung vor Durchführung der Basisdiffusion entfernt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Erhebung zunächst oxydiert und dann das Oxyd entfernt wird.
  4. 4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß zur Bildung der dem Kollektorsteg entsprechenden Erhebung auf der Oberfläche des Substrats zunächst das betreffende Gebiet der Oberfläche mit einer als Maske dienenden Oxydschicht versehen wird, daß dann der restliche Teil der Oberfläche oxydiert wird und daß schließlich sämtliches Oxyd von der Oberfläche entfernt wird.
    109820/1319
    Leerseite
DE19702048737 1969-11-10 1970-10-03 Verfahren zur Herstellung integrierter Transistoren Pending DE2048737A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US87501669A 1969-11-10 1969-11-10

Publications (1)

Publication Number Publication Date
DE2048737A1 true DE2048737A1 (de) 1971-05-13

Family

ID=25365053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702048737 Pending DE2048737A1 (de) 1969-11-10 1970-10-03 Verfahren zur Herstellung integrierter Transistoren

Country Status (5)

Country Link
US (1) US3717515A (de)
JP (1) JPS4926753B1 (de)
DE (1) DE2048737A1 (de)
FR (1) FR2067057B1 (de)
GB (1) GB1260977A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT376844B (de) * 1972-12-29 1985-01-10 Sony Corp Halbleiterbauteil
AT377645B (de) * 1972-12-29 1985-04-10 Sony Corp Halbleiterbauteil
EP0180315A2 (de) * 1984-09-25 1986-05-07 Kabushiki Kaisha Toshiba Halbleiteranordnung mit hoher Durchbruchspannung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223715B2 (de) * 1972-03-27 1977-06-25
US3945032A (en) * 1972-05-30 1976-03-16 Ferranti Limited Semiconductor integrated circuit device having a conductive plane and a diffused network of conductive tracks
US3914749A (en) * 1974-12-23 1975-10-21 Ibm D.C. stable single device memory cell
US4252581A (en) * 1979-10-01 1981-02-24 International Business Machines Corporation Selective epitaxy method for making filamentary pedestal transistor
US4435898A (en) 1982-03-22 1984-03-13 International Business Machines Corporation Method for making a base etched transistor integrated circuit
US4535531A (en) * 1982-03-22 1985-08-20 International Business Machines Corporation Method and resulting structure for selective multiple base width transistor structures
JP2728671B2 (ja) * 1988-02-03 1998-03-18 株式会社東芝 バイポーラトランジスタの製造方法
DE3902641A1 (de) * 1989-01-30 1990-08-02 Asic Halbleiter Gmbh Multifunktionszelle fuer kundenspezifische integrierte schaltungen
US7811879B2 (en) * 2008-05-16 2010-10-12 International Business Machines Corporation Process for PCM integration with poly-emitter BJT as access device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3220896A (en) * 1961-07-17 1965-11-30 Raytheon Co Transistor
GB1047388A (de) * 1962-10-05
NL297821A (de) * 1962-10-08
US3312881A (en) * 1963-11-08 1967-04-04 Ibm Transistor with limited area basecollector junction
DE1564427B2 (de) * 1965-08-09 1971-11-11 Nippon Electric Co. Ltd., Tokio Verfahren zum herstellen eines doppeldiffusions halbleiter elementes
US3492174A (en) * 1966-03-19 1970-01-27 Sony Corp Method of making a semiconductor device
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3585464A (en) * 1967-10-19 1971-06-15 Ibm Semiconductor device fabrication utilizing {21 100{22 {0 oriented substrate material
US3550292A (en) * 1968-08-23 1970-12-29 Nippon Electric Co Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT376844B (de) * 1972-12-29 1985-01-10 Sony Corp Halbleiterbauteil
AT377645B (de) * 1972-12-29 1985-04-10 Sony Corp Halbleiterbauteil
EP0180315A2 (de) * 1984-09-25 1986-05-07 Kabushiki Kaisha Toshiba Halbleiteranordnung mit hoher Durchbruchspannung
EP0180315A3 (en) * 1984-09-25 1987-10-14 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device

Also Published As

Publication number Publication date
US3717515A (en) 1973-02-20
GB1260977A (en) 1972-01-19
FR2067057A1 (de) 1971-08-13
FR2067057B1 (de) 1974-03-22
JPS4926753B1 (de) 1974-07-11

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2048945A1 (de) Verfahren zur Herstellung integrier ter Schaltungen
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE69402221T2 (de) Bipolartransistoren und deren Herstellungsverfahren
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE4445345A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE4444776A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69404700T2 (de) Referenzdiode in integriertem Bipolarschaltkreis
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2047241C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE1958542A1 (de) Halbleitervorrichtung
DE3022122C2 (de)
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE1639549C2 (de) Integrierte Halbleiterschaltung
DE2364752A1 (de) Halbleitervorrichtung
DE69225355T2 (de) Transistor mit einer vorbestimmten Stromverstärkung in einer integrierten Bipolarschaltung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung