DE2048945A1 - Verfahren zur Herstellung integrier ter Schaltungen - Google Patents

Verfahren zur Herstellung integrier ter Schaltungen

Info

Publication number
DE2048945A1
DE2048945A1 DE19702048945 DE2048945A DE2048945A1 DE 2048945 A1 DE2048945 A1 DE 2048945A1 DE 19702048945 DE19702048945 DE 19702048945 DE 2048945 A DE2048945 A DE 2048945A DE 2048945 A1 DE2048945 A1 DE 2048945A1
Authority
DE
Germany
Prior art keywords
collector
zone
epitaxial layer
doped
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702048945
Other languages
English (en)
Inventor
Hitendra Nath Wajda Edward Stanley Poughkeepsie NY Ghosh (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2048945A1 publication Critical patent/DE2048945A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/098—Layer conversion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/919—Elements of similar construction connected in series or parallel to average out manufacturing variations in characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

IBM Deutschland Internationale Büro-Maichinen Gesellschaft mbH
Anmelderin:
Amtl. Aktenzeichen:
Aktenzeichen der Anmelderin:
BÖblingen, 3. August 1970 gg-hl
International Business Machines Corporation, Armonk, N.Y. 10504
Neuanmeldung
Docket FI 969 010
Verfahren zur Herstellung integrierter Schaltungen
Bei der Herstellung integrierter Schaltungen wird größter Wert auf die Erzielung hoher Packungsdichten gelegt, ohne daß sich dabei die Qualität der elektrischen Eigenschaften verschlechtern dürfte. Bekanntlich sind bei monolithischem Aufbau der Schaltungen zwischen benachbarten Halbleiteranordnungen elektrische Isolationen vorzusehen. Diesem Zweck dienen normalerweise Isolationsdiffusionen, die durch eine Epitaxieschicht eines ersten Leitungstyps bis in das sich darunter befindliche Substrat des zweiten Leitungstyps erstrecken. Diese Isolationsdiffusionen begrenzen infolge ihrer relativ großen Ausdehnung die erreichbare Packungsdichte.
Außerdem hat es sich gezeigt, daß in der Kollektorzone eines Transistors ein rückläufiger Störstellengradient wünschenswert iat, da dadurch das Hochfrequenzverhalten des Transistors verbessert wird. Bei diesem rückläufigen Störstellengradient hat die Störstellenkonzentration im Subkollektor ihren höchsten Wert und nimmt zur Basiszone hin ab, wo sie ihren geringsten Wert aufweist.
109821/1743
Eine in US-Patent 3.312.881 vorgeschlagene TransIstorstruktur vermeidet in gewisser Beziehung diesen Kompromiß, bringt aber eine weitere verbesserung des Hochfrequenzverhaltens. In diesem Patent ist ein Verfahren beschrieben, durch das sich geringe Basisweiten erzielen lassen. Die damit verbundene Erhöhung des BasiswiderStandes ist nur geringfügig, wenn ein relativ großer Basiskontakt vorgesehen wird. Damit die dadurch bedingte größere Basis-Kollektorkapazität nicht das Hochfrequenzverhalten beeinträchtigt, erstreckt sich eine Intrinsic-Zone vom äußeren Teil des funktionell verwendeten Basis-Kollektorüberganges bis an die Oberfläche der Anordnung, um jedoch im Gigahertzgebiet arbeitende Transistoren zu erhalten, müssen eine ganze Anzahl weiterer Dimensionierungsgröfien berücksichtigt werden, die sich auf das Verfahren zur Herstellung der Anordnung innerhalb sehr enger Toleranzen beziehen. Die im folgenden erwähnten Faktoren haben einen überragenden Einfluß auf das Hochfrequenzverhalten.
Es hat sich gezeigt, daß die Basis-Laufzeit, ein für das Frequenzverhalten wesentlicher Faktor, dem Quadrat der Basisweite direkt proportional und damit von Kollektorspannungsänderungen abhängig ist. Außerdem ist die dynamische Basisaueweitung groß, da die vom Emitter injizierte Stromdichte in der Nähe des Basis-Kollektor-Überganges in der Kollektorzone eine Ladungsneutralisation bewirkt. Diese, oft als Kirk-Effekt bezeichnete Erscheinung tritt auf, wenn die Emitterstromdichte und die Störstellendichte in der Kollektorzone vergleichbare Werte annehmen und dadurch der Kollektorübergang elektrisch weiter in die Kollektorzone hinein verschoben wird. D.h. also, die Basis-Laufzeit tritt dann besonders in Erscheinung, wenn die Baeieaueweitung groß ist. Durch die Basisausweitung werden auch die noch brauchbaren minimalen Abmessungen der Halbleiteranordnungen begrenzt. Geringere Abmessungen sind nämlich mit einer höheren Stromdichte verbunden, die dann wieder das Problem der Basisausweitung vergrößert. Es muß also ein Kompromiß zwischen den Abmessungen der Halbleiteranordnungen und der zulässigen Basisausweitung gefunden werden.
109821/1743
Docket FI 969 010
- 3. - ■
Bekanntlich kann die Laufzeit in der Kollektor-Sperrschicht dadurch klein gehalten werden, daß die Dicke der Sperrschicht klein gehalten wird. Man kann diese Wirkung durch Verkleinerung des spezifischen Widerstandes unterstützen.
Ein weiterer, die Basis-Laufzeit beeinflussender, Faktor ist die Diffusionskonstante in der Basis. Einen wesentlichen Einfluß auf das Hochfrequenzverhalten üben auch die Kollektor- und Emitterwiderstände und die zugehörigen Übergangskapazitäten aus.
Demgemäß sind verbesserte Verfahren erforderlich, um eine optimale Auslegung dieser einzelnen Faktoren und Parameter zu gewährleisten und damit ein extrem gutes Hochfrequenzverhalten der in diesen Verfahren hergestellten integrierten Schaltungen zu erzielen. Abmessungen und Toleranzen, die bei diskreten Transistoranordnungen oder auch bei nur relativ hohen Frequenzen betriebenen monolithischen Schaltungen möglich waren, sind bei monolithischen Schaltungen, die ein extrem gutes Hochfrequenzverhalten haben sollen, nicht mehr zulässig.
Es ist das Ziel der Erfindung, ein in dieser Hinsicht wesentlich verbessertes Verfahren anzugeben, durch das bei extrem hoher Packungsdichte ein extrem gutes Hochfrequenzverhalten der integrierten Schaltungen erreichbar ist. Insbesondere ist das Ziel der Erfindung das Verfahren zur Herstellung einer integrierten Transistorstruktur, bei der die Einschränkungen hinsichtlich der Erzielung kleiner Abmessungen bei gleichzeitiger Vermeidung unerwünschter Basisausweitung und Problemen durch die Basis-Kollektor-Kapazität nicht vorhanden sind. Gleichzeitig soll bei einer gegebenen Traneistorstruktur das Frequenzverhalten verbessert werden, indem die Basis-Kollektor-Kapazität reduziert wird. Weiterhin soll die Packungsdichte durch ein verbessertes Verfahren zur Herstellung der bei integrierten Schaltungen erforderlichen Isolationszonen erhöht werden.
Docket Fi 969 οίο 109821/1743
Gemäß der Erfindung wird dieses Ziel dadurch erreicht, daß in ein Substrat eines ersten Leitungstyps mit einem oder unterschiedlichen Dotierungsstoffen dotierte Bereiche eines zweiten Leitungstyps eingebracht werden, daß auf das Substrat eine Epitaxieschicht des ersten Leitungstyps aufgebracht wird und daß die Bereiche in einem Ausdiffusionsprozeß in die Epitaxieschicht ,usgedehnt werden und gleichzeitig Halbleiteranordnungen und mit der Epitaxieschicht pn-übergänge bilden.
Vorteilhafte Transistorstrukturen lassen sich dadurch erreichen, daß definierte Zonen innerhalb eines mit einem ersten Dotierungsstoff eines zweiten Leitungstyps dotierten Bereiches mit unterschiedlichen Dotierungsstoffen des zweiten Leitungstyps, aber unterschiedlicher Diffusionsgeschwindigkeit dotiert werden, so daß beim Ausdiffusionsprozeß diese Zonen unterschiedlich weit in die Epitaxieschicht ausgedehnt werden.
Insbesondere wird ein Verfahren derart vorgeschlagen, daß die definierten Zonen mit einem Dotierungsstoff höherer Diffusionsgeschwindigkeit dotiert werden und daß beim Ausdiffusionsprozeß die Zonen bis an die Oberfläche der Epitaxieschicht und die übrigen Teile des Bereiches nur bis in die Epitaxieschicht hinein ausgedehnt werden.
Ein vorteilhaftes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung mindestens eines Transistors, bestehend aus hochdotiertem Subkollektor, hochdotiertem zentral gelegenem Kollektorsteg zwischen Subkollektor und Basiszone und niedriger dotierter, den Kollektorsteg umgebender äußerer Kollektorzone besteht darin, daß der den Subkollektor bildende Bereich eine zentrale, den Kollektorsteg bildende, mit einem Dotierungsstoff einer höheren Diffusionsgeschwndigkeit dotierte Zone enthält und daß in der aufgebrachten, die äußere Kollektorzone bildenden Epitaxieschicht die Basiszone und darin die Emitterzone eindiffundiert wird. In diesem Zusammenhang wird das erfindungsgemäße Verfahren insbesondere derart ausgestaltet, daß die Basis-
109821/1743
Docket FI 969 010
zone höher dotiert wird als die die äußere Kollektorzone bildende Epitaxieschicht.
Zur Erzeugung der Isolationszone ist das erfindungsgemäße Verfahren derart ausgestaltet, daß der den Subkollektor bildende Bereich zusätzlich eine die den Kollektorsteg bildende Zone umgebende Randzone mit einem Dotierungsstoff entsprechend dem Kollektorsteg erhält und daß beim Ausdiffusionsprozeß der Subkollektor in die Epitaxieschicht, der Kollektorsteg bis zur eindiffundierten Basiszone und die Randzone als Isolationszone bis an die Oberfläche der Epitaxieschicht ausgedehnt werden.
Vorteile und weitere Einzelheiten des erfindungsgemäßen Verfahrens ergeben sich aus der nachstehenden Beschreibung und der Zeichnung. Es zeigen:
Fig. IA im Querschnitt einen Teil aus einer bekannten, monolithischen, integrierten Schaltung mit einem Transistor mit epitaxialer Basiszoue, dessen Störstellenprofil aus Fig. IB zu ersehen ist,
Fig. 2A eine nach dem erfindungsgemäßen Verfahren verbesserte, selbstisolierende Transistoranordnung, deren Störstellenprofil in der Emitterzone und. der äußeren Basiszone aus den Fign. 2B und 2C zu ersehen ist, und
Fign. 3 - 6 im Querschnitt einen Teil einer integrierten Transistorstruktur in aufeinanderfolgenden Schritten entsprechend des erfindungsgemäßen Verfahrens.
Die integrierte Schaltung der Fig. IA zeigt eine planare Transistorstruktur mit epitaxialer Basis. Die Struktur ist auf einem p""-dotierten Substrat 12 unter Anwendung konventioneller Photoätz- und Diffusionstechnik hergestellt. Die Kollektorzone enthält einen n+-Subkollektor 14. Eine p-dotierte Epitaxieschicht 16
Docket FI 969 Q10 109821/1743
bildet die Basiszone. Der vergrabene Subkollektor 14 ist über niederohmige Zonen 22 und 23 an die Oberfläche der Epitaxieschicht hochgezogen. Die Anschlüsse für Kollektor, Basis und Emitter erfolgen über geeignete Kontakte 24, 26 und 28. Die Transistorstruktur ist selbstisolierend und erfordert keine zusätzliche Isolationsdiffusion. Der Subkollektor und die Zonen 22 und 23 definieren einen pn-übergang mit dem Substrat und der Epitaxieschicht, so daß die Struktur gegen gleichfalls auf dem Substrat 12 gebildete Halbleiterstrukturen elektrisch isoliert ist. In der bekannten Transistorstruktur der Fig. IA bildet das zwischen den gestrichelten Linien 32 und 34 liegende Gebiet den inneren Teil des Transistors. In diesem Bereich erfolgt die eigentliche Transistorwirkung. Die links und rechts der Linien 32 und 34 liegenden Gebiete bilden die äußeren Zonen der Transistorstruktur. Diese äußeren Zonen sind für die Wirkungsweise der Transistorstruktur nicht unbedingt erforderlich , aber sie werden zur elektrischen Kontaktierung benötigt. Der Gesamt-Basis-Kollektorübergang bestimmt die Gesamt-Basis-Kollektorkapazität, die bei der Begrenzung der Hochfrequenzeigenschaften eine wesentliche Rolle spielt. Der Basis-Kollektorübergang setzt sich aus den vertikalen übergängen 36 und 37, einem inneren, zwischen den Linien 32 und 34 liegenden, horizontalen Übergang 38 und aus den beiden äußeren, horizontalen Übergängen 40 und 42 zusammen. Es hat sich gezeigt, daß die äußeren Basis-Kollektorübergänge 40 und 42 den größeren Teil der Gesamt-Basls-Kollektorkapazität ausmachen. Die vertikalen Übergänge 36 und 37 sind im Vergleich zur Länge des horizontalen Teils des Überganges außerordentlich kurz und spielen daher keine wesentliche Rolle. Wie aus Fig. IB zu ersehen ist, schneidet Kurve 43, die eine konstante Basisdotierung wiedergibt, die Kurven 44 und 45, die die Dotierung der Emitter- und Kollektordiffusion kennzeichnen. Daraus ist zu ersehen, daß eine hohe Kollektor-Basiskapazität in der äußeren Zone nicht vermieden werden kann.
Die nach den erfindungsgenäßen Verfahren hergestellte und in
109821/1743
Docket FI 969 010
Fig. 2A dargestellte Transistorstruktur zeigt gegenüber der Struktur der Pig. IA ein wesentlich verbessertes Hochfrequenzverhalten. Es ist nämlich die Basis-Kollektorkapazität in den horizontalen und vertikalen, äußeren Zonen und damit die Gesamtkapazität wesentlich verringert. Dies gilt insbesondere bei Strukturen kleiner Abmessungen, bei denen die Emitterfläche im Vergleich zur gesamten Fläche des Kollektor-Basisüberganges zunehmend kleiner wird. Die Transistorstruktur wird auf einem ρ -dotierten Substrat 50 gebildet. Vom Substrat 50 erstreckt sich ein zentraler Kollektorsteg 54 in eine Epitaxieschicht 52 und eine Randzone 56, die sich bis an die Oberfläche der Epitaxieschicht erstreckt, ist links und rechts von den beiden Linien 60 und 62 angeordnet. Der zwischen den beiden Linien 60 und 62 liegende Bereich der Halbleiteranordnung bestimmt die Funktion der Transistorstruktur. Die p-dotierte Basiszone 64 und die η-dotierte Emitterzone 66 vervollständigen den Transistor. Die Kollektorzonen 54 und 56 sind η -dotiert. Die η -dotierten Randzonen 56 bilden eine niederohmige Strecke von den Kollektorkontakten 70 und 74 zum Subkollektor 71 des Transistors, Eine p-Basisdiffusion 76, 78 in der p"~-dotierten Epitaxieschicht 52 stellen zwischen der inneren Basiszone 64 und den Basiskontakten 80 und 82 eine niederohmige Verbindung her. Schließlich ist auf der Emitterzone 66 ein Emitterkontakt 84 angeordnet. Wie der Fig. 2A zu entnehmen ist, sind die äußeren, horizontalen Basis-Kollektorübergänge 86 und 88 bestimmt durch die p~-dotierte Epitaxieschicht und die η -dotierte äußere Kollektorzone. Diese im Vergleich zur inneren Basiszone nur niedrigdotierte, äußere Basiszone ist die Ursache für eine verringerte Basis-Kollektorkapazität an den übergängen 86 und 88. Da die Kapazitäten der übergänge 86 und 88 einen wesentlich Beitrag zur Gesamt-Basis-Kollektorkapazität liefern, wird diese auf diese Weise wesentlich verringert, was eine Verbesserung des Hochfrequenzverhaltens des Transistors bedeutet. Dabei ist darauf hinzuweisen, daß die Kapazität eines Überganges in erster Linie von der Seite des Überganges bestimmt, der geringer dotiert ist.
Docket Fi 969 oxo 109821/1743
Ein Vergleich der Störstellenprofile der Fign. 2A und 2B zeigt die Vorteile des erfindungsgemäßen Verfahrens in einer etwas anderen Weise. Für den Bereich unterhalb des Emitters gilt die Fig. 2B, in der die Kurve 90 die Störstellenkonzentration in der Basiszone zeigt. Die Kurve 92 gibt das Störstellenprofil für eine Ausdiffusion von Phosphor wieder, die den Kollektorsteg 54 erzeugt. Die Kurve 94 zeigt das Störstellenprofil des ausdiffundierten, arsendotierten Subkollektors, der mit der p~-dotierten Epitaxieschicht in dem mit der Bezugsziffer 96 versehenen Teil der Kurve zusammentrifft. Aus dem Schnittpunkt 98 der Kurven 90 und 92 zeigt sich, daß die Konzentration in Basiszone und Kollektorzone entlang des gesamten inneren, horizontalen Bereiches hoch ist. Im äußeren Bereich des Basis-Kollektorüberganges ist jedoch, wie das in Fig. 2C dargestellte Störstellenprofil zeigt, die Dotierung so eingestellt, daß die Gesamt-Basis-Kollektorkapazität reduziert wird. Die Störstellenkonzentration in der Basiszone ist durch die Kurve 100 wiedergegebenen, welche die die p"-dotierte epitaxiale Basiszone repräsentierende horizontale Linie 102 im Punkt 106 schneidet. Auch die das Störstellenprofil der äußeren Kollektorzone wiedergebende Kurve 104 schneidet die Kurve 102 in einem Punkt 108. Die Trennlinie zwischen den Punkten 106 und 108 gibt die Störstellenkonzentration für einen äußeren Basis-Kollektorübergang, beispielsweise den übergang 86, wieder. Das Störstellenprofil im inneren Transistorbereich entspricht dabei dem in Fig. 2B angegebenen und entspricht der Forderung nach einem Betrieb bei höheren Stromdichten. Eine Veränderung der Dicke der Epitaxieschicht 52 ergibt einigen Spielraum für eine geeignete Einstellung des Konzentrationspegels im Punkt 98.
In den Fign. 3 bis 6 sind einzelne erfindungsgemäße Verfahrensschritte zur Herstellung einer selbstisolierten, integrierten Transistorstruktur dargestellt. Fig. 3 zeigt ein p~-dotiertes Substrat 112, in dem in konventionellen Diffusionsschritten ein n+-dotierter Bereich 114 und darin mehrere selektiv n+-dotierte Zonen erzeugt werden. Der Bereich 114 entsteht beispielsweise
109821 /1743 Docket FI 969 010
— Q _
durch Eindiffundieren von Arsen in das Substrat 112. Die Zonen 116, 118 und 120 entstehen beispielsweise durch Eindiffundieren von Phosphor. Phosphor weist eine Diffusionsgeschwindigkeit auf, die etwa viermal größer als die von Arsen ist. Die Randzonen 116 und 118 bilden die Isolationszonen, während die Zone 120 den Kollektorsteg definiert. Wie in Fig. 4 dargestellt, wird auf die Oberfläche 122 des Substrats eine Epitaxieschicht 124 aufgewachsen. Während dieses Prozesses diffundieren die arsen- und phosphordotierten Zonen in diese Epitaxieschicht 124 aus. Gleichzeitig diffundieren die Randzonen 116 und 118 in die Epitaxieschicht aus und bilden dabei die Zonen 126 und 128. Die zentrale, den Kollektorsteg bildende Zone 120 diffundiert ebenso in die Epitaxieschicht 124 aus und bildet die neue Zone 130. Da Arsen geringere Diffusionsgeschwindigkeit aufweist, diffundiert die Zone 114 nicht so weit in die Epitaxieschicht 124 aus als die Zonen 126, 130 und 128 und bildet einen Subkollektor 132.
Die Fign. 5 und 6 zeigen die Herstellungsschritte für die inneren Basis- und Emitterzonen, die Ausdiffusion der Isolationszonen 142 und 144 und des Kollektorsteges 130 und schließlich das Aufbringen der Kontakte und die Bildung der nlederohmigen Stromwege zu den aktiven Zonen der Transistorstruktur. In Fig. 5 wird eine p-dotierte Basiszone 136 in die ρ -dotierte Epitaxieschicht 124 eindiffundiert. Die äußeren Basiszonen 138 und 140 können gleichzeitig mit der inneren Basiszone 136 hergestellt werden. Die Zonen 138 und 140 bilden die niederohmigen Stromwege zwischen der inneren Basiszone und der Oberfläche der Epitaxieschicht. Dieser Basisaufbau kann auch dadurch erreicht werden. Daß auf der Epitaxieschicht eine mit Bor dotierte Oxydschicht aufgebracht wird. Diese Oxydationsschicht wird dann an den Stellen entfernt, an denen keine Diffusionen oder Kontakte hergestellt werden sollen. Bei der anschließenden Ausdiffusion des Bors werden die niederohmigen Stromwege zur inneren Basiszone erzeugt und gleichzeitig wird eine Inversion der Oberfläche der Epitaxieschicht verhindert. Während der Herstellung der Basiszone 136 und der Zonen 138 und 140 diffundieren die Zonen 126 und 128 gegen die Oberfläche der
109821/1743
Docket FI 969 010
Epitaxieschicht 124 aus und sind nunmehr als Zonen 142 und dargestellt. Während der Bildung der η-dotierten Emitterzone 146, was in Fig. 6 dargestellt ist, diffundieren die Zonen und 144 weiter aus und erreichen die Oberfläche 150 der Epitaxieschicht 124. Unter Umständen ist es erforderlich, diesen Vorgang dadurch zu unterstützen, daß im Bereich der Zonen 142 und 144 zusätzlich eine Diffusion von außen erfolgt, so daß eine einwandfreie, niederohmige Verbindung zu den Kollektorkontakten 152 und 154 erreicht wird. Dies kann mit dem gleichen Diffusionsschritt erfolgen, mit dem die Emitterzone 146 erzeugt wird. Auf jeden Fall bilden sich durch die Ausdiffusion der Zonen 142 und 144 während der Durchführung des Verfahrens die η -dotierten Zonen 156 und 158, die einen pn-übergang mit der p~-leitenden Epitaxieschicht 124 erzeugen und damit eine Isolation des Transistors bewirken. Die vollständige Isolation der Transistorstruktur erfolgt über den Subkollektor 170, der einen pn-übergang mit dem ρ -leitenden Substrat 112 bildet. Die Kontaktierung der Basis- und Emitterzonen erfolgt in konventioneller Weise über Kontakte 162 und 164.
Die in den Fign. 3 bis 6 dargestellten Prozeßschritte zeigen die Herstellung einer einen hochdotierten Kollektorsteg zwischen Subkollektor und Basiszone aufweisenden Transistorstruktur, wobei gleichzeitig eine Verbesserung der Isolation in einem integrierten Aufbau erreicht wird. Die seitlich überstehenden Zonen, wie beispielsweise 132, 176 und 178 sind wünschenswert, können jedoch entfernt werden, ohne daß die angegebenen Vorteile verloren gingen.
109821/1743 Docket FI 969 010

Claims (7)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung Integrierter Schaltungen, dadurch gekennzeichnet, daß in ein Substrat eines ersten Leitungstyps mit einem oder unterschiedlichen Dotierungsstoffen dotierte Bereiche eines zweiten Leitungstyps eingebracht werdenf daß auf das Substrat eine Epitaxieschicht des ersten Leitungstyps aufgebracht wird und daß die Bereiche in einem Ausdiffusionsprozeß in die Epitaxieschicht ausgedehnt werden und gleichzeitig Halbleiteranordnungen und mit der Epitaxieschicht pn-Uberänge bilden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß definierte Zonen innerhalb eines mit einem ersten Dotierungsstoff eines zweiten Leitungstyps dotierten Bereiches mit unterschiedlichen Dotierungsstoffen des zweiten Leitungstyps aber unterschiedlicher Diffusionsgeschwindigkeit dotiert werden, so daß beim Ausdiffusionsprozeß diese Zonen unterschiedlich weit in die Epitaxieschicht ausgedehnt werden.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die definierten Zonen mit einem Dotierungsstoff höherer Diffusionsgeschwindigkeit dotiert werden und daß beim Ausdiffusionsprozeß die Zonen bis an die Oberfläche der Epitaxieschicht und die übrigen Teile des Bereiches nur bis in die Epitaxieschicht hinein ausgedehnt werden.
  4. 4. Verfahren nach den Ansprüchen 1 bis 3 zur Herstellung mindestens eines Transistors, bestehend auch hochdotiertem Subkollektor, hochdotiertem zentral gelegenem Kollektorsteg zwischen Subkollektor und Basiszone und niedriger dotierter, den Kollektorsteg umgebender äußerer Kollektorzone, dadurch gekennzeichnet, daß der den Subkollektor bildende Bereich (112, 132, 170) eine zentrale, den Kollektorsteg (172)
    109821/1743
    Docket FI 969 010
    bildende, mit einem Dotierungsstoff einer höheren Diffusionsgeschwindigkeit dotierte Zone (120, 130) erhält und daß in der aufgebrachten, die äußere Kollektorzone bildenden Epitaxieschicht (124) die Basiszone (136, 138, 140, 174) und darin die Emitterzone (146) eindiffundiert wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Basiszone höher dotiert wird als die die äußere Kollektorzone bildende Epitaxieschicht.
  6. 6. Verfahren nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß der den Subkollektor bildende Bereich
    (114) zusätzlich eine die den Kollektorsteg (172) bildende Zone (120) umgebende Randzone (116, 118) mit einem Dotierungsstoff entsprechend dem Kollektorsteg erhält und daß beim Ausdiffusionsprozeß der Subkollektor (170) in die Epitaxieschicht (124), der Kollektorsteg (172) bis zur eindiffundierten Basiszone (174) und die Randzone als Isolationszone (156, 158) bis an die Oberfläche (15O) der Epitaxieschicht (124) ausgedehnt werden.
  7. 7. Verfahren nach den Ansprüchen 4 bis 6 , dadurch gekennzeichnet, daß mit der Emitterdiffusion gleichzeitig eine entsprechende Diffusion im Bereich der Randzone (156, 158) erfolgt.
    109821 / 1 743
    Docket FI 969 010
    Leerseite
DE19702048945 1969-11-10 1970-10-06 Verfahren zur Herstellung integrier ter Schaltungen Pending DE2048945A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87501269A 1969-11-10 1969-11-10
US00875011A US3802968A (en) 1969-11-10 1969-11-10 Process for a self-isolation monolithic device and pedestal transistor structure

Publications (1)

Publication Number Publication Date
DE2048945A1 true DE2048945A1 (de) 1971-05-19

Family

ID=27128364

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19702048945 Pending DE2048945A1 (de) 1969-11-10 1970-10-06 Verfahren zur Herstellung integrier ter Schaltungen
DE19702055162 Pending DE2055162A1 (de) 1969-11-10 1970-11-10 Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19702055162 Pending DE2055162A1 (de) 1969-11-10 1970-11-10 Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US3723199A (de)
BE (1) BE758683A (de)
DE (2) DE2048945A1 (de)
FR (1) FR2067058B1 (de)
GB (2) GB1314355A (de)
NL (1) NL7016392A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2131993A1 (de) * 1971-06-28 1973-01-18 Licentia Gmbh Verfahren zum herstellen eines niederohmigen anschlusses
DE3502713A1 (de) * 1985-01-28 1986-07-31 Robert Bosch Gmbh, 7000 Stuttgart Monolithisch integrierte schaltung mit untertunnelung

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879230A (en) * 1970-02-07 1975-04-22 Tokyo Shibaura Electric Co Semiconductor device diffusion source containing as impurities AS and P or B
DE2044863A1 (de) * 1970-09-10 1972-03-23 Siemens Ag Verfahren zur Herstellung von Schottkydioden
US4032372A (en) * 1971-04-28 1977-06-28 International Business Machines Corporation Epitaxial outdiffusion technique for integrated bipolar and field effect transistors
US3821038A (en) * 1972-05-22 1974-06-28 Ibm Method for fabricating semiconductor structures with minimum crystallographic defects
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4128439A (en) * 1977-08-01 1978-12-05 International Business Machines Corporation Method for forming self-aligned field effect device by ion implantation and outdiffusion
US4170501A (en) * 1978-02-15 1979-10-09 Rca Corporation Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition
US4252581A (en) * 1979-10-01 1981-02-24 International Business Machines Corporation Selective epitaxy method for making filamentary pedestal transistor
EP0054303B1 (de) * 1980-12-17 1986-06-11 Matsushita Electric Industrial Co., Ltd. Integrierte Halbleiterschaltung
JPS59177960A (ja) * 1983-03-28 1984-10-08 Hitachi Ltd 半導体装置およびその製造方法
IT1214808B (it) * 1984-12-20 1990-01-18 Ates Componenti Elettron Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli
IT1186490B (it) * 1985-12-23 1987-11-26 Sgs Microelettronica Spa Diodo schottky integrato
US4940671A (en) * 1986-04-18 1990-07-10 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
US5218228A (en) * 1987-08-07 1993-06-08 Siliconix Inc. High voltage MOS transistors with reduced parasitic current gain
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
JP2728671B2 (ja) * 1988-02-03 1998-03-18 株式会社東芝 バイポーラトランジスタの製造方法
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5330922A (en) * 1989-09-25 1994-07-19 Texas Instruments Incorporated Semiconductor process for manufacturing semiconductor devices with increased operating voltages
US5116777A (en) * 1990-04-30 1992-05-26 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor devices by use of an N+ buried layer for complete isolation
GB9207472D0 (en) * 1992-04-06 1992-05-20 Phoenix Vlsi Consultants Ltd High performance process technology
US5504363A (en) * 1992-09-02 1996-04-02 Motorola Inc. Semiconductor device
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
US7141865B2 (en) * 2001-05-21 2006-11-28 James Rodger Leitch Low noise semiconductor amplifier
JP3936618B2 (ja) * 2002-04-19 2007-06-27 住友化学株式会社 薄膜半導体エピタキシャル基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3220896A (en) * 1961-07-17 1965-11-30 Raytheon Co Transistor
FR1430254A (fr) * 1965-01-15 1966-03-04 Europ Des Semiconducteurs Soc Perfectionnements aux circuits intégrés à semiconducteur et à leurs procédés de fabrication
US3479233A (en) * 1967-01-16 1969-11-18 Ibm Method for simultaneously forming a buried layer and surface connection in semiconductor devices
FR1559609A (de) * 1967-06-30 1969-03-14

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2131993A1 (de) * 1971-06-28 1973-01-18 Licentia Gmbh Verfahren zum herstellen eines niederohmigen anschlusses
DE3502713A1 (de) * 1985-01-28 1986-07-31 Robert Bosch Gmbh, 7000 Stuttgart Monolithisch integrierte schaltung mit untertunnelung

Also Published As

Publication number Publication date
FR2067058A1 (de) 1971-08-13
GB1306817A (en) 1973-02-14
BE758683A (fr) 1971-05-10
GB1314355A (en) 1973-04-18
FR2067058B1 (de) 1974-09-06
DE2055162A1 (de) 1971-05-19
US3723199A (en) 1973-03-27
US3802968A (en) 1974-04-09
NL7016392A (de) 1971-05-12

Similar Documents

Publication Publication Date Title
DE2048945A1 (de) Verfahren zur Herstellung integrier ter Schaltungen
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE69402221T2 (de) Bipolartransistoren und deren Herstellungsverfahren
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2317577A1 (de) Monolithisch integrierte halbleiteranordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE4444776A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE2047241C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2063952A1 (de) Bipolartransistor
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE3022122C2 (de)
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2136195A1 (de)
DE3852362T2 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes mit epitaxischer Mehrschichtstruktur und geringer Konzentration an Verunreinigungen.
DE10044838A1 (de) Halbleiterbauelement
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung