DE2021824B2 - Monolithische halbleiterschaltung - Google Patents

Monolithische halbleiterschaltung

Info

Publication number
DE2021824B2
DE2021824B2 DE19702021824 DE2021824A DE2021824B2 DE 2021824 B2 DE2021824 B2 DE 2021824B2 DE 19702021824 DE19702021824 DE 19702021824 DE 2021824 A DE2021824 A DE 2021824A DE 2021824 B2 DE2021824 B2 DE 2021824B2
Authority
DE
Germany
Prior art keywords
semiconductor
areas
collector
circuit according
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702021824
Other languages
English (en)
Other versions
DE2021824C3 (de
DE2021824A1 (de
Inventor
Horst Dipl.-Ing. 7032 Sindelfingen; Wiedmann Siegfried Dipl.-Ing. Dr. 7300 Esslingen Berger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2021824A priority Critical patent/DE2021824C3/de
Priority to JP45121937A priority patent/JPS4935030B1/ja
Priority to FR7111215A priority patent/FR2088338B1/fr
Priority to BE764990A priority patent/BE764990A/xx
Priority to BR2168/71A priority patent/BR7102168D0/pt
Priority to US00134008A priority patent/US3736477A/en
Priority to GB26988/71A priority patent/GB1284257A/en
Priority to ES390380A priority patent/ES390380A1/es
Priority to NLAANVRAGE7106117,A priority patent/NL174894C/xx
Priority to CA112044A priority patent/CA934070A/en
Priority to SE05811/71A priority patent/SE358052B/xx
Priority to CH665171A priority patent/CH520407A/de
Publication of DE2021824A1 publication Critical patent/DE2021824A1/de
Priority to JP49145834A priority patent/JPS5148033B1/ja
Priority to JP50139365A priority patent/JPS528669B1/ja
Publication of DE2021824B2 publication Critical patent/DE2021824B2/de
Application granted granted Critical
Publication of DE2021824C3 publication Critical patent/DE2021824C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091Integrated injection logic or merged transistor logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821Combination of lateral and vertical transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Logic Circuits (AREA)

Description

kannten Schaltungen stellen jedoch keine Verknüpfungsschaltungen dar. Darüber hinaus können sie nicht auf die beschriebene flächenaufwendige Isolationsdiffusion verzichten. Schließlich bringen sie auch bezüglich der zwischen den Isolationsdiffusionsgebieten realisierten. Schaltungskomponenten keine Prozeßvereinfachung oder gar eine Einsparung von Prozeßschritten. Das gilt insbesondere für Halbleiterschaltungen mit gemeinsam integrierten NPN- und PNP-Transistoren.
Schließlich ist aus der Veröffentlichung im IBM Technical Disclosure Bulletin, Vol. 11, No. 11, April 1969, S. 1601, ein integrierter Aufbau von Speicherzellen mit vertikalen NPN-Flipflop-Transistoren
gegengesetzt ldtfähige Zone als Kollektorzone einer invers betriebenen vertikalen Transistorstruktur befindet, und daß zum Betrieb dieser Halbleiterstruktur als logische Grundschaltung ein Stromfluß in die
5 Emitterzone der lateralen Transistorstruktur eingeprägt ist, der in Abhängigkeit von dem an seiner zugehörigen Kollektorzone angelegten Eingangssignal den als Ausgangssignal dienenden Stromfluß durch die vertikale Transistorstruktur steuert.
ίο In vorteilhafter Weise liegt das Halbleitergrundmaterial vom ersten Leitfähigkeitstyp und damit die Basiszone der lateralen sowie die Emitterzone der invers betriebenen vertikalen Transistorstruktur auf demselben konstanten Bezugspotential, vorzugsweise
bekannt, wobei zur völligen Unterbindung bzw. zu- 15 Massepotential, mindest zur Vermeidung einer ungleichmäßigen Injek- Es lassen sich bekanntlich alle logischen Ver-
tionskopplung zwischen benachbarten Speicherzellen knüpfungen lediglich durch Verwendung von NOR-ein streifenförmiges Dotierungsgebiet zwischen den Gliedern realisieren. Ein besonders bevorzugtes Ausbetreffenden Speicher-Transistoren angeordnet ist. führungsbeispiel der Erfindung besteht demzufolge Wird der so gebildete PN-Übergang an eine Sperr- ao darin, daß zur Bildung eines NOR- bzw. NAND-spannung gelegt, läßt sich der parasitäre laterale Gliedes mindestens zwei derartige Grundschaltungen PNP-Transistoreffekt ausschalten. Wird nach einer bezüglich ihrer Ausgänge zu einem gemeinsamen ebenfalls dort genannten weiteren Möglichkeit dieses Ausgang zusammengeschaltet sind. Die dazugehörige streifenförniige Dotierungsgebiet an kein externes Po- bevorzugte monolithische Realisierung eines dertential gelegt sondern spannungsmäEig offengelassen, 25 artigen NOR- bzw. NAND-Gliedes sieht vor, daß der wirkt es bezüglich der Injektionsvorgänge aus- Anzahl der Eingänge entsprechende Kollektorgebiete gleichend, so daß ein Umschreiben der Nachbarzelle der lateralen Transistorstruktur vorgesehen sind, aufgrund ungleichmäßiger Injeklionsströme wirksam welche Gebiete mit den zu verknüpfenden Eingangsunterbunden wird. Auch hier ist die Durchführung Signalen verbunden sind und in die jeweils mindestens logischer Verknüpfungsoperationen nicht behandelt 30 eine dazu entgegengesetzt leitfähige Kollektorzone und auch so nicht möglich. eingebracht ist, wobei die letzteren zu einem gemein-
Die Aufgabe der Erfindung besteht darin, für aus samen Ausgang verbunden sind. Es lassen sich nach Verknüpfungsgliedern aufgebaute Schaltnetze eine den gleichen Maßnahmen auf diese Weise NOR- bzw. Halbleiterschaltung in Bipolartechnologie anzugeben, NAND-Glieder mit beliebig vielen Eingängen realidie mit extrem hoher Packungsdichte in einem ver- 35 sieren. Durch die jeweilige Pegelzuordnung zu den einfachten Herstellungsprozeß hergestellt werden Binärbedeutungen »0« und »1« erhält man in bekann, deren Grundbaustein bezüglich seiner Verwendung in den verschiedensten Verknüpfungsnetzwerken
möglichst hohe Flexibilität aufweist, und bei der die
derart realisierten Verknüpfungsnetzwerke voll mit 40 sieht vor, daß die laterale und/oder invers betrieanderen logischen Schaltkreisfamilien biporarer Art bene vertikale Transistorstruktur Mehrfachkollekkompatibel sind. Im einzelnen soll keine Isolationsdiffusion nötig sein, sowohl was die Schaltungselemente eines einzelnen Grundbausteins als auch was
die Zusammenschaltung beliebig vieler derartiger 45 Anzahl der Eingänge bzw. Ausgänge derart, daß Grundbausteine angeht. Es soll darüber hinaus eine entsprechend der Anzahl der Eingänge Kollektorgebiete der lateralen Transistorstrukturen und entsprechend der Anzahl der Ausgänge pro Eingang Kollektorgebiete der vertikalen Transistorstrukturen 50 vorgesehen sind.
Da die Ausgestaltung der die Verknüpfung leistenden Transistoren mit Mehrfachkollektoren die eingangs genannte Aufgabenstellung in vorteilhafter Weise erfüllt, sieht die Erfindung gemäß einem wei-
mit zufriedenstellenden Schaltgeschwindigkeiten so- 55 teren Aspekt vor, daß als Grundbausteine Inverterwie bezüglich einer Erweiterung der Zahl der mög- stufen mit Mehrfachkollektor-Transistoren vorgeselichen Eingangs- und Ausgangsanschlüsse weitgehend hen sind, daß zur Bereitstellung entkoppelter Ausuneingeschränkt betrieben werden können. gangssignale an den einzelnen Kollektorzonen diese Die erfindungsgemäße monolithische Halbleiter- Transistoren mit einem hohen Stromverstärkungswert schaltung mit bipolaren Transistoren für aus Ver- 60 in der inversen Richtung ausgelegt sind und daß in knüpfungsgliedern aufgebaute Schallwerte hoher dem Schaltnetz für die Verknüpfungen solche ent-Packungsdichte ist dadurch gekennzeichnet, daß in koppelte Ausgänge verschiedener Grundbausteine ein Halbleitergrundmaterial einer ersten Leitfähigkeit direkt miteinander verbunden sind, mindestens zwei dazu entgegengesetzt leitfähige Ge- In diesem Zusammenhang besteht eine vorteilhafte biete in einem Abstand als Emitter- und Kollektor- 65 Ausgestaltung darin, daß die Stromversorgung der 7onen einer lateralen Transistorstruktur angeordnet Grundbausteine durch Stromeinspeisung in die Basissind, daß sich in der Kollektorzone der lateralen zone der Mehrfachkollcktor-Transistoren erfolgt. TninsistorMruktiir mindestens eine weitere dazu ent- Das vorgeschlagene Halblcitcrschaltungsprinzip ist.
kannter Weise entweder eine NOR- oder NAND-Verknüpfung.
Eine weitere vorteilhafte Ausbildung der Erfindung
toren aufweist. Gemäß einem weiteren Vorschlag der Erfindung bestimmt sich die monolithische Schaltungsauslegung (Layout) in Abhängigkeit von der
Halbleiterschaltung angegeben werden, die als Fundamentalbaustein zur Realisierung aller möglichen logischen Verknüpfungen verwendet werden kann, z. B. ein NOR-Glied.
Schließlich soll die vorzuschlagende Schaltung bezüglich der notwendigen Spannungsversorgungsquellen und deren Toleranzen nur geringe Anforderungen stellen und über einen großen Arbeitsstrombereich
7 8
wie bereits erwähnt, universell für die verschiedensten ter zu erreichen wird erfindungsgemäß weiter vorge-Verknüpfungsnetzwerke einsetzbar, z. B. für Addier- schlagen, daß die Basisdiffusion für die vertikale werke, Dekoder, usw. Derartige komplexe Ver- Transistorstruktur bzw. die Kollektordiffusion für die knüpfungsnetzwerke werden dabei in vorteilhafter laterale Transistorstruktur auf das hochdotierte Sub-Weise durch Aneinanderreihung der erwähnten 5 strat aufsetzt. Eine weitere vorteilhafte Maßnahme Grundschaltungen ohne zusätzliche Isolations- im Zusammenhang mit der erfindungsgemäß vorgediffusionsgebiete gebildet, wobei die eventuell mehr- schlagenen Halbleiterschaltung besteht darin, daß zur fach vorhandenen Emittergebiete für die lateralen Erhöhung von ßi und zur Ausschaltung von lateralen Transistorstrukturen einzeln, in Gruppen oder total Transistoreffekten zwischen Basisgebieten verschieparallel an eine oder mehrere Konstantstromquellen io dener vertikaler Transistorstrukturen hochdotierte angeschlossen sind. Diese Konstantstromquellen kön- Diffusionsstreifen mit dazu entgegengesetzter Lehnen dabei auf dem Halbleiterplättchen durch einen fähigkeit angeordnet sind.
N+-dotierten Widerstand gebildet werden. Schließlich ist in Weiterbildung der Erfindung vor-
Ein besonders vorteilhaftes nach den Maßnahmen gesehen, daß zur Erzielung verschiedener Schaltgeder Erfindung aufgebautes Ausführungsbeispiel ist 15 schwindigkeiten unterschiedliche Ströme in die Emitdadurch gekennzeichnet, daß die monolithische Aus- tergebiete der lateralen Transistorstrukturen eingelegung eines Dekodiernetzwerkes aus innerhalb eines prägt werden. Es lassen sich somit gleich aufgebaute Halbleitergrundmaterials erster Leitfähigkeit in regel- Schaltungen durch Wahl der extern zuzuführenden mäßigen Abständen parallel zueinander angeordne- eingeprägten Ströme in verschiedenen Strombereichen ten, geradlinigen Streifen mit zweiter dazu entgegen- so und damit bei unterschiedlicher Verlustleistung sowie gesetzter Leitfähigkeit besteht, die abwechselnd unter- unterschiedlichen Schaltgeschwindigkeiten betreiben, schiedliche Breiten aufweisen, daß die schmalen Strei- Die mit den Maßnahmen gemäß der Erfindung erfen zweiter Leitfähigkeit die Emittergebiete der la- zielbaren Vorteile bestehen zusammengefaßt darin, teralen Transistorstrukturen darstellen und mit der daß infolge des Fehlens von Isolationsdiffusionsgegemeinsamen Stromzuführungsleirung an den Kon- »5 bieten sowie durch Vermeidung von diffundierten taktstellen verbunden sind, daß die breiten Streifen Widerständen eine erhebliche Flächeneinsparung gezweiter Leitfähigkeit die Kollektorgebiete der latera- genüber bekannten logischen Schaltungsfamilien len Transistorstrukturen bilden, in die entsprechend möglich ist. Wie später gezeigt wird, kommt man etwa der speziellen Dekoderfunktion dazu entgegengesetzt mit einem Drittel der bisher benötigten Halbleiterleitfähige Gebiete als Kollektorgebiete der invers be- 30 fläche aus. Darüber hinaus wird der Herstellungstriebenen vertikalen Transistorstrukturen eindiffun- prozeß bedeutend vereinfacht und entspricht nunmehr diert sind, daß die breiten Streifen zweiter Leitfähig- dem der Herstellung eines einzelnen Planartransistors, keit Kontaktstellen für den Anschluß der auf den zu- Wenn man auf die durch den Wegfall der Isolationsgehörigen Leiterzügen anliegenden Eingangssignale diffusion erzielbare Flächeneinsparung verzichten aufweisen und daß quer über die geradlinigen Strei- 35 kann, dann kann das vorgeschlagene Halbleiterschalfen zweiter Leitfähigkeit mit den stellenweise darin tungskonzept durchaus mit den bisher üblichen eindiffundierten Gebieten dazu entgegengesetzter Prozeßschritten (mit Isolationsdiffusion) realisiert Leitfähigkeit Leiterzüge verlaufen, die entweder Zwi- werden. Schließlich ist die vorgeschlagene Schaltung selenverbindungen innerhalb des Dekoders herstellen voll kompatibel mit bekannten Schaltungsfamilien oder die Ausgangsleiterzüge darstellen. Die parallel 40 sowie äußerst flexibel bezüglich der unterschiedlichen verlaufenden Streifen zweiter Leitfähigkeit können speziellen Verwendungsmöglichkeiten,
auch mit gleicher Breite vorgesehen werden, man er- Weitere Einzelheiten und Vorteile der Erfindung hält jedoch dann nicht die maximal mögliche Flächen- sollen im folgenden an Hand mehrerer Ausführungseinsparung, beispiele unter Bezugnahme auf die Zeichnungen
Da bei der vorgeschlagenen Halbleiterschaltung 45 näher erläutert werden. Es zeigt
Isolationsdiffusionen nicht benötigt werden, bestehen Fig. 1 die erfindungsgemäße Halbleiterschaltung
für die Wahl des Halbleitergrundmaterials in vorteil- in einer teilweise sohematisch dargestellten Drauf-
hafter Ausbildung der Erfindung folgende Möglich- sieht auf den Halbletterkristall (Fig. la) sowie in
keiten: Es kann einmal ein homogen, vorzugsweise einem zugehörigen, ebenfalls teilweise schematischen
N-dotiertes Halbleitergrundmaterial als Ausgangs- 50 Querschnitt (Fig. 1 b), das entsprechende elektrische
material dienen; es kann jedoch auch über einem Ersatzschaltbild dazu (Fig. Ic) und die logische
relativ hochdotierten Substrat ein schwächer dotiertes Funktionstabelle (Fig. 1 d),
Epitaxiegebiet desselben Leitfähigkeitstyps aufge- F i g. 2 ein weiteres Ausführungsbeispiel der erfinbracht werden, in das die anschließenden Diffusionen dungsgemäßen Halbleiterschaltung mit Mehrfacheingebracht werden. Schließlich kann ein Halbleiter- 55 kollektortransistoren in einer schematischen Draufgrundmaterial mit einer darauf aufgebrachten Epi- sieht auf den Halbleiterkristall (Fig. 2a) sowie irr taxieschicht vom entgegengesetzten Leitfähigkeitstyp zugehörigen elektrischen Ersatzschaltbild (Fig. 2b) verwendet werden. Weiterhin kann vorteilhafterweise Fi g. 3 den monolithischen Schaltungsentwurf eine; ein 3-schichtiges Grundmaterial Verwendung finden, unter Verwendung der erfindungsgemäßen Grund z. B. mit den Zonenfolgen: N-Substrat/N+'Diffusions- 60 schaltungen aufgebauten Halbaddierwerkes,
schicht/N-Epitaxieschicht oder P-Substrat/N+-Diffu- Fig. 4 eine zu Fig. Ib weitgehend identisch« sionsschicht/N-Epitaxieschicht. Diese N+-Schicht Querschnittsdarstellung, an der die verschiedene! wirkt dabei als Subkollektor, ohne jedoch einen be- Möglichkeiten für die Wahl des Halbleitergrundma sonderen Maskierungsschritt zu benötigen, d. h. sie ist terials deutlich werden und
nicht selektiv eingebracht. Um sowohl einen hohen 65 F i g. 5 den topologischen Entwurf (Layout) eine
inversen Stromverstärkungsfaktor ßi für die vertikale unter Anwendung der erfindungsgemäßen Maßnah
Transistorstruktur als auch einen ausreichenden Wert men aufgebauten Dekodiernetzwerkes mit besondere
des Transportfaktors für die laterale Tramistorstruk- Flächeneinsparung.
In den Fig. 1 a bis lc sind die Draufsicht, der Querschnitt sowie das zugehörige elektrische Ersatzschaltbüd eines erfindungsgemäß aufgebauten NOR- bzw. NAND-Gliedes dargestellt Die Draufsicht und λ S^CP Qnersduuttsdarste»ung sind bezüglich, der Vertandungsleitungen lediglich schematisch dargestellt. Außerdem and diese und alle folgenden Dar-Stellungen, soweit pe skh auf die gegenseitige Anordnang der Dnfuaonsgetoete beziehen, keineswegs m^bhch, sondernizumι Zwecke der Verdeutlichung bewußt.davon abweichend dargestellt.
Bevor im Zusainmenhang mit den F ig, 1 a bis! c
be- >5
lfÄL iUC 0^ *e Vei1>m" iümgen betrachtet werden. In emem Halb-3S^FSK
Zum Betrieb dieser Grundschaltung wird das aus-
in DuS&ng vorgespannt, so daß^
FJektrooea aus dem ab F^Tdes vertikalen
sistors Tl wirkenden N 1-Gebietes in das
injiziert werden können. OTiSeLt stdlt^S
nicht nur den Kollektor des lateSen PNP-YrS
sistors dar, sondern ebenfalls die Basis des vertraten
und in diesem Falle invers betriebenen T^nSS
Γ2. Dabei so9 zunächst von der elektrischen VT
dung des N 2-GeWetes mit dem SSS^
ten N3-Gebiet abgesehen werden. Es ergibtlS folg-
lihläK^i
ggemKonektorstrdenvei tikalen Transistor T2, wenn bei ^ eine Stromquelle Hegt, z. B. der Eingang einer nachfolgenden Grundschaltung, und wenn der Eingang El sich selbst über Iassen bleibt wie oben «n£2Lei u£?*S± an El Massepotential, kamfüber das N2-Kol ektoT gebiet des vertikalen T2-Transistors und damit üSr die Ausgangsklemmen kein Stromfluß Ic zustandekommen. Es kann demnach zusammenfassend festeestellt werden, daß in Abhängigkeit von dem ander Eingangsklemme El anliegenden Potential der Strom- !fuß/c über die Ausgangsklemmen der beschriebenen Grundschaltung gesteuert werden kann
Der bisher beschriebene Schaltungsteil kann in einem elektrischen Ersatzschaltbild nach Fig lc mit den Transistoren Π und Tl dargesteUt werden Der PNP-Transistorn speist eineTstrom Γη S Basis des inve, betriebenen NPN-Transistors Γ 2
So
55
6,
ίο
ein. Beide Transistoren Tl und Tl weisen zum Teil gemeinsame Halbleiterzonen auf, z. B. ist das Basispotential von Tl gleich dem Emitterpotential voa Tl, wodurch deren gemeinsame Realisierung in der N1-Schicht möglich ist. Zur Erklärung der Wirkungsweise der beschriebenen Gnindschaltung sollen zunächst wieder nur Π und Γ 2 bei aufgetrennter KoUektorleitung von Tl betrachtet werden. Wird El sich selbst überlassen, fließt der in den PNP-Transister Tl eingeprägte Strom / in die Basis Pl des NPN-Transistors Tl. Tl wird dadurch sättigungsleitend. Liegt dagegen E1 auf Massepotential, wird ** m Tl ^gAe Strom/ über El abgezogen «nd kann nicht üT die Basis von Tl fließen. T2wird in diesem Fall gesperrt sein. Unter Berücksichtigung der ** JeweUs ^KoUektor von Tl einstellenden Potentiale wird demnach durch Π und Γ2 prinzipiell ein Inverteraüed eebildet
von der oben
J«*«*« N3G zur ^ ·"■»· Das mittlere P1-Gehet 1 den gemeinsamen Emitter für die beiden J^-Transistoren Γ1 und Γ3 dar. Die K£ αΐ PNP-Transistoren bilden dabei
1* eines invers betriebenen ver-
** dieser erweiterten Halbleiteran- «? im Z™«enhang mit der Grund- * Angaben entsprechend.
Anzahl der ^ηού^α Ρτο1^ RealisierTS "forderhchen ^^f ISt κ *** diesem Ver^ und allgemein bei allen in Zusamd,eser Erfindung beschriebenen Ausfühen «ußerst vorteilhaft, daß keine flächen^Tft*"1"1^ Wldmt^de benötigt wer-
S Si, Γ* f*m die äußerst unerwrünschten fjl "«»«»««»iwendigen Isolationsgebiete ganz weg^T"' °3 jcde ^ik, die aus NOR-Ghei ·'8" · 3 ^B***1 ist- in sich vollkommen ' f fne Isolation zwischen einzelnen rLn ϊ*11?1 auf dem Halbleiterplättchen hinfällig- und v? Jn1"1 dJl P^Ckungsdichte wesentlich erhöht ^S^fT ab€r der Prozeß Herstellung der-SP · * im*tWn » *** vereinfacht, daß sogar
S5e' P ^ ltmktUr ^5 ^ dem 1
11 12
Gesamtstromes / für die PNP-Transistoren erfolgt die Gesamtanordnung symmetrisch aufgebaut ist, woeinzeln oder parallel durch eine oder mehrere ge- bei die linke und rechte Hälfte nahezu identisch mit meinsame Stromquellen außerhalb des Halbleiter- der in den Fig. 1 a bis Ic gezeigten Halbleiterschalplättchens. Strom kann auch über einen oder tung ist. Der einzige Unterschied dazu besteht darin, mehrere N+ diffundierte Widerstände (auf dem Chip) 5 daß die vertikalen NPN-Transistoren T6 und 7/8 jevon einer Spannungsquelle geliefert werden. weils zwei Kollektoren aufweisen. Mittels einer sol-
Der NOR-Schaltkreis nach den F i g. 1 a bis 1 c chen Anordnung lassen sich in eleganter Weise
weist zwei Eingänge£1 und El sowie einen Aus- kompliziertere Verknüpfungsnetzwerke aufbauen
gang A auf. Wird für die Zuordnung der Potentiale wie diese später am Aufbau eines Halbaddierwer-
zu den Binärbedeutungen die in F i g. 1 a angegebene io kes und eines Dekoders noch näher gezeigt wer-
Vereinbarung getroffen, wonach eine binäre »0« den soll.
durch ein Potential von etwa 0 Volt und eine binäre In ein allen derartigen Schaltungsbausteinen ge-
>1« durch ein Potential von ungefähr 0,7 Volt re- meinsames Nl-Gebiet ist ein als Emitter zweier
präsentiert wird, erhält man bei den Eingangs- lateraler PNP-Transistoren TS und Γ 7 wirkendes
gangsvariablen X an El und Y an E2 am Ausgang A 15 P 1-Emittergebiet eindiffundiert. Die Kollektoren
die logische NOR-Verknüpfung X+ Y. Bei Ver- dieser lateralen PNP-Transistoren Γ 6 und 78 sind
tauschung der logischen Eins- und Nullpegel erhält das P 2- und P3-Gebiet. Durch Eindiffundieren je
man ein NAND-Glied. Beide Verknüpfungsglieder zweier N-Gebiete A/21, N 22 bzw. W31, N32 in
können prinzipiell auf eine beliebige Anzahl von diese Kollektorgebiete der lateralen PNP-Transistaren
Eingängen erweitert werden. *° entstehen zusätzliche invers betriebene vertikale Durch den hohen Integrationsgrad der mono- NPN-Transistoren T 6 bzw. 7/8, die als zwei bezüg-
lithischen Schaltung nach den Fig. la und 1 b kann Hch ihrer Basis- und Emitterzonen verbundene NPN-
man nur näherungsweise ein elektrisches Ersatz- Transistoren dargestellt werden können. Bei insge-
schaltbild dafür angeben, was in Fig. Ic versucht samt zwei EingangsklemmenE1 und E2 stehen so-
ist. Durch die Bezeichnung der Transistorzonen ist as mit insgesamt vier Ausgänge A 11, A 12 und A 21,
dabei deutlich gemacht, welche Halbleiterzonen den Λ 22 zur Verfügung. An A 11 und A 12 treten die-
verschiedenen Transistoren gemeinsam sind. Für die selben Signale jedoch voneinander entkoppelt auf.
Erklärung der Funktionsweise des in F i g. 1 c gezeig- Entsprechendes gilt für die Ausgangssignale an A 21
ten Schaltkreises bzw. zur Abschätzung der Eigen- und A 22.
schäften dieses Schaltkreises ist davon auszugehen, 30 In F i g. 3 ist der topologische Entwurf eines nordaß die NPN Transistoren T 2 und 7/4 invers betrie- malerweise recht komplizierten Verknüpfungsnetzben und die PNP-Transistoren 7/1 und Γ 3 lateral werkes dargestellt, nämlich der eines Halbaddierwerausgebildet sind. Die Erklärung der Wirkungsweise kes. Durch die Anwendung der oben beschriebenen der Schaltung nach Fig. Ic soll im Zusammenhang Mehrfachkollektorstrukturen sowohl für die NPN- als mit der Wertetabelle für die Eingangsvariablen an 35 auch für die lateralen PNP-Transistoren wird ein den Eingangsklemmen El und E2 entsprechend insgesamt sehr einfach herzustellender und nur mini-F i g. Id vorgenommen werden. Liegt an beiden Ein- male Fläche benötigtender Schaltungsaufbau erreicht, gangen »0«-Potential, wird der in die Transistoren T1 Wie bereits festgestellt, sind grundsätzlich keine und Γ 3 eingeprägte Strom/ über die zugehörige Ein- flächenaufwendigen Isolationsdiffusionen oder diffungangsklemme abgezogen. Es fließt in diesem Fall kein 40 dierte Widerstände nötig. Die Eingangssignale des Strom in die Basiszonen der Transistoren T2 und 7/4, Halbaddierwerkes sind X und Y. Die an einzelnen so daß diese gesperrt sind. An den Kollektoren von Verbindungspunkten auftretendem Verknüpfungen T2 und TA und damit auch an der gemeinsamen Aus- sind angeschrieben und dürften an Hand des vorher gangsklemme A dieses NOR-Gliedes liegt daher eine Gesagten ohne weiteres verständlich sein. Die beiden Spannung von etwa 0,7 Volt, entsprechend der bi- 45 Ausgangsfunktionen sind im rechten Teil der Darnären »1«. Das Zustandekommen dieser Spannung stellung von Fig. 3 eingetragen. Die beim Aufbau von 0,7 Volt an der Ausgangsklemme A erklärt sich, des Halbaddierwerkes nach F i g. 3 verwendete grundwenn man sich an A mindestens den EingangE3 sätzliche Halbleiteranordnung von Fig. 2a macht zueines weiteren gleich aufgebauten NOR-Gliedes an- sammenfassend die folgenden Freiheitsgrade bei dei geschlossen denkt Der Wert der Ausgangsspannung 5° Auslegung deutlich: Invers betriebener NPN-Tranan der Ausgangsklemme A von etwa 0,7 Volt ent- sistor mit mehr als einem Kollektor für verschiedene spricht dabei der Basis-Emitterspannung des leiten- logische Verknüpfungen des logisch gleichen Signal: den NPN-Transistors der nachfolgenden Stufe. Liegt und PNP-Transistoren mit mehreren Kollektoren, an einer der beiden Eingangsklemmen El und E2 Fig. 4 stellt noch einmal dem Querschnitt nach oder auch an beiden gleichzeitig > 1 «-Potential, ist der 55 F i g. 1 b dar, an dem gemäß einer Weiterbildung dei bzw. sind die zugehörigen Tranisstoren Tl bzw. TA Erfindung die verschiedenen Möglichkeiten für dk leitend. In diesen Fällen tritt am Ausgang A die Sät- Wahl des Halbleitergrundmaterials verdeutlicht wer tigungsspannung der Transistoren T 2 bzw. TA auf, den. Das Halbleitergrundmaterial kann einmal au: d. h. etwa 0 Volt Der zugehörige Kollektorstrom wird homogenem N'~)-Material bestehen; es kann abei dabei über den PNP-Transistor der nachfolgenden 60 auch eine N- bzw. ^-Epitaxieschicht auf einem N+ Stufe gezogen. Dieser Zusammenhang ist in der oder P-Substrat aufgewachsen werden. Schließlid Funktionstabtille von Fig. Id dargestellt! sind noch zwei Möglichkeiten für ein 3-schichtige Ein weiteres Ausfuhrungsbeispiel der Erfindung, Grundmaterial dargestellt, bei denen sich zwischei aus dem die hervorragende Flexibilität bzw. Er- dem Substrat und der Epitaxieschicht eine hoch Weiterungsfähigkeit des Grundbausteins deutlich wird, 65 dotierte N+-Diffusionsschicht befindet. Auf die da ist in dem topologischen Entwurf von Fig. 2a und in bei zu berücksichtigenden Gesichtspunkte wird be dem zugehörigen elektrischen Ersatzschaltbild nach der späteren Prozeßbeschreibung eingegangen wer Fig. 2b dargestellt Es ist wiederum ersichtlich, daß den.
13
über den "^«^ί^^^'Κϊϊ Ausdiffusion aufsetzt. Mit den oben geschilderten ^^Zl^SS^?^r^2, Maßnahmen ist es möglich. in^rse Stromverstärin F ig. 5 jeweils als schmale waagerecht verlaufende 15 kungsfaktoren ßi von mindesten:, 10... 20 zu er-
fentmit SASgI ΪΖΖ^Ι,Χ^- " Ε« gemäß treten bezüg.ch der Basis-Emitmenhängende Halbleitfrgrundmaterial vom N-Typ ter Strom/Spannungscharaktenst.ken von lateralen sind femer als breite waagerecht verlaufende Be- PNT-Transistoren prakUsch kaum Abweichungen reiche 4 die P-Kollektorgebiete der lateralen PNP- »° auf. Es ist daher möglich ,alle P-Emmergeb.ete der Transistoren eindiffundiert, die gleichzeitig die Basis- erfindungsgemcßen monolith schon Halbleiterschalgebiete der vertikalen NPN-Transistoren darstellen. tungen parallel zu speisen Als Stromquelle kann ein In diese P-Gebiete 4 sind zur Realisierung der externer oder interner Widerstand zusammen mit gewünschten Dekoderfunktion N+-Emittergebiete 5 einer Spannungsquelle von ungefähr 2 Volt dienen. eindiffundiert, die im vorliegenden Fall invers be- »5 D-e Verlustleistung auf dem Halbleiterplattchen triebener NPN-Transistoren als Kollektorgebiete die- selbst ist sehr klein infolge des Spannungsabfalls von nen. Die elektrische Verbindung der derart realisier- lediglich 0,8 Volt. Je nach der Große des eingeten Transistoren untereinander wird durch senkrecht prägten Stromes kann erfindungsgemaß die Scha tgeverlaufende Leiterzüge 6 bzw. für die Ableitung der schwindigkeit beeinflußt werden, so daß dieselben Ausgangssignale durch ebenfalls senkrecht verlau- 3<> logischen Verknüpfungsglieder einmal bei niedriger fende Leiterzüge 7 vorgenommen. Die Kontaktstellen Verlustleistung und relativ niedriger Geschwindigkeit der Leiterzüge 6 und 7 mit den P-Gebieten bzw. den und zum anderen mit hoher Verlustleistung und ent-N+-Gebieten sind mit 8 bzw. 9 bezeichnet. Die Ein- sprechend hoher Geschwindigkeit betrieben werden gangssignale des dargestellten Dekodernetzwerkes X, können. Schließlich sind die Eingangs- und Ausgangs- Y und Z werden über die waagerecht verlaufenden 35 pegel der vorgeschlagenen Schaltungsbausteine kom-Leiterzüge 10 und die ohmschen Kontaktstellen 11 patibel mit den bekannten und heute überwiegend beauf die breiten P-Gebiete, nämlich die Basiszonen der nutzten DTL- und TTL-Logiken, so daß keine Zuvertikalen NPN-Transistoren, geführt. Der Ausgang sammenschaltungsprobleme auftreten.
XYZ wird beispielsweise durch jeweils doppelte Ne- Zusammenfassend kann festgestellt werden, daß
gierung der Eingangsgrößen X, Y und Z erhalten und 40 durch die Erfindung eine völlig neue monolithische steht am ganz linken senkrecht verlaufenden Leiter- Realisierung von logischen Verkmüpfungsnetzwerken zug 7 zur Verfügung. In entsprechender Weise wird vorgeschlagen wird. Das vorgeschlagene Schaltungsder Ausgang XYZ durch Zusammenfassung der je- konzept benutzt Grundschaitungen, die einen außerweils einmal negierten Eingangssignale über den ordentlich hohen Integrationsgrad bezüglich ihrer ganz rechts senkrecht verlaufenden Leiterzug erbal- 45 monolithischen Auslegung aufweisen. Die Schaltungsten. Zu den dazwischenliegenden Dekoderausgängen elemente der vorgeschlagenen Logik sind im wesentkommt man in entsprechender aus dem Schaltungs- liehen invers betriebene vertikale NPN-Transistoren entwurf klar ersichtlicher Weise. sowie laterale PNP-Transistoren, wobei beide Tran-
Im Gegensatz zu allen bisher üblichen Dekodern, sistortypen durch Zusammenlegung gleicher HaIbz. B. vom DTL- bzw. TTL-Typ, sind keine zusatz- 50 leiterzonen völlig miteinander integriert sind,
liehen Phasenumkehrstufen erforderlich. Das inver- Sowohl für den Grundbaustein aber auch in be-
tierte Signal, z. B. Ύ, kann direkt an einem Kollektor sonderem Maße für die Zusammenschaltung der vordes Multikollekior-Dekodertransistors mit dem Ein- geschlagenen Grundbausteine zu einem komplexeren gangssignal X abgenommen werden. Vrknüpfungsnetzwerk sind keine flächenaufwendigen
Da bei den erfindungsgemaßen Halbleiterschaltun- 55 Isolationsdiffusionen erforderlich. Ferner sind keine, gen keine Isolationsdiffusionen erforderlich sind, ebenfalls aus Flächengesichtspunkten unerwünschten, kann der Herstellungsprozeß direkt von einer N-HaIb- diffundierten Widerstände vorgesehen. Es ergibt sich leiterscheibe ausgehen, in die anschließend P-Basis- damit insgesamt ein Halbleiterschaltungsentwurf mit gebiete und N+-Kollektorgebiete eindiffundiert wer- minimaler Fläche und demzufolge hoher zu erwartenden. Die letzteren N' -Kollektorgebiete entsprechen 60 der Ausbeute. Die genannte erhebliche Flächeneinden Emittergebieten eines normal betriebenen Tran- sparung wird dabei jedoch keineswegs durch aufwensistors. Wie bereits erwähnt wurde, werden in den digere Prozeßschritte zur Herstellung derartiger erfindungsgemaßen Schaltkreisen die NPN-Transisto- Halbleiterschaltungen erkauft. Vielmehr vereinfacht ren invers betrieben. Sowohl mit Hinsicht auf eine sich der Herstellungsprozeß derartiger Schaltungen kleine Verlustleistung als auch auf eine hohe Schalt- 65 infolge des Wegfalls der Isolations- und der Subkolgcschwindigkeit sind hohe inverse Stromverstär- lektordiffusion erheblich. Der Prozeßaufwand entkungsfaktoren ßi erwünscht. Ein hochdotiertes Sub- spricht damit dem zur Herstellung eines einzelnen Mratmaterial würde zwar dieses /i/vergrößern, jedoch Planartransistors. Wie weiterhin gezeigt wurde, las-
Io
sen die erfindungsgemäßen Logikschaltkreise darüber hinaus durch Beeinflussung des eingeprägten Stromes verschiedene Betriebsarten mit Hinsicht auf die Verlustleistung und Schaltgeschwindigkeit zu.
Zwar wurde die Erfindung an Hand spezieller Aus-
führangsbeispiele (Halbaddierwerk, Dekoder) und mit Transistoren bestimmten Leitfähigkeitstyps beschrieben, sie kann jedoch allgemein beim Aufbau aller bisher bekannten, z. B. in DTL- oder TTL-Techmk realisierten, Schaltungen eingesetzt werden.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Monolithische Halbleiterschaltung mit bipolaren Transistoren für aus Verknüpfungsgliedern aufgebaute Schaltnetze hoher Packungsdichte, dadurch gekennzeichnet, daß in ein Halbleitergrundmaterial einer ersten Leitfähigkeit (Nl) mindestens zwei dazu entgegengesetzt leitfähige Gebiete (Pl, Pl) in einem Abstand als Emitter- und Kollektorzonen einer lateralen Transistorstruktur (Γ1) angeordnet sind, daß sich in der Kollektorzone (P 2) der lateralen Transistorstruktur (Tl) mindestens eine weitere dazu entgegengesetzt leitfähige Zone (Nl) als Kollektorzone einer invers betriebenen vertikalen Transistorstmktur (Tl) befindet, und daß zum Betrieb dieser Halbleiterstruktur als logische Grundschaltung ein Stromfluß (/) in die Emitterzone (Pl) der lateralen Transistorstruktur (T 1) eingeprägt ist, der in Abhängigkeit von dem an seiner zugehörigen Kollektorzone (P2) angelegten Eingangssignal (an £1) den als Ausgangssignal dienenden Stromfluß (Ic) durch die vertikale Transistorstruktur (Γ2) steuert.
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitergrundmaterial vom ersten Leitfähigkeitstyp (Nl) und damit die Basiszone der lateralen (Tl) sowie die Emitterzone der invers betriebenen vertikalen (T2) Tiansistorstniktur auf demselben Bezugspotential, vorzugsweise Massepotential liegt.
3. Halbleiterschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zur Bildung eines NOR- bzw. NAND-Gliedes mindestens zwei derartige Grundschaltungen bezüglich ihrer Ausgänge zu einem gemeinsamen Ausgang zusammengeschaltet sind.
4. Halbleiterschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß zur monolithisehen Realisierung eines NOR- bzw. NAND-Gliedes der Anzahl der Eingänge (El, El) entsprechende Kollektorgebiete (P 2, P 3) der lateralen Transistorstruktur (Tl, T3) vorgesehen sind, welche Gebiete (P 2, P 3) mit den zu verknüpfenden Eingangssignalen (X, Y) verbunden sind und in die jeweils mindestens eine dazu entgegengesetzt leitfähige Kollektorzone (N 2, N 3) eingebracht ist, wobei die letzteren zu einem gemeinsamen Ausgang (A) verbunden sind.
5. Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Kollektorgebiete (P 2, P 3) der lateralen Transistorstrukturen (Tl, T 3) symmetrisch zu dem gemeinsamen zugehörigen Emittergebiet (Pl) angeordnet sind.
6. Halbleiterschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die laterale und/oder invers betriebene vertikale Transistorstruktur Mehrfachkollektoren aufweist (F i g. 2).
7. Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß entsprechend der Anzahl der Eingänge (Fig. 2: El, E2) Kollektorgebiete (P 2, P 3) der lateralen Transistorstrukturen (T S, Tl) und entsprechend der Anzahl der Ausgänge pro Eingang (E 1;E2) Kollektorgebiete (N21, Nil; N31, N31) der vertikalen Transistorstrukturen (T 6; TS) vorgesehen sind.
8. Halbleiterschaltung nach den Ansprüchen 1
bis 7, dadurch gekennzeichnet, daß die monolithische Auslegung komplexer Verknüpfungsnetzwerke aus der Aneinanderreihung derartiger Grundschaltungen ohne zusätzliche Isolationsdiffusionsgebiete besteht, wobei die eventuell mehrfach vorhandenen Emittergebiete für die lateralen Transistorstrukturen entweder einzeln oder in Gruppen oder total parallel elektrisch miteinander verbunden und an eine oder mehrere Konstantstromquellen angeschlossen sind.
9. Halbleiterschaltung nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß die monolithische Auslegung eines Dekodiernetzwerkes (F i g. 5) aus innerhalb eines Halbleitergrundmaterials erster Leitfähigkeit (N) in regelmäßigen Abständen parallel zueinander angeordneten, geradlinigen Streifen (2, 4) mit zweiter dazu entgegengesetzter Leitfähigkeit (P) besteht, die abwechselnd unterschiedliche Breiten aufweisen, daß die schmalen Streifen (2) zweiter Leitfähigkeit die Emittergebiete der lateralen Transistorstrukturen darstellen und mit der gemeinsamen Stromzuführungsleitung (1) an den Kontaktstellen (3) verbunden sind, daß die breiten Streifen (4) zweiter Leitfähigkeit (P) die Kollektorgebiete der lateralen Transistorstrukturen bilden, in die entsprechend der speziellen Dekoderfunktion dazu entgegengesetzt leitfähige Gebiete (5) als Kollektorgebiete der invers betriebenen vertikalen Transistorstrukturen eindiffundiert sind, daß die breiten Streifen (4) zweiter Leitfähigkeit Kontaktstellen (11) für den Anschluß der auf den zugehörigen Leiterzügen (10) anliegenden Eingangssignale (X, Y, Z) aufweisen und daß quer über die geradlinigen Streifen (4) zweiter Leitfähigkeit mit den stellenweise darin eindiffundierten Gebieten (5) dazu entgegengesetzter Leitfähigkeit Leiterzüge (6, 7) verlaufen, die entweder Zwischenverbindungen innerhalb des Dekoders herstellen (6) oder die Ausgangsleiterzüge (7) darstellen.
10. Halbleiterschaltung nach den Ansprüchen 1 bis 9, gekennzeichnet durch ein homogenes und vorzugsweise N-dotiertes Halblei'ergrundmaterial.
11. Halbleiterschaltung nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß das Halbleitergrundmaterial aus einem relativ hochdotierten Substrat erster, vorzugsweise ^-Leitfähigkeit, mit einer darauf aufgebrachten schwächer dotierten Epitaxieschicht desselben Leitfähigkeitstyps besteht.
12. Halbleiterschaltung nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß das Halbleitergrundmaterial aus einem P-Substrat mit darauf aufgebrachter N-Epitaxieschicht besteht.
13. Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Basisdiffusion für die vertikale Transistorstruktur bzw. die Kollektordiffusion für die laterale Transistorstruktur auf das hochdotierte Substrat aufsetzt.
14. Halbleiterschaltung nach den Ansprüchen 1 bis 13, dadurch gekennzeichnet, daß zur Ausschaltung von lateralen Löcherinjektionen zwischen Basisgebieten verschiedener vertikaler Transistorstrukturen hochdotierte Diffusionsstreifen mit dazu entgegengesetzter Leitfähigkeit angeordnet sind.
15. Halbleiterschaltung nach den Ansprüchen 1 bis 14, dadurch ge Kennzeichnet, daß zur Erzielung
verschiedener Schaltgeschwindigkeiten unterschiedliche Ströme in die Emittergebiete der lateralen Transistorstrukturen eingeprägt werden.
16. Monolithische Haibiei verschaltung mit bipolaren Transistoren für aus Verknüpfungsgliedern aufgebaute Schaltnetze hoher Packungsdichte, insbesondere nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Grundbausteine Inverterstufen mit Mehrfachkol-
unterzubringen, muß in der Regel dessen Oberfläche vergrößert werden. Dadurch nimmt jedoch zunächst die von einer kreisförmigen Halbleiterscheibe (Wafer) erhältliche Anzahl von Plättchen (Chips) ab, und 5 zweitens sinkt die Ausbeute an guten Plättchen aus einer Halbleiterscheibe rapide ab. Soll deshalb eine gegebene Schaltung mit möglichst hoher Ausbeute hergestellt werden, dann muß schon beim Entwurf darauf geachtet werden, daß sie eine möglichst kleine
lektor-Transistoren vorgesehen sind, daß zur Be- io Oberfläche einnimmt, reitstellung entkoppelter Ausgangssignale an den Besonders viel Fläche nehmen diffundierte Widereinzelnen Koliektorzonen diese Transistoren mit stände ein, die es möglichst zu vermeiden gut. Aber einem hohen Stromverstärkungswert in der inver- auch bei den oben erwähnten TTL-Schaltkreisen, die sen Richtung ausgelegt sind, und daß in dem hauptsächlich aus Transistoren aufgebaut sind, sowie Schaltnetz für die Verknüpfungen solche entkop- 15 bei allen bekannten bipolaren Halbleiterschaltungen pelte Ausgänge verschiedener Grundbausteine war man bisher gezwungen, große Halbleiterflächendirekt miteinander verbunden sinn. bereiche für die notwendige Isolation der Teilschal-
17. Halbleiterschaltung nach Anspruch 16, da- tungen gegeneinander in Kauf zu nehmen. Weil die durch gekennzeichnet, daß die Stromversorgung Isolationsdiffusion durch die gesamte Epitaxieschicht der Grundbausteine durch Stromeinspeisung in 20 bis auf das Substrat hinunterreichen muß, treten undie Basiszone der Mehrfachkollektor-Transistoren vermeidliche laterale Ausdiffusionen auf, die etwa erfolgt. dieselbe Größenordnung der vertikalen Diffusions-
18. Halbleiterschaltung nach den An- tiefe aufweisen. Neben der eigentlichen Diffusionssprüchen 16 oder 17, dadurch gekennzeichnet, breite für die Isolationsdiffusionen bedeuten die daß die Stromeinspeisung in die Basiszone eines 25 durch den besonderen Maskierungsschritt bedingten Mehrfachkollektor-Transistors über einen Tran- Toleranzprobleme bezüglich der erzielbaren Paksistor vom dazu komplementären Typ erfolgt. kungsdichten schädliche Faktoren. Zudem bedeutet
der Diffusionsschritt einen zusätzlichen Zeit- und Prozeßaufwand und hat eine verringerte Ausbeute
30 zur Folge.
Aus der Veröffentlichung im IBM Technical Disclosure Bulletin, Vol. 11, No. 6, November 1968,
Die Erfindung betrifft eine monolithische Halb- S. 592 und 593, ist beispielsweise eine FET-Speileiterschaltung mit bipolaren Transistoren für aus cherzelle mit Dioden als Lastelemenlen bekannt, bei Verknüpfungsgliedern aufgebaute Schaltnetze hoher 35 der in einem Halbleitergrundmaterial einer ersten Packungsdichte. Leitfähigkeit mehrere dazu entgegengesetzt leit-
Es sind derzeit mehrere sogenannte »Schaltfami- fähige Gebiete in einem jeweiligen Abstand angeordlien« zur Realisierung logischer Verknüpfungen be- net sind, wobei sich in einem der Gebiete zwei weitere kannt. Man kann diese Schaitungsfamilien einteilen dazu entgegengesetzt leitfähige Zonen befinden. Dain solche, die in Unipolar-(FET) und solche, die in 40 bei stellen die Abstände jedoch durch die gesamte Bipolartechnologie ausgeführt sind. Die bekanntesten Epitaxieschicht hindurchreichende hochdotierte Iso-Logik-Schaltungsfamilien sind die RTL (Widerstand-Transistor-Logik), DTL (Diode-Transistor-Logik),
TTL (Trausistor-Transistor-Logik) und ECL
(Emittergekoppelte Logik). Daneben gibt es eine 45
große Anzahl von Modifikationen, die jedoch meist
auf den genannten Grundkonzepten aufbauen.
Die momentan größte Packungsdichte bei bipolaren monolithisch integrierten Logik-Schaitkreisen wird
lationsgebiete dar, welche die einzeln ausgebildeten Schaltungselemente wie Feldeffekttransistoren und Dioden, voneinander trennen.
Im Zusammenhang mit der monolithischen Auslegung von bipolaren Schaltungen ist es bereits bekannt, in Verbesserung der »üblichen Layout-Technik«, wonach für jedes Schaltungselement eine besondere Isolationswanne vorgesehen ist, mehrere
mit TTL-Schaltungen erreicht. Zwar ist heute mit der 5° Schaltungskomponenten innerhalb einer einzigen Iso
lationswanne zusammenzufassen. Es werden dabei vorzugsweise auf demselben Potential liegende Halbleiterzonen gemeinsam ausgebildet. Es ist weiter bekannt, NPN- und PNP-Transistoren in einer Vier-
FET-Technologie eine noch höhere Packungsdichte
erreichbar verglichen mit der Standard-Bipolar-Technologie, jedoch müssen dabei erhebliche Nachteile in Kauf genommen werden, zu denen insbesondere die Inkompatibilität mit den Pegelwerten der 55 Schichtstruktur miteinander zu integrieren. Bei einer bipolaren Logik gehört. Bipolare Logik-Schaltkreise derartigen bekanntgewordenen Schaltung wirkt dabei weiden aber nach wie vor gebraucht, um die Schalt- der zusammen mit dem NPN-Transistor integrierte kapazitäten an den Anschlüssen eines Halbleiter- PNP-Transistor als sättigungsverhinderndes Schalschaltungsplättchens (Chip) treiben zu können. tungseiement (Microelektronic-Circuits and Applica-Man ist nun aus Kosten- und Zuverlässigkeitsgrün- 60 tion, J. M. Carrol, McGraw Hill, 1965, S. 76, den sehr bestrebt, eine möglichst große Anzahl von Fig. 4). Bei einer weiteren bekanntgewordenen Schaltungskomponenten auf einem einzigen Halblei- Schaltung werden in einem isolierten Halbleiterbeterplättchen (Chip) unterzubringen. Ein weiteres reich eine NPN- und eine PNP-Transistorstruktur zu dauerndes Ziel bei der Auslegung monolithischer einem bistabilen Schaltungselement in Form einer Halbleiterschaltungen besteht darin, die Verfahrens- 65 sogenannten SCR- bzw. Thyristorschaltung zusamschritte zu vereinfachen oder noch besser zu verrin- mengefaßt (Electronics vom 3. April 1967, S. 44); gern. Um eine größere Anzahl von Schaltungskom- etwaige zusätzliche logische Verknüpfungen erfordern ponenten auf einem einzigen HalbleiterpläUJhen dabei zusätzliche Schaltungskompc-nenten. Diese be-
DE2021824A 1970-05-05 1970-05-05 Monolithische Halbleiterschaltung Expired DE2021824C3 (de)

Priority Applications (14)

Application Number Priority Date Filing Date Title
DE2021824A DE2021824C3 (de) 1970-05-05 1970-05-05 Monolithische Halbleiterschaltung
JP45121937A JPS4935030B1 (de) 1970-05-05 1970-12-29
FR7111215A FR2088338B1 (de) 1970-05-05 1971-03-25
BE764990A BE764990A (fr) 1970-05-05 1971-03-30 Circuit monolithique semiconducteur
BR2168/71A BR7102168D0 (pt) 1970-05-05 1971-04-13 Circuito semicondutor monolitico aperfeicoado para um conceito de circuito logico de alta densidade de acondicionamento
US00134008A US3736477A (en) 1970-05-05 1971-04-14 Monolithic semiconductor circuit for a logic circuit concept of high packing density
GB26988/71A GB1284257A (en) 1970-05-05 1971-04-19 Semiconductor logical circuits
ES390380A ES390380A1 (es) 1970-05-05 1971-04-20 Circuito monolitico de semiconductores.
NLAANVRAGE7106117,A NL174894C (nl) 1970-05-05 1971-05-04 Geintegreerde halfgeleiderschakeling omvattende een als gemeenschappelijk basisgebied van laterale transistoren en als gemeenschappelijk emittergebied van verticale transistoren dienstdoend halfgeleiderlichaam.
CA112044A CA934070A (en) 1970-05-05 1971-05-04 Monolithic semiconductor circuit for a logic circuit concept of high packing density
SE05811/71A SE358052B (de) 1970-05-05 1971-05-05
CH665171A CH520407A (de) 1970-05-05 1971-05-05 Monolithische Halbleitervorrichtung
JP49145834A JPS5148033B1 (de) 1970-05-05 1974-12-20
JP50139365A JPS528669B1 (de) 1970-05-05 1975-11-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2021824A DE2021824C3 (de) 1970-05-05 1970-05-05 Monolithische Halbleiterschaltung

Publications (3)

Publication Number Publication Date
DE2021824A1 DE2021824A1 (de) 1971-11-25
DE2021824B2 true DE2021824B2 (de) 1976-01-15
DE2021824C3 DE2021824C3 (de) 1980-08-14

Family

ID=5770218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2021824A Expired DE2021824C3 (de) 1970-05-05 1970-05-05 Monolithische Halbleiterschaltung

Country Status (12)

Country Link
US (1) US3736477A (de)
JP (3) JPS4935030B1 (de)
BE (1) BE764990A (de)
BR (1) BR7102168D0 (de)
CA (1) CA934070A (de)
CH (1) CH520407A (de)
DE (1) DE2021824C3 (de)
ES (1) ES390380A1 (de)
FR (1) FR2088338B1 (de)
GB (1) GB1284257A (de)
NL (1) NL174894C (de)
SE (1) SE358052B (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7107040A (de) * 1971-05-22 1972-11-24
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
DE2262297C2 (de) * 1972-12-20 1985-11-28 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&uarr;2&uarr;L-Aufbau
JPS5017180A (de) * 1973-06-13 1975-02-22
US3866066A (en) * 1973-07-16 1975-02-11 Bell Telephone Labor Inc Power supply distribution for integrated circuits
FR2244262B1 (de) * 1973-09-13 1978-09-29 Radiotechnique Compelec
DE2356301C3 (de) * 1973-11-10 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte, logische Schaltung
US3986199A (en) * 1974-02-19 1976-10-12 Texas Instruments Incorporated Bipolar logic having graded power
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
US3978515A (en) * 1974-04-26 1976-08-31 Bell Telephone Laboratories, Incorporated Integrated injection logic using oxide isolation
JPS5253464Y2 (de) * 1974-05-14 1977-12-05
JPS5346626B2 (de) * 1974-05-15 1978-12-15
US4065680A (en) * 1974-07-11 1977-12-27 Signetics Corporation Collector-up logic transmission gates
US3913213A (en) * 1974-08-02 1975-10-21 Trw Inc Integrated circuit transistor switch
US4199775A (en) * 1974-09-03 1980-04-22 Bell Telephone Laboratories, Incorporated Integrated circuit and method for fabrication thereof
DE2442716C3 (de) * 1974-09-06 1984-06-20 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integriertes NOR-Gatter
JPS5140268U (de) * 1974-09-19 1976-03-25
US3947865A (en) * 1974-10-07 1976-03-30 Signetics Corporation Collector-up semiconductor circuit structure for binary logic
NL7413264A (nl) * 1974-10-09 1976-04-13 Philips Nv Geintegreerde schakeling.
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain
JPS587066B2 (ja) * 1974-12-23 1983-02-08 株式会社東芝 半導体装置
US4054900A (en) * 1974-12-27 1977-10-18 Tokyo Shibaura Electric Co., Ltd. I.I.L. with region connecting base of double diffused injector to substrate/emitter of switching transistor
DE2509530C2 (de) * 1975-03-05 1985-05-23 Ibm Deutschland Gmbh, 7000 Stuttgart Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
US4081822A (en) * 1975-06-30 1978-03-28 Signetics Corporation Threshold integrated injection logic
DE2530288C3 (de) * 1975-07-07 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Inverter in integrierter Injektionslogik
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
US4084174A (en) * 1976-02-12 1978-04-11 Fairchild Camera And Instrument Corporation Graduated multiple collector structure for inverted vertical bipolar transistors
DE2612666C2 (de) * 1976-03-25 1982-11-18 Ibm Deutschland Gmbh, 7000 Stuttgart Integrierte, invertierende logische Schaltung
US4163244A (en) * 1977-10-28 1979-07-31 General Electric Company Symmetrical integrated injection logic circuit
JPS54127146U (de) * 1978-02-25 1979-09-05
DE2855866C3 (de) * 1978-12-22 1981-10-29 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers
DE2926094A1 (de) * 1979-06-28 1981-01-08 Ibm Deutschland Verfahren und schaltungsanordnung zum entladen von bitleitungskapazitaeten eines integrierten halbleiterspeichers
DE2926050C2 (de) * 1979-06-28 1981-10-01 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren und Schaltungsanordnung zum Lesen Und/oder Schreiben eines integrierten Halbleiterspeichers mit Speicherzellen in MTL-Technik
US4338622A (en) * 1979-06-29 1982-07-06 International Business Machines Corporation Self-aligned semiconductor circuits and process therefor
DE2926514A1 (de) * 1979-06-30 1981-01-15 Ibm Deutschland Elektrische speicheranordnung und verfahren zu ihrem betrieb
DE2929384C2 (de) * 1979-07-20 1981-07-30 Ibm Deutschland Gmbh, 7000 Stuttgart Nachladeschaltung für einen Halbleiterspeicher
DE2943565C2 (de) * 1979-10-29 1981-11-12 Ibm Deutschland Gmbh, 7000 Stuttgart Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik
FR2469049A1 (fr) * 1979-10-30 1981-05-08 Ibm France Circuit comportant au moins deux dispositifs semi-conducteurs en technologie mtl presentant des temps de montee differents et circuits logiques en derivant
DE2944141A1 (de) * 1979-11-02 1981-05-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte speicheranordnung
DE2951945A1 (de) * 1979-12-22 1981-07-02 Ibm Deutschland Gmbh, 7000 Stuttgart Schaltungsanordnung zur kapazitiven lesesignalverstaerkung in einem integrierten halbleiterspeicher mit einem intergrierten halbleiterspeicher mit speicherzellen in mtl-technik
US4302823A (en) * 1979-12-27 1981-11-24 International Business Machines Corp. Differential charge sensing system
US4346343A (en) * 1980-05-16 1982-08-24 International Business Machines Corporation Power control means for eliminating circuit to circuit delay differences and providing a desired circuit delay
US4383216A (en) * 1981-01-29 1983-05-10 International Business Machines Corporation AC Measurement means for use with power control means for eliminating circuit to circuit delay differences
JPS6058252A (ja) * 1983-09-07 1985-04-04 Agency Of Ind Science & Technol 分級方法
DE3483265D1 (de) * 1984-06-25 1990-10-25 Ibm Mtl-speicherzelle mit inhaerenter mehrfachfaehigkeit.
US5068702A (en) * 1986-03-31 1991-11-26 Exar Corporation Programmable transistor
DE3676816D1 (de) * 1986-05-22 1991-02-14 Ibm Ausgangsschaltung fuer integrierte injektionslogik.
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3205373A (en) * 1962-09-26 1965-09-07 Int Standard Electric Corp Direct coupled semiconductor solid state circuit having complementary symmetry
US3238384A (en) * 1963-07-31 1966-03-01 Dwight C Lewis Two terminal triggering circuit comprising complementary transistors with one transistor having emitter operating as collector
US3401319A (en) * 1966-03-08 1968-09-10 Gen Micro Electronics Inc Integrated latch circuit
FR1594824A (de) * 1967-12-18 1970-06-08
DE1764241C3 (de) * 1968-04-30 1978-09-07 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiterschaltung

Also Published As

Publication number Publication date
JPS4935030B1 (de) 1974-09-19
CA934070A (en) 1973-09-18
BR7102168D0 (pt) 1973-02-27
ES390380A1 (es) 1973-06-01
FR2088338A1 (de) 1972-01-07
DE2021824C3 (de) 1980-08-14
JPS5148033B1 (de) 1976-12-18
NL7106117A (de) 1971-11-09
BE764990A (fr) 1971-08-16
NL174894B (nl) 1984-03-16
SE358052B (de) 1973-07-16
NL174894C (nl) 1984-08-16
GB1284257A (en) 1972-08-02
FR2088338B1 (de) 1974-03-08
DE2021824A1 (de) 1971-11-25
US3736477A (en) 1973-05-29
JPS528669B1 (de) 1977-03-10
CH520407A (de) 1972-03-15

Similar Documents

Publication Publication Date Title
DE2021824B2 (de) Monolithische halbleiterschaltung
DE2212168C2 (de) Monolithisch integrierte Halbleiteranordnung
DE3650613T2 (de) Halbleiteranordnung
DE69131399T2 (de) Basiszelle für bicmos-gatterfeld
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&amp;uarr;2&amp;uarr;L-Aufbau
DE2751881A1 (de) Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren
DE2509530C2 (de) Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
DE2356301C3 (de) Monolithisch integrierte, logische Schaltung
DE3486077T2 (de) Integrierte halbleiterschaltungsanordnung.
DE3650186T2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung.
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2531367C2 (de)
DE2344244A1 (de) Logische schaltung
DE2426447C2 (de) Komplementäre Transistorschaltung zur Durchführung boole&#39;scher Verknüpfungen
DE2753882C2 (de) Digitale integrierte Schaltung
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2539967C2 (de) Logikgrundschaltung
DE2734509A1 (de) Integrierte halbleiterschaltung
DE2700587A1 (de) Monolithisch integrierte i hoch 2 l-speicherzelle
DE2137976A1 (de) Monolithische speichermatrix und verfahren zur herstellung
EP0004274B1 (de) Grundschaltung einer integrierten Transistor-Logik sowie logische Schaltung unter Verwendung einer derartigen Grundschaltung
DE4126289C2 (de) Integrierte Halbleiterschaltungseinrichtung mit BICMOS-Basiszellen
DE2750432C2 (de) I&amp;uarr;2&amp;uarr;L-Logik-Schaltungsanordnung
DE2946192C2 (de) Frequenzteiler

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)