JPS587066B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS587066B2 JPS587066B2 JP49147858A JP14785874A JPS587066B2 JP S587066 B2 JPS587066 B2 JP S587066B2 JP 49147858 A JP49147858 A JP 49147858A JP 14785874 A JP14785874 A JP 14785874A JP S587066 B2 JPS587066 B2 JP S587066B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- semiconductor layer
- conductivity type
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明はＩ ＩＬ（あるいはＭＴＬ）と呼ばれる半導
体装置の改良に関する。
体装置の改良に関する。
一般に反導体集積回路、とくにバイポーラ型集積回路に
於では、トランジスタのベース領域に少数キャリアを注
入することがその動作原理となっている。
於では、トランジスタのベース領域に少数キャリアを注
入することがその動作原理となっている。
少数キャリアのベース領域への直接の注入方法としては
、半導体に光を照射することにより発生する電子一正孔
対による方法と、ＰＮ接合ダイオード部に順方向電圧を
印加してＰ型不純物領域からＮ型不純物領域への少数キ
ャリアすなわち正孔を注入する方法などがある。
、半導体に光を照射することにより発生する電子一正孔
対による方法と、ＰＮ接合ダイオード部に順方向電圧を
印加してＰ型不純物領域からＮ型不純物領域への少数キ
ャリアすなわち正孔を注入する方法などがある。
ところで上記ＩＩＬ（Ｉ２Ｌともいう）と呼ばれる半導
体装置は、少数キャリア注入をＰＮ接合ダイオード部に
順方向電圧を印加することで実現し、かつＮ型不純物領
域に注入された少数キャリア（正孔）を上記ＰＮ接合ダ
イオードに隣接しかつ上記Ｎ型不純物領域をエミツクと
するスイッチングトランジスタのベース領域に集めて、
このスイッチングトランジスタのベース電流として用い
ようとしたことを特徴とするものである。
体装置は、少数キャリア注入をＰＮ接合ダイオード部に
順方向電圧を印加することで実現し、かつＮ型不純物領
域に注入された少数キャリア（正孔）を上記ＰＮ接合ダ
イオードに隣接しかつ上記Ｎ型不純物領域をエミツクと
するスイッチングトランジスタのベース領域に集めて、
このスイッチングトランジスタのベース電流として用い
ようとしたことを特徴とするものである。
ＩＩＬとは、インテグレイテツドインジエクション ロ
ジック（ Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ
Ｌｏｇｉｃ）の略称で、以下ここでは論理素子という
。
ジック（ Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ
Ｌｏｇｉｃ）の略称で、以下ここでは論理素子という
。
第１図は上記論理素子の公知とされている基本的な断面
構造であり、第２図にその特価回路を示す。
構造であり、第２図にその特価回路を示す。
半導体層１′は、Ｎ型半導体単結晶基体あるいは任意の
半導体単結晶基体のうえに気相成長法により生成したＮ
型エピクキシャル層の一部である。
半導体単結晶基体のうえに気相成長法により生成したＮ
型エピクキシャル層の一部である。
領域２′および３′は、たとえば硼素Ｂを１０１７乃至
１０ １９（ ａ ｔ ｏｍｓ／ｆｆｌ）程度の濃度で
選択拡散して上記半導体層１′内に形成したＰ型不純物
拡散領域であり、これら領域２’ ， ３’は半導体層
１′の不純物濃度よりも高く形成される。
１０ １９（ ａ ｔ ｏｍｓ／ｆｆｌ）程度の濃度で
選択拡散して上記半導体層１′内に形成したＰ型不純物
拡散領域であり、これら領域２’ ， ３’は半導体層
１′の不純物濃度よりも高く形成される。
こうして横方向トランジスタもが、Ｐ型領域２′をエミ
ツタ、Ｎ型半導体層１′をベース、Ｐ型領域３′をコレ
クタとして構成されるが、ここでは領域２′と層１′と
により形成されるＰＮ接合ダイオードに順方向電圧を印
加すれば、正孔は領域２′から層１′を介して領域３′
へと注入される。
ツタ、Ｎ型半導体層１′をベース、Ｐ型領域３′をコレ
クタとして構成されるが、ここでは領域２′と層１′と
により形成されるＰＮ接合ダイオードに順方向電圧を印
加すれば、正孔は領域２′から層１′を介して領域３′
へと注入される。
また上記Ｎ２！！！半導体層１′をエミツ久上記ｍ領域
３′をベース、そしてこの領域３ｌ内にたとえば燐を１
０１９乃至１ ０２’（ ａ ｔｏｍ ｓ ／ｉ）程度
選択的に拡散して形成したＮ型不純物拡散領域４′をコ
レククとするならば、スイッチングＮＰＮ Ｉ−ランジ
スクＱ，が縦方向トランジスタとして上記横方向ＰＮＰ
トランジスタＱ。
３′をベース、そしてこの領域３ｌ内にたとえば燐を１
０１９乃至１ ０２’（ ａ ｔｏｍ ｓ ／ｉ）程度
選択的に拡散して形成したＮ型不純物拡散領域４′をコ
レククとするならば、スイッチングＮＰＮ Ｉ−ランジ
スクＱ，が縦方向トランジスタとして上記横方向ＰＮＰ
トランジスタＱ。
と併合して構成されることになる。第１図および第２図
において、ＥＰは定電流源接端子、Ｂは信号入力端子、
Ｃは出力端子、Ｅは接地端子をそれぞれ示している。
において、ＥＰは定電流源接端子、Ｂは信号入力端子、
Ｃは出力端子、Ｅは接地端子をそれぞれ示している。
今、端子Ｂの入力信号力い１“レベル（たとえば０．７
ボルト）であると、端子Ｅ，より注入された外部エミツ
タ電流■ＥＰは横方向ＰＮＰ ｌ−ランジスクＱ。
ボルト）であると、端子Ｅ，より注入された外部エミツ
タ電流■ＥＰは横方向ＰＮＰ ｌ−ランジスクＱ。
のベース接地電流増幅率α倍つまり■ ×α となって
Ｑ。
Ｑ。
のコレクタすなわちＮＰＮｌ−ランジスタＱ１のベース
へと流れ込む。
へと流れ込む。
従って、このときＮＰＮｌ−ランジスＱ１がオン状態と
なり、端子Ｃの出力は“０”レベルとなる。
なり、端子Ｃの出力は“０”レベルとなる。
この出力端子Ｃに生じるコレクタ出力電流は、上記ＮＰ
ＮトランジスタＱ１のベース電流をその電流増幅率β
倍した値まで許される。
ＮトランジスタＱ１のベース電流をその電流増幅率β
倍した値まで許される。
逆に、端子Ｂの入力信号が“０“レベル（たとえばＯボ
ルト）であると、端子ＥＰより注入された外部エミツ，
夕電流■ は入力端子Ｂへと流出してＮＰＮＩ−ランジ
スタＱ１のベース電流とはなりえず、したがってＮＰＮ
トランジスタＱ１はオフ状態となって出力は１１“レ
ベルになる。
ルト）であると、端子ＥＰより注入された外部エミツ，
夕電流■ は入力端子Ｂへと流出してＮＰＮＩ−ランジ
スタＱ１のベース電流とはなりえず、したがってＮＰＮ
トランジスタＱ１はオフ状態となって出力は１１“レ
ベルになる。
このように入出力信号レベルが互に反転するイ・ンバー
タ特性を有した前記論理素子ＩＩＬは、それを数多く組
合せて使用することでたとえばＮＡＮＤ，ＡＮＤ，ＯＲ
，ＮＯＲあるいはフリツプフロツプなど基本的な論理回
路を構成でき、またより一層複雑な機能をもつ高密度集
積回路として構成されうるものである。
タ特性を有した前記論理素子ＩＩＬは、それを数多く組
合せて使用することでたとえばＮＡＮＤ，ＡＮＤ，ＯＲ
，ＮＯＲあるいはフリツプフロツプなど基本的な論理回
路を構成でき、またより一層複雑な機能をもつ高密度集
積回路として構成されうるものである。
そしてこの論理素子の消費電力は、横方向ＰＮＰ ｌ−
ランジスクの特性つまり上記ベース接地されたトランジ
スタＱ。
ランジスクの特性つまり上記ベース接地されたトランジ
スタＱ。
の電流増幅率α によって大きく影響をうけ、このα
ＰＮＰＰＮＰ の値が１に近づく程少ない消費電力となる。
ＰＮＰＰＮＰ の値が１に近づく程少ない消費電力となる。
また、ファンアウト、雑音余裕度などの値は、ＮＰＮ
トランジスタの特性とりわけ上記エミツク接地されたト
ランジスタＱ１の電流増幅率βＮにより影響をうける。
トランジスタの特性とりわけ上記エミツク接地されたト
ランジスタＱ１の電流増幅率βＮにより影響をうける。
したがって上記論理素子ＩＩＬにおいて種々の性能を優
れたものにするには、横方向ＰＮＰトランジスタの電流
増幅率α とＮＰＮ Ｉ−ランジスタの電流増幅率β
Ｎの値を同時に高めることが必要となる。
れたものにするには、横方向ＰＮＰトランジスタの電流
増幅率α とＮＰＮ Ｉ−ランジスタの電流増幅率β
Ｎの値を同時に高めることが必要となる。
しかしながら、従来より公知の論理素子ＩＩＬの構造に
あっては、その集積度を低下させることなしに横方向Ｐ
ＮＰ トランジスタＱ。
あっては、その集積度を低下させることなしに横方向Ｐ
ＮＰ トランジスタＱ。
の電流増幅率を改善するには、エミツク領域２′のＰ型
不純物拡散濃度を出来るだけ高くし一方半導体層１′の
Ｎ型不純物濃度をできるだけ低くすることによってキャ
リアの注入効率の増大を計ることが必要となる。
不純物拡散濃度を出来るだけ高くし一方半導体層１′の
Ｎ型不純物濃度をできるだけ低くすることによってキャ
リアの注入効率の増大を計ることが必要となる。
またＮＰＮＩ−ランジスクＱ１の電流増幅率βＮを改善
するためには、そのベース領域すなわち領域３′のＰ型
不純物拡散濃度を可能な限り低くし一方半導体層１′の
Ｎ型不純物濃度を可能な限り上げること、このことによ
って注入効率の増大を計ることが重要である。
するためには、そのベース領域すなわち領域３′のＰ型
不純物拡散濃度を可能な限り低くし一方半導体層１′の
Ｎ型不純物濃度を可能な限り上げること、このことによ
って注入効率の増大を計ることが重要である。
ところが上記Ｐ型領域２′および３′は同時に拡散され
ており、かつ半導体層１′はＱｏ ， Ｑｔでそれぞれ
ベース、エミツタとして共通に使用しているために、従
来の論理素子ＩＩＬの構造による限りでは、電流増幅率
α βＮとを同時に大きな値として実現することは、
ほとんど不可能であって、容易に好ましい性能を得るこ
とができない。
ており、かつ半導体層１′はＱｏ ， Ｑｔでそれぞれ
ベース、エミツタとして共通に使用しているために、従
来の論理素子ＩＩＬの構造による限りでは、電流増幅率
α βＮとを同時に大きな値として実現することは、
ほとんど不可能であって、容易に好ましい性能を得るこ
とができない。
第３図は上記構成の論理素子ＩＩＬの縦方向トランジス
タＱ１に相当する部分での不純物濃度分布の一例を示し
ている。
タＱ１に相当する部分での不純物濃度分布の一例を示し
ている。
ここで、プロファイル■はエミツク領域すなわち半導体
層１′のプロファイル■はベース領域３′のＰ型不純物
プロファイル、■はコレクタ領域４′のＮ型不純物プロ
ファイルである。
層１′のプロファイル■はベース領域３′のＰ型不純物
プロファイル、■はコレクタ領域４′のＮ型不純物プロ
ファイルである。
上述した従来の論理素子ＩＩＬの不都合は、第１にエミ
ツタプロファイルＩの不純物濃度がベースプロファイル
■のそれより低いためエミツクからベースへの電子注入
効率が著しく低くなること、したがって第２にベース領
域の不純物濃度分布はスイッチングトランジスタＱ１の
動作時にキヤリアの減速電界として働らくので、電流増
幅率βＮが低下するだけでなく周波数応答も悪化する点
にある。
ツタプロファイルＩの不純物濃度がベースプロファイル
■のそれより低いためエミツクからベースへの電子注入
効率が著しく低くなること、したがって第２にベース領
域の不純物濃度分布はスイッチングトランジスタＱ１の
動作時にキヤリアの減速電界として働らくので、電流増
幅率βＮが低下するだけでなく周波数応答も悪化する点
にある。
この発明は上記の事情に鑵みてなされたもので前記した
論理素子ＩＩＬを集積回路としてその集積度を低下する
ことなく形成でき、また横方向ＰＮＰ トランジスタの
電流増幅率αと縦方向トランジスタの電流増幅率β の
値をそれぞれ同時に大きな値として実現しうる半導体装
置を提供しようとするものである。
論理素子ＩＩＬを集積回路としてその集積度を低下する
ことなく形成でき、また横方向ＰＮＰ トランジスタの
電流増幅率αと縦方向トランジスタの電流増幅率β の
値をそれぞれ同時に大きな値として実現しうる半導体装
置を提供しようとするものである。
以下、図面の第４図乃至第１１図を参照してこの発明の
一実施例を詳細に説明する。
一実施例を詳細に説明する。
第４図は、Ｎ型半導体単結晶基体あるいは任意の単結晶
基体（以下単に基体という）１の上に約３μの厚さで通
常の気相成長法によりエビクキシャル生成した１０１５
〜１０１７ａｔｏｍｓ／ｃｍ３のＮ一型半導体層２、お
よびこのＮ型半導体層２の上に例えば１０００℃前後で
形成した約数千Åの熱酸化膜３に通常の写真蝕刻技術に
より前記横方向ＰＮＰ Ｉ−ランジスタＱ０のエミツタ
領域、コレクク領域を設けるための開孔部３ａ ，３ｂ
を形成した基体１の断面構造を示している。
基体（以下単に基体という）１の上に約３μの厚さで通
常の気相成長法によりエビクキシャル生成した１０１５
〜１０１７ａｔｏｍｓ／ｃｍ３のＮ一型半導体層２、お
よびこのＮ型半導体層２の上に例えば１０００℃前後で
形成した約数千Åの熱酸化膜３に通常の写真蝕刻技術に
より前記横方向ＰＮＰ Ｉ−ランジスタＱ０のエミツタ
領域、コレクク領域を設けるための開孔部３ａ ，３ｂ
を形成した基体１の断面構造を示している。
上記基体１の不純物濃度は約１０１９ａ ｔ ｏｍ ｓ
／ｃｒｊ？であり半導体層２より高濃度となって１いる
。
／ｃｒｊ？であり半導体層２より高濃度となって１いる
。
第５図は上記開孔部３ａ ，３ｂを形成するためのマス
ク４のパターンを示す平面図で、ＩＶ−ＩＶ線は第４図
の断面部に相当している。
ク４のパターンを示す平面図で、ＩＶ−ＩＶ線は第４図
の断面部に相当している。
交斜線部４ａ＋４ｂがそれぞれ上記横方向ＰＮＰ ｌ−
ランジスタＱ。
ランジスタＱ。
のエミツタ領域、コレクク領域に対応しており、両交斜
線部４ａ ，４ｂの間隔Ｗ は上記トランジスタＱ。
線部４ａ ，４ｂの間隔Ｗ は上記トランジスタＱ。
のベース幅になっていて通常数μ程度に設計される。
上記マスク４を用いて熱酸化膜３に開孔部３ａ＋３ｂを
形成した後、たとえばホウ素がドープされた５１０２膜
（ＢＤＯ膜）を５００℃前後にて全面に形成する。
形成した後、たとえばホウ素がドープされた５１０２膜
（ＢＤＯ膜）を５００℃前後にて全面に形成する。
これは一般にＣＶＤ （ＣｈｅｍｉｃａｌＶａｐｏｕｒ
Ｄｅｐｏｓｉｔｉｏｎ）法として知られる不純物拡散
技術であって、第６図に示す様に上記Ｎ一型半導体層２
内に選択的にＰ型不純物拡散領域５１５。
Ｄｅｐｏｓｉｔｉｏｎ）法として知られる不純物拡散
技術であって、第６図に示す様に上記Ｎ一型半導体層２
内に選択的にＰ型不純物拡散領域５１５。
をそれぞれＮ型半導体基体１に到達する様に形成するた
めである。
めである。
なお、このとき形成される環状の領域５２は、横方向Ｐ
ＮＰ ｌ−ランジスタＱ。
ＮＰ ｌ−ランジスタＱ。
のコレクタ領域、換言すればＱ１のベース領域とされる
もので、かつ縦方向ＮＰＮ トランジスタＱ１のコレク
タ領域となるＮ一型半導体層を囲繞するものである。
もので、かつ縦方向ＮＰＮ トランジスタＱ１のコレク
タ領域となるＮ一型半導体層を囲繞するものである。
また第６図に於で表面の酸化膜６は、先の熱酸化膜３を
一旦除去した後に全面に形成される。
一旦除去した後に全面に形成される。
第７図は上記酸化膜６に環状領域５２の内側部分に対応
する開孔部６ａを前記と同様方法で形成し、Ｐ一型不純
物拡散層７をたとえばイオンインプランテーション（
Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ）法と一般に称され
る方法で埋込み形成した断面構造である。
する開孔部６ａを前記と同様方法で形成し、Ｐ一型不純
物拡散層７をたとえばイオンインプランテーション（
Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ）法と一般に称され
る方法で埋込み形成した断面構造である。
上記Ｐ一型不純物拡散層７は、前記縦方向ＮＰＮトラン
ジスタＱ１のベース領域として上記環状のＰ？不純物拡
散領域５２と一部が重なり合うように、また基体１とＮ
一型半導体層２との境界部分に位置する深さに形成され
るので、Ｎ一型半導体層２の一部分８，，８は基体１か
ら島状に分離され、基体１をエミツタ、Ｐ一型拡散層７
をベース、分離された２つのＮ一型半導体層８１，８を
それぞれコレクタＣ１，Ｃ２とした縦方向ＮＰＮトラン
ジスタＱ１が形成されることになる。
ジスタＱ１のベース領域として上記環状のＰ？不純物拡
散領域５２と一部が重なり合うように、また基体１とＮ
一型半導体層２との境界部分に位置する深さに形成され
るので、Ｎ一型半導体層２の一部分８，，８は基体１か
ら島状に分離され、基体１をエミツタ、Ｐ一型拡散層７
をベース、分離された２つのＮ一型半導体層８１，８を
それぞれコレクタＣ１，Ｃ２とした縦方向ＮＰＮトラン
ジスタＱ１が形成されることになる。
なお、この縦方向ＮＰＮ ｌ−ランジスタＱ１における
不純物濃度分布は第１１図にて示されている。
不純物濃度分布は第１１図にて示されている。
第８図は、上記縦方向ＮＰＮトランジスタＱ１のコレク
タ８１，８にコレクタコンタクトとして高濃度のＮ＋型
不純物拡散層９を形成した断面形状？示している。
タ８１，８にコレクタコンタクトとして高濃度のＮ＋型
不純物拡散層９を形成した断面形状？示している。
このＮ 型不純物拡散層９は、イオン注入あるいは熱拡
散などいずれの方法で形成してもよいが、マスクは前記
ベース形成時のマスク６をそのまま使用している。
散などいずれの方法で形成してもよいが、マスクは前記
ベース形成時のマスク６をそのまま使用している。
第９図はこの発明による論理素子ＩＩＬの最終構造を示
している。
している。
ここで電極１０，，１０，１０３，１０４は、いずれも
アルミ電極として前記マスク６を一旦除去した後に新た
に成長させた酸化膜１１に形成した開孔部に配置され、
端子Ｅ，Ｃ１，Ｂ，Ｃ２がそれぞれ電源端子、第１の出
力端子、信号入力端子、第２の出力端子とされる。
アルミ電極として前記マスク６を一旦除去した後に新た
に成長させた酸化膜１１に形成した開孔部に配置され、
端子Ｅ，Ｃ１，Ｂ，Ｃ２がそれぞれ電源端子、第１の出
力端子、信号入力端子、第２の出力端子とされる。
上記上記構成でなるこの論理素子ＩＩＬは、縦方向ＮＰ
Ｎ トランジスタのベース領域として基体１とＮ−型半
導体層２の境界附近に埋込み形成した低濃度のＰ−型領
域を相当させているので、第１１図に示す様にベースの
濃度分布を設定でき、したがってエミツク領域であるＮ
型基体１から注入されるキャリア（電子）に加速電界効
果を与えることができる。
Ｎ トランジスタのベース領域として基体１とＮ−型半
導体層２の境界附近に埋込み形成した低濃度のＰ−型領
域を相当させているので、第１１図に示す様にベースの
濃度分布を設定でき、したがってエミツク領域であるＮ
型基体１から注入されるキャリア（電子）に加速電界効
果を与えることができる。
すなわち、第１１図において半導体基体１の不純物濃度
のプロファイルＩに対してエビタキシャル成長したＮ−
型半導体層２の不純物濃度のプロファイル■を低い位置
として、これらプロファイルＩ，■の間に実効的にベー
ス領域となるＰ型不純物の埋込層γのプロファイル■を
設定したので、このべ−ス領域の幅を制御することによ
りこの縦方向ＮＰＮ トランジスタＱ１の電流増幅率β
は横方向ＰＮＰ ｌ−ランジスクＱ。
のプロファイルＩに対してエビタキシャル成長したＮ−
型半導体層２の不純物濃度のプロファイル■を低い位置
として、これらプロファイルＩ，■の間に実効的にベー
ス領域となるＰ型不純物の埋込層γのプロファイル■を
設定したので、このべ−ス領域の幅を制御することによ
りこの縦方向ＮＰＮ トランジスタＱ１の電流増幅率β
は横方向ＰＮＰ ｌ−ランジスクＱ。
の電流増幅率α とは無関係に高めることができる。
一方、横方向ＰＮＰトランジスタ鍋の電流増幅率α
については、基体１に低濃度のＮ一型半導体層２を形成
したところにエミツクおよびコレクク領域としてＰ型不
純物拡散層５１，５２を設けるようにしているので、同
様に高い値とすることができる。
については、基体１に低濃度のＮ一型半導体層２を形成
したところにエミツクおよびコレクク領域としてＰ型不
純物拡散層５１，５２を設けるようにしているので、同
様に高い値とすることができる。
すなわち、本発明では縦方向ＮＰＮＩ−ランジスクのベ
ースを低濃度の拡散層７と高濃度の拡散層５２とで構成
することにより、横方向ＰＮＰ トランジスタと縦方向
ＮＰＮ トランジスタの電流増幅率を同時に高めるよう
にしている。
ースを低濃度の拡散層７と高濃度の拡散層５２とで構成
することにより、横方向ＰＮＰ トランジスタと縦方向
ＮＰＮ トランジスタの電流増幅率を同時に高めるよう
にしている。
また、コレクク領域の各側面全体を環状の高濃度ベース
領域で完全に取り囲み、しかもその高濃度ベース領域と
全体にわたって接触させ低濃度ベース領域が全く両領域
間に存在させないようにしているので、コレクク領域側
面での余分な再結合ベース電流がなく縦方向ＮＰＮｌ−
ランジスタの電流増幅率Ｂ が向上しまた少数キャリア
の蓄積現象が極めて小さく、そのため縦方向ＮＰＮトラ
ンジスタのスイッチング速度が著しく向上する。
領域で完全に取り囲み、しかもその高濃度ベース領域と
全体にわたって接触させ低濃度ベース領域が全く両領域
間に存在させないようにしているので、コレクク領域側
面での余分な再結合ベース電流がなく縦方向ＮＰＮｌ−
ランジスタの電流増幅率Ｂ が向上しまた少数キャリア
の蓄積現象が極めて小さく、そのため縦方向ＮＰＮトラ
ンジスタのスイッチング速度が著しく向上する。
さらに、複数個のコレクク領域を設けてマルチコレクク
化を図る場合、各コレクク領域の各側面全体を高濃度領
域で完全に取り囲み、その領域に入力端子を形成してお
り、ベース領域の横方向抵抗が著しく小さくなり、その
ため入力信号の伝播遅れ時間が小さくなり、スイッチン
グトランジスタのスイッチングに位相差が生じたり、ま
た入力端子より遠いトランジスタが誤動作を起したりす
るという不都合も解消される。
化を図る場合、各コレクク領域の各側面全体を高濃度領
域で完全に取り囲み、その領域に入力端子を形成してお
り、ベース領域の横方向抵抗が著しく小さくなり、その
ため入力信号の伝播遅れ時間が小さくなり、スイッチン
グトランジスタのスイッチングに位相差が生じたり、ま
た入力端子より遠いトランジスタが誤動作を起したりす
るという不都合も解消される。
なお、第１１図においてプロファイル■はコレククコン
タク１・とじて形成される高濃度のＮ 型不純物拡散層
９の濃度分布を示しており、基体主面での濃度を１０２
１ａｔｏｍｓ肩と高くして出力端子Ｃ１，Ｃ２での接触
抵抗を小さくするようにしている。
タク１・とじて形成される高濃度のＮ 型不純物拡散層
９の濃度分布を示しており、基体主面での濃度を１０２
１ａｔｏｍｓ肩と高くして出力端子Ｃ１，Ｃ２での接触
抵抗を小さくするようにしている。
また第１０図はこの発明の他の実施例を示す断面図であ
って、前記実施例の第８図の工程に相当する。
って、前記実施例の第８図の工程に相当する。
この実施例ではコレククコンタクトとなる高濃度のＮ
型不純物拡散層９′を、新たに形成したマスク（たとえ
ば熱酸化膜）６′によって島状に分離されたＮ−型半導
体層８１，８２のみに拡散形成している。
型不純物拡散層９′を、新たに形成したマスク（たとえ
ば熱酸化膜）６′によって島状に分離されたＮ−型半導
体層８１，８２のみに拡散形成している。
なおその後の工程は第９図に示した前記実施例の場合と
同様であるが、この実施例の様に高濃度のＮ 型層９′
がＰ型の環状不純物拡散領域５２と接触せずに設けられ
るので、横方向ＰＮＰトランジスタＱ０のコレクタと縦
方向ＮＰＮトランジスタＱ１のコレククとの間の接合容
量が前記実施例の場合にくらべると著しく小さくなり、
マスク工程が１回余計に必要となるにもかかわらず論理
素子ＩＩＬの性能はＰＮ接合容量を小さくしているので
著しく向上する。
同様であるが、この実施例の様に高濃度のＮ 型層９′
がＰ型の環状不純物拡散領域５２と接触せずに設けられ
るので、横方向ＰＮＰトランジスタＱ０のコレクタと縦
方向ＮＰＮトランジスタＱ１のコレククとの間の接合容
量が前記実施例の場合にくらべると著しく小さくなり、
マスク工程が１回余計に必要となるにもかかわらず論理
素子ＩＩＬの性能はＰＮ接合容量を小さくしているので
著しく向上する。
なお上記実施例はいずれも横方向トランジスタとしてＰ
ＮＰ型のものを、縦方向トランジスタとしてＮＰＮ型の
ものを構成した場合であるが、Ｐ型の半導体基体を使用
して導電型を反転して構成する場合においても同様の作
用効果を有することはいうまでもなく、また各領域の不
純物濃度の値は他にも種々設定でき、さらにはたとえば
エビタキシャル成長による半導体層を用意せずにいきな
り半導体基体中にこれら横方向および縦方向トランジス
タを構成することもでき、要はこの発明の要旨を逸脱し
ない範囲で種々に変形して実施可能なのである。
ＮＰ型のものを、縦方向トランジスタとしてＮＰＮ型の
ものを構成した場合であるが、Ｐ型の半導体基体を使用
して導電型を反転して構成する場合においても同様の作
用効果を有することはいうまでもなく、また各領域の不
純物濃度の値は他にも種々設定でき、さらにはたとえば
エビタキシャル成長による半導体層を用意せずにいきな
り半導体基体中にこれら横方向および縦方向トランジス
タを構成することもでき、要はこの発明の要旨を逸脱し
ない範囲で種々に変形して実施可能なのである。
以上述べた様にこの発明によれば、集積回路化して形成
される論理素子ＩＩＬの集積度を低下することなく、ま
た横方向トランジスタのベース接地電流増幅率αを理想
値１に近づけるとともに併合して設置される縦方向トラ
ンジスタのエミツタ接地電流増幅率β、を上記横方向１
・ランジスタとは独立に大きな値として実現することの
できる半導体装置を提供できる。
される論理素子ＩＩＬの集積度を低下することなく、ま
た横方向トランジスタのベース接地電流増幅率αを理想
値１に近づけるとともに併合して設置される縦方向トラ
ンジスタのエミツタ接地電流増幅率β、を上記横方向１
・ランジスタとは独立に大きな値として実現することの
できる半導体装置を提供できる。
第１図は従来の半導体装置の一部の断面図、第２図は第
１図の半導体装置の等価回路図、第３図は第１図の半導
体装置に形成した縦方向トランジスタのプロファイルを
示す図、第４図から第１１図まではこの発明の半導体装
置を説明するための図で、第４図、第６図乃至第９図は
一実施例の工程説明図、第５図は第４図におけるマスク
パターンを示す図、第１０図は他の実施例を示す断面図
、？１１図は第９図の半導体装置に形成された縦方向ト
ランジスタのプロファイルを示す図である。 １・・・・・・Ｎ型半導体基体（縦方向トランジスタの
エミツタ領域）、２・・・・・・Ｎ−型半導体層（横方
向トランジスタのベース領域）、５・・・・・・ Ｐ型
不純物拡散領域（横方向トランジスタのエミッタ領域）
、５ｉ・・・・・Ｐ型不純物拡散領域（横方向トランジ
スタのコレクク領域にして縦方向トランジスタのベース
領域）、７・・・・・・Ｐ一型不純物拡散層（埋込層、
縦方向トランジスタのベース領域）、８１，８２・・・
・・・島状に分離されたＮ一型領域、９・・・・・・Ｎ
型不純物拡散層（コレククコンタクト）。
１図の半導体装置の等価回路図、第３図は第１図の半導
体装置に形成した縦方向トランジスタのプロファイルを
示す図、第４図から第１１図まではこの発明の半導体装
置を説明するための図で、第４図、第６図乃至第９図は
一実施例の工程説明図、第５図は第４図におけるマスク
パターンを示す図、第１０図は他の実施例を示す断面図
、？１１図は第９図の半導体装置に形成された縦方向ト
ランジスタのプロファイルを示す図である。 １・・・・・・Ｎ型半導体基体（縦方向トランジスタの
エミツタ領域）、２・・・・・・Ｎ−型半導体層（横方
向トランジスタのベース領域）、５・・・・・・ Ｐ型
不純物拡散領域（横方向トランジスタのエミッタ領域）
、５ｉ・・・・・Ｐ型不純物拡散領域（横方向トランジ
スタのコレクク領域にして縦方向トランジスタのベース
領域）、７・・・・・・Ｐ一型不純物拡散層（埋込層、
縦方向トランジスタのベース領域）、８１，８２・・・
・・・島状に分離されたＮ一型領域、９・・・・・・Ｎ
型不純物拡散層（コレククコンタクト）。
Claims (1)
- １ 一導電型の高濃度半導体基体と、この基体表面上に
形成されたー導電型の低濃度半導体層と、この層と基体
との境界面の一部に形成され基体から層に向うに従って
順次減少する不純物濃度分布を有する反対導電型の低濃
度領域と、この低濃度領域と一端が接触し且つ他端が半
導体層表面まで延びる環状の反対導電型高濃度領域と、
この高濃度及び低濃度領域で囲まれた前記−導電型の低
濃度半導体層と、前記環状の反対導電型高濃度領域と離
間され、且つ一導電型の低濃度半導体層表面より内部に
向って形成された別の反対導電型領域とからなり、上記
半導体基体をエミツタ、高濃度及び低濃度の反対導電型
領域をベース、半導体層部分をコレクトする縦方向トラ
ンジスタと、別の反対導電型領域をエミツク、半導体層
をベース、高濃度の反対導電型領域をコレクタとする横
方向トランジスタとを具備してなることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49147858A JPS587066B2 (ja) | 1974-12-23 | 1974-12-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49147858A JPS587066B2 (ja) | 1974-12-23 | 1974-12-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5173886A JPS5173886A (en) | 1976-06-26 |
| JPS587066B2 true JPS587066B2 (ja) | 1983-02-08 |
Family
ID=15439835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49147858A Expired JPS587066B2 (ja) | 1974-12-23 | 1974-12-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587066B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283078A (en) * | 1975-12-29 | 1977-07-11 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPS52104084A (en) * | 1976-02-27 | 1977-09-01 | Toshiba Corp | Semiconductor unit |
| JPS52136585A (en) * | 1976-05-11 | 1977-11-15 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit and its production |
| JPS52141588A (en) * | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Semiconductor device and its process |
| JPS5952546B2 (ja) * | 1976-11-06 | 1984-12-20 | 三菱電機株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736477A (en) * | 1970-05-05 | 1973-05-29 | Ibm | Monolithic semiconductor circuit for a logic circuit concept of high packing density |
| JPS4935030A (ja) * | 1972-08-03 | 1974-04-01 |
-
1974
- 1974-12-23 JP JP49147858A patent/JPS587066B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736477A (en) * | 1970-05-05 | 1973-05-29 | Ibm | Monolithic semiconductor circuit for a logic circuit concept of high packing density |
| JPS4935030A (ja) * | 1972-08-03 | 1974-04-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5173886A (en) | 1976-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3823353A (en) | Multilayered vertical transistor having reach-through isolating contacts | |
| US3922565A (en) | Monolithically integrable digital basic circuit | |
| US4259681A (en) | Integrated circuit | |
| US3978515A (en) | Integrated injection logic using oxide isolation | |
| US3766449A (en) | Transistors | |
| US3657612A (en) | Inverse transistor with high current gain | |
| US4390890A (en) | Saturation-limited bipolar transistor device | |
| US3427513A (en) | Lateral transistor with improved injection efficiency | |
| JPS587066B2 (ja) | 半導体装置 | |
| GB1533156A (en) | Semiconductor integrated circuits | |
| Murphy et al. | Collector diffusion isolated integrated circuits | |
| US4071774A (en) | Integrated injection logic with both fan in and fan out Schottky diodes, serially connected between stages | |
| US3663872A (en) | Integrated circuit lateral transistor | |
| JPS6128236B2 (ja) | ||
| US3846821A (en) | Lateral transistor having emitter region with portions of different impurity concentration | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| US3911470A (en) | Integrated circuit for logic purposes having transistors with different base thicknesses and method of manufacturing | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| US4110634A (en) | Gate circuit | |
| US3562032A (en) | Method of manufacturing an integrated semiconductor device | |
| JPS6025905B2 (ja) | 半導体装置 | |
| US4054900A (en) | I.I.L. with region connecting base of double diffused injector to substrate/emitter of switching transistor | |
| US3377527A (en) | Low capacity and resistance transistor structure employing a two-conductivity collector region | |
| KR100188106B1 (ko) | 집적 주입 논리 | |
| JPS6262059B2 (ja) |