DE3137010C2 - Grenzflächenanordnungen zwischen aufeinander gelegten und mit verschiedenen Spannungen polarisierten Schichten logischer Injektionsschaltungen - Google Patents

Abstract

Zur Übertragung eines logischen Signals zwischen einer ersten Stufe und einer zweiten niedriger liegenden Stufe einer integrierten logischen Schaltung mit einem Strominjektor, die durch aufeinander gelegt und mit verschiedenen Spannungen polarisierte Schichten gebildet wird (z.B. eine logische I ↑2L-Schaltung), wobei der Kollektor eines ersten Transistors (10) am Ausgang der ersten Stufe die Basis eines ersten Hilfstransistors (12) steuert, dessen Kollektor mit der Basis eines zweiten Transistors (13) verbunden ist, der die Herstellung einer Verbindung mit dem Eingang der zweiten Stufe sicherstellt. Um die in der Basis des zweiten Transistors (13) gespeicherten Ladung schnell abzuleiten, ist diese Basis mit der Basis eines dritten Transistors (14) verbunden, dessen Kollektor mit der Basis desselben Transistors verbunden ist, damit ein Stromspiegel gebildet wird. Die Umschaltzeit der Anordnung nach der Erfindung wird auf diese Weise erheblich herabgesetzt. Diese Anordnung weist außerdem das Merkmal auf, daß die logischen Zustände zu beiden Seiten einer Bezugsspannung definiert sind, die an die Basis eines zweiten Hilfstransistors (15) angelegt ist, wodurch diese Anordnung als Grenzflächenanordnung zwischen verschiedenen logischen Schaltungen verwendet werden kann.

Description

sich in derselben Stufe wie dieser erste Hilfstransistors befindet, dessen Basis auf eine Bezugsspannung gebracht und dessen Kollektor an Masse gelegt wird.

Es sind zahlreiche Typen von Stromspiegeln bekannt, deren Komplexität mit dem gewünschten Genauigkeitsgrad des Stromwertes zunimmt und die an die Anordnung nach der Erfindung angepaßt werden können, ζ. Β der Stromspiegel, der auf sehr einfache Weise dadurch gebildet wird, daß die Basis des zweiten Transistors der zweiten Stufe mit der nicht an einen Strominjektor angeschlossenen Basis eines dritten Transistors verbunden ist, der den gleichen Leitungstyp aufweist und sich in derselben Stufe befindet und dessen Kollektor mit der Basis des genannten dritten Transistors verbunden ist

Die Steuerung der Hilfstransistoren wird dadurch bewirkt, daß die Basis des ersten Hilfstransistors an den Kollektor des ersten Transistors und an einen Strominjektor angeschlossen ist und daß der Verbindungspunkt der Emitter der Hilfstransistoren mit einem anderen Strominjektor verbunden wird, der sich in einer oberen Stufe befindet Der vierte Transistor und sein Strominjektor können weggelassen werden und dadurch wird eine Umschaltung bei der Übertragung des Signals eingespart.

Die in den obengenannten Literaturstellen beschriebenen Grenzflächenanordnungen können lediglich für die Übertragung der logischen Signale zwischen Stufen logischer I²-L-Schaltungen verwendet werden. Bei der Anordnung nach der Erfindung werden die logischen Zustände zu beiden Seiten einer Bezugsspannung bestimmt, wodurch eine flexiblere Wirkung, d. h. eine Verbindung zwischen einer logischen Injektionsschaltung und anderen Arten logischer Schaltungen, wie TTL-, CMOS-Schaltungen usw, erhalten werden kann. Dazu genügt es, den Wert der Bezugsspannung auf einen geeigneten Fegel einzustellen.

Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt

Fig. 1 schematisch eine Schaltung vom I²-L-Typ, die mehrere Stufen enthält.

F i g. 2 das Schaltbild der Grenzflächenanordnung, die die Übertragung des Signals von oben nach unten zwischen zwei Stufen einer logischen P-L-Schaltung nach der Erfindung sicherstellt,

F i g. 3 die Änderung als Funktion der Zeit der Ausgangsspannung der ersten Stufe zwischen zv/ei logischen Zuständen, und

Fig.4 eine Möglichkeit zur Vereinfachung der Stromspiegelwirkung, die durch ein einfaches F-L-Gatter erhalten wird.

In Fig. 1 sind mehrere Stufen einer I²-L-Schaltung in Reihe angeordnet, um die Speisespannung optimal auszunutzen. Jede Stufe wirkt somit mit der Speisespannung eines I²-L-Gatrer, die gleich der Polarisationsspannung des Emitter/Basis-Übergangs des Strominjektors, und zwar etwa 0,8 V, ist. In der oberen Stufe, die auf die positive Spannung + V gebracht ist, sind drei parallelgeschaltete I²L-Gatter schematisch durch die Transistoren Tn, Tn und Tm mit einem odtfr mehreren Kollektorausgängen und durch die durch die Stromquellen Iw, In und /u gebildeten Strominjektoren dargestellt. Die unteren Stufen sind schematisch durch die Transistoren Tu und Ti5 und durch die durch die Stromquellen /u und Im gebildeten Strominjektoren dargestellt. Die Basis des Transistors Tn der obe-ren Stufe ist mit dem Strominjektor /|2 und mit einem Kollektor des Transistors Tn verbunden. Zugleich ist die Basis des Transistors Tu mit dem Strominjektor Iu und mit einem Kotlektor des Transistors Tn verbunden, usw. Die Übertragung eines logischen Signals zwischen I²L-Gattern derselben Stufe sowie zwischen PL-Gattern einer Stufe und einer anderen höher liegenden Stufe erfolgt auf natürliche Weise und ergibt keine Probleme. Dagegen ist die Herstellung einer logischen Verbindung zwischen I²L-Gattem einer ersten Stufe und einer zweiten niedriger liegenden Stufe schwieriger, wie an Hand der F i g. 2 beschrieben ist. In

ίο dieser Figur sind zwei Stufen der Schaltung in Reihe zwischen den Speiseklemmen 1,2 und 3 angeordnet. In der ersten Stufe ist zwischen den Klemmen 1 und 2 das I²L-Ausgangsgatter der Stufe dargestellt, das durch den Transistor 10 vom npn-Typ und die Stromquelle 20 gebildet wird. Der Transistor 10 ist mit seinem Emitter an das Potential der Klemme 2 gelegt und mit seiner Basis an die Klemme 1 über die Stromquelle 20 angeschlossen; an seinem Kollektor erscheint das zu übertragende logische Ausgangssignal.

In der zweiten Stufe zwischen den Klemmen 2 und 3 empfängt das I²L-Eingangsgatter, d,·:. durch den npn-Transistor 11 und die Stromquelle 21 geb'idet wird, das logische Signal, das von der ersten Stufe über die Grenzflächenanordnung auf die Basis des Transistors 11 übertragen wird, die weiter an die Klemme 2 über die Stromqi'ille 21 angeschlossen ist, wobei der Emitter des Transistors 11 an das Potential der mit Masse zusammengeschalteten Klemme 3 angelegt ist. Um eine logische funktioneile Verbindung zwischen dem Ausgang der ersten Stufe und dem Eingang dei zweiten Stufe herzustellen, ist der Kollektor des Transistors 10 einerseits mit der Basis des Hilfstransistors 12 vom pnp-Typ, der sich in der ersten Stufe befindet, und andererseits über die Stromquelle 22 mit der Klemme 1 verbunden, wobei der Kollektor des Hilfstransistors 12 mit der nicht an eine Stromquelle angeschlossenen Basis des npn-Transistors 13 verbunden ist, der sich in der zweiten Stufe befindet und dessen Emitter und Kollektor mit dem Emitter bzw. mit der Basis des Transistors Ii verbunden sind.

Zur Analysierung der Wirkung des obenbeschriebenen Feiles der Anordnung wird angenommen, daß der Hilfstransistor 12 in den leitenden oder in den gesperrten Zustand mit Hilfe einer Hilfsschaltung gebracht werden kann, die nachstehend näher beschrieben werden wird. Wenn der Hilfstransistor in den leitenden Zustand gebracht wird, wobei eine logische »0« am Ausgang der ersten Stufe (Transistor 10 im gesättigten Zustand) erscheint, wird der Kollektorstrom des Hilfstransistors 12 über die Verbindung Pau\ die Basis des Transistors 13 übertragen, wodurch dieser Transistor schnell in den leitenden Zustand gebracht wird, so daß eine logische »0« am Eingang der zweiten Stufe (Transistor 13 im gesättigten Zustand) auftritt. Die logische »0« wird also ohne wesentliche Verzögerung von dem Ausgang der ersten Stute auf den Eingang der zweiten Stufe übertragen. Wenn nun der Hilfstransistor 12 in den gesperrten Zustand gebracht wird, wobei die logische »1« am Ausgang der er^c'en Stufe (Transistor 10 im gesperrten Zustand) erscheint, müßte gar kein Strom die Basis und den Kollektor des Transistors 13 durchfließen. Der letztere Transistor würde sich also im gesperrten Zustand befinden und die logische »1« würde am Eingang des I²L-Gatters der zweiten Stufe auftreten. Die Übertragung der logischer »1« ist jedoch infolge der Tatsache verzögert, daß noch Strom im Kollektor des Transistors 13 verbleibt, was auf die langsame Beseitigung durch Rekombination der Minoritätsladunesträeer zu-

rückzuführen ist, die die Ladung bilden, die während des vorhergehenden logischen Zustandes in der Basis desselben Transistors gespeichert ist. Die Verzögerung der Übertragung steht auch mit der Technologie des Hilfstransistors 12 vom lateralen pnp-Typ im Zusammenhang. Es ist bekannt, daß für diesen Transistortyp die Minoritätsladungsträger, die durch Löcher gebildet werden, deren Beweglichkeit gering ist, zu sehr dicken Basen übergehen; all diese Faktoren verlängern die Umschaltzeit beträchtlich. Übrigens wird durch die Streukapazität am Emitter/Basis-Übergang des Transistors 13 noch eine zusätzliche Zeitkonstante hinzugefügt.

F i g. 3, die die Änderung als Funktion der Zeit des Potentialunterschiedes ν_Λ zwischen dem Potential V_A der Basis des Hilfstransistors 12 und dem Potential der Klemme 2 (Ausgang der ersten Stufe) zeigt, veranschaulicht die Erscheinung deutlich. ν_Λ geht mit einer hohen ZeiiRcnstsnts zu einem Orenzwert der di** Pol^ris?*- tionsspannung der Emitter-Basis-Diode, und zwar 0,8 V ist, während die Kippzeit fi zwischen der logischen »0« (0,1 V) und der logischen »I« (0,7 V) verhältnismäßig lang ist.

Der Wert dieser Kippzeit wird durch die zusätzlichen Elemente, die auch in Fig.2 dargestellt sind und die 2s nachstehend noch beschrieben werden, erheblich herabgesetzt. In dieser Figur bildet der Kollektor des ersten Hilfstransistors 12 die Eingangsklemme 4 eines Stromspiegels, dessen Ausgangsklemme 5 durch den Kollektor des Transistors 13 gebildet wird. Der Emitter des Hilfstransistors 12 ist mit dem Emitter eines anderen Hilfstransistors 15 vom pnp-Typ verbunden, der sich in der ersten Stufe befindet und dessen Basis auf eine Bezugsspannung Vref gebracht und dessen Kollektor an Masse gelegt wird. Der Verbindungspunkt der Emitter der Hilfstransistoren 12 und 15 ist mit der Stromquelle 23 einer höher liegenden Stufe verbunden. Zur Bildung des Stromspiegels ist die Basis des Transistors 13 mit der nicht an eine Stromquelle angeschlossenen Basis eines Transistors 14 vom npn-Typ verbunden, der sich in der zweiten Stufe befindet und dessen Kollektor mit der Basis desselben Transistors verbunden und dessen Emitter an das Potential der Klemme 3 gelegt ist.

In der Ausführung der ersten Stufe der Schaltung, die schematisch in F i g. 2 dargestellt ist, kann die epitaktisehe N-Zonc derselben Insel nicht zugleich die Basis des Transistors 15, an die die Bezugsspannung angelegt ist, und die Masse der logischen I²L-Gatter sein. Um diese Inkompatibilität zu beseitigen, müssen die zwei Hilfstransistoren 12 und 15 zwangsweise in zwei von dem verbleibenden Teil de' Schaltung getrennten Inseln angebracht sein.

Zur Erläuterung der Wirkung der kompletten Anordnung nach dem Schaltbild der F i g. 2 wird zunächst angenommen, daß das Potential V_A am Ausgang der ersten Stufe unterhalb der Bezugsspannung Vref liegt Der Hilfstransistor 12 befindet sich dann im leitenden Zustand, während sich der Hilfstransistor 15 im gesperrten Zustand befindet Der Strom der Stromquelle 23 wird am HUfstransistor 12 abgenommen. So ist am Ausgang der ersten Stufe das Äquivalent einer logischen »0« vorhanden, die nach der obigen Erläuterung ohne wesentliche Verzögerung auf den Eingang der zweiten Stufe übertragen wird. Wenn V_A anschließend höher als Vref wird, befindet sich der Hilfstransistor 12 im gesperrten Zustand, während der Hilfstransistor 15 in den leitenden Zustand übergeht Der Strom der Stromquelle 23 wird an der Masse durch den Transistor 15 abgenommen.

Dann ist das Äquivalent einer logischen »1« am Ausgang der ersten Stufe vorhanden, wobei die Übertragung dieses Äquivalents auf den Eingang der zweiten Stufe immer durch den Strom verzögert wird, der in dem Kollektor des Transistors 13 während der Rekombination der in der Basiszone desselben Transistors gespeicherten Ladung verbleibt, wobei aber die Verzögerungszeit dieser Übertragung erheblich herabgesetzt wird. Tatsächlich tritt durch den Mechanismus des durch die Transistoren 13 und 14 gebildeten Stromspiegels der Strom im Kollektor des Transistors 13 auch am Emitter des Transistors 14 auf und wird auf diese Weise schnell zu der Masse abgeleitet. Wenn der Wert der Bezugsspannung auf einem Zwischenwert zwischen den Werten der Potentiale an den Klemmen 1 und 2 festgelegt und wenn in der graphischen Darstellung der F i g. 3 der Potentialunterschied vref zwischen V_Ref und dem Potential der Klemme 2 aufgetragen wird, wird gefunden, dnß din nun erhaltene Kinpzeit Λ> viel kurzer als Λ ist.

Es sei bemerkt, daß der obenbeschriebene und durch die Transistoren 13 und 14 gebildete Stromspiegel es notwendig macht, daß zwei Inseln durch Diffusion in der epitaktischen N-Zone gebildet werden, wobei die verhältnismäßig umfangreiche Anordnung vorteilhafterweise durch eine andere einfachere Anordnung ersetzt werden kann, bei der der Transistor 14 eingespart ist. Dazu genürt es, daß ein anderer N+ -Kollektor in die diffundierte P-Insel eindiffundiert wird, die die Basis des Transistors 13 bildet; diese Lösung ist besonders günstig bei einer logischen I²L-Schaltung, weil ein Gatter einer derartigen Schaltung bis vier Kollektorausgänge enthalten kann. Der Stromspiegel wird dann dadurch gebildet, daß der Eingang eines Gatters mit der Eingangsklemme des genannten Stromspiegels verbunden und einer der Ausgänge des genannten Gatters auf seinen Eingang rückgekoppelt wird, während ein anderer Ausgang die Ausgangsklemme des Stromspiegels bildet. Diese vereinfachte Anordnung ist im Schaltbild der F i g. 4 dargestellt. In dieser Figur ist nur die zweite Stufe der Schaltung gezeigt Die Eingangsklemme 4 des Stromspiegels ist über die Verbindung P an die Basis eines npn-Transistors 16 angeschlossen, der zwei Kollektorausgänge 30 und 31 enthält und dessen Emitter an Masse gelegt ist. Der Kollektor 30 ist mit der Basis des Transistors 16 verbunden, während der Kollektor 31, der die Ausgangsklemme 5 des Stromspiegels bildet, an die Basis des Transistors 11 angeschlossen ist

Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Logische integrierte Schaltung mit einem Strominjektor, die Transistoren enthält, deren Basen mit Strominjektoren sowie mit eimern Kollektor mindestens eines anderen Transistors verbunden sind, wobei diese integrierte Schaltung durch mehrere elementare Gruppen gebildet wird, die für die Speisung in Reihe angeordnet sind, derart, daß die Gruppen aufeinander liegende Stufen bilden, zwischen denen sich die Speisespannung verteilt, während die Herstellung einer logischen funktionellen Verbindung zwischen einer ersten Stufe und einer zweiten niedriger liegenden Stufe mit Hilfe einer Grenzflächenanordnung erhalten wird, in der der Kollektor eines ersten das Signal liefernden Transistors einen ersten Hilfstransistor steuert, dessen Leitungstyp dem des genannten ersten Transistors entgegengesetzt ist und dessen Kollektor mit der nicht an einen Stroni-njektor angeschlossenen Basis eines zweiten Transistors in der zweiten Stufe verbunden ist, dadurch gekennzeichnet, daß der Kollektor des genannttn ersten Hilfstransistors die Eingangsklemme eines Stromspiegels bildet, dessen Ausgangsklemme durch den Kollektor des genannten zweiten Transistors gebildet wird, wobei der Emitter des genannten ersten Hilfstransistors mit dem Emitter eines zweiten Hilfstransistors verbunden ist, der den gleichen Leitungstyp wie der erste Hilfstransistor aufweist und sich in derselben Stufe wie dieser Hilfs'.i-ansistor befindet, und dessen Basis auf eine Bezugsspannung gebracht und dessen Kollektor an Masse gelegt wird.

2. Integrierte logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Liromspiegel dadurch gebildet wird, daß die Basis des genannten zweiten Transistors der zweiten Stufe mit der nicht an einen Strominjektor angeschlossenen Basis eines dritten Transistors verbunden wird, der den gleichen Leitungstyp aufweist und der sich in derselben Stufe befindet und dessen Kollektor mit der Basis des genannten dritten Transistors verbunden ist.

3. Integrierte logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Stromspiegel dadurch gebildet wird, daß ein anderer Kollektor des genannten zweiten Transistors mit seiner Basis verbunden wird.

4. Integrierte logische Schaltung nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß die Basis des genannten ersten Hilfstransistors mit dem Kollektor des genannten ersten Transistors sowie mit einem Strominjektor verbunden ist, und daß der Verbindungspunkt der Emitter der genannten Hilfstransistoren an einen anderen Strominjektor angeschlossen ist, der sich in einer höher liegenden Stufe befindet.

5. Integrierte logische Schaltung nach einem der Ansprüche 1 bis 4. dadurch gekennzeichnet, daß die logischen Zustände zu beiden Seiten der genannten Bezugsspannung definiert sind, wobei diese Bezugsspannung derart regelbar ist, daß eine Verbindung zwischen einer logischen I²L-Schaltung und anderen Arten logischer Schaltungen hergestellt werden kann.

Die Erfindung bezieht sich auf eine integrierte logische Schaltung mit einem Strominjektor, die Transistoren enthält, deren Basen mit Strominjektoren sowie mit einem Kollektor mindestens eines anderen Transistors verbunden sind, wobei diese integrierte Schaltung durch mehrere elementare Gruppen gebildet wird, die für ihre Speisung in Reihe angeordnet sind, derart, daß die Gruppen aufeinander liegende Stufen bilden, zwischen denen die Speisespannung verteilt wird, während die

ίο Herstellung einer funktionellen logischen Verbindung zwischen einer ersten Stufe und einer zweiten weiter nach unten liegenden Stufe durch eine Grenzflächenanordnung erhalten wird, in der der Kollektor eines ersten das Signal liefernden Transistors einen ersten Hilfstransif-tor steuert, dessen Leitungstyp dem des genannten ers-en Transistors entgegengesetzt ist und dessen Kollektor mit der nicht an einen Strominjektor angeschlossenen Basis eines zweiten Transistors in der zweiten Stufe verbunden ist.

In der Literatur ist einer der Typen logischer Injektionsschaltungen unter der Bezeichnung I²L-Schaltung bekannt (siehe z. B. die französische Patentschrift 22 44 262). Diese Schaltung bietet den zweifachen Vorteil einer niedrigen Verlustleistung (Gütefaktor unter 1 ρ J) und einer großen Integrationsdichte, die der der MOS-Schaltungen nachkommt (mehrere Hundert Gatter pro mm²), wodurch sie in den logischen LSI-Schaltungen und sogar in den logischen VLSI-Schaltungen benutzt werden kann. Dagegen weist die Grenzflächenanordnung, die bereits in der Einleitung genannt wurde, den Nachteil auf, daß sie sehr langsam umschaltet. Tatsächlich schaltet, wenn der von dem Hilfstransistor in die Basis des zweiten Transistors injizierte Strom unterbrochen wird, der zweite Transistor vom gesättigten Zustand (0,1 V zwischen Kollektor und Emitter, was einer logischen »0« äquivalent ist) auf den gesperrten Zustand (0,7 V zwischen Kollektor und Emitter, was einer logischen »1« äquivalent ist) um. Diese Umschaltung wird jedoch infolge der langsamen Beseitigung durch Rekombination der in der Basiszone der /weiten Transistors gespeicherten Ladungen verzögert. Die französischen Patentschriften Nr. 23 23 234 und 23 54 634 beschreiben Grenzflächenanordnungen, die miteinander nahezu indentisch sind und deren Wirkungsprinzip darin besteht, daß diese gespeicherten Ladungen schnell über einen dritten Transistor abgeleitet werden, der von einem zweiten Hilfstransistor gesteuert wird, der den gleichen Leitungstyp wie der erste Hilfstransistor aufweist und sich im leitenden Zustand befindet, während sich der erste Hilistransistor im gesperrten Zustand befindet. Die Steuerung derartiger Anordnungen erfordert außerdem einen vierten Transistor und zwei Strominjektoren.

Die Erfindung hat zur Aufgabe, eine andere Grenzflächenanordnung zu schaffen, durch die ebenfalls die Umschaltzeit verbessert wird, aber die leichter betrieben werden kann, weil die logischen Zustände zu beiden Seiten einer Bezugsspannung definiert sind, wobei im Steuerkreis dieser Anordnung ein vierter Transistor und ein Strominjektor eingespart werden. Die Anordnung nach der Erfindung ist dadurch gekennzeichnet, daß der Kollektor des genannten ersten Hilfstransistors die Eingangsklemme eines Stromspiegels bildet, dessen Ausgangsklemme durch den Kollektor des genannten zweiten Transistors gebildet wird, wobei der Emitter des genannten ersten Hilfstransistors mit dem Emitter eines zweiten Hilfstransistors verbunden ist, der den gleichen Leitungstyp wie der erste Hilfstransistor aufweist und