DE2216024C3

DE2216024C3 - Speicherzelle für Verschieberegister

Info

Publication number: DE2216024C3
Application number: DE2216024A
Authority: DE
Inventors: Siegfried Dipl.-Ing. Dr. 7000 Stuttgart Wiedmann
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1971-04-05
Filing date: 1972-04-01
Publication date: 1980-03-13
Also published as: GB1333193A; FR2131960B1; FR2131960A1; DE2216024B2; DE2216024A1; US3655999A; JPS5237742B1

Description

Die Erfindung betrifft eine Speicherzelle für Verschieberegister, die insbesondere aus zwei Halbzellen mit bipolaren Transistoren besteht, wobei den Flipflop-Transistoren komplementäre Transistoren zugeordnet sind.

Speicherzellen, die aus direkt kreuzgekoppelten bipolaren Transistorflipflops aufgebaut sind, deren beide Kollektorlastwiderstände zwei gleiche steuerbare Stromquellen in Form von Halbleiterbauelementen sind, sind prinzipiell durch die US-Patentschrift 32 18 613 bekannt. Es handelt sich hierbei um eine bistabile Schaltung, deren Lastwiderstände durch Epitaxie-Bahnwiderstände innerhalb einer monolithischen Schaltung dargestellt werden können.

Diese Speicherzelle eignet sich zwar für matrixförmige Speicherschaltungen, jedoch nicht ohne zusätzliche Torschaltungen für Schieberegister, da an Speicherzel len für Schieberegister besondere Anforderungen gestellt werden müssen, weil die Schieberegisterspeicherzellen gesteuert sowohl Information von der vorhergehenden Zelle aufnehmen müssen als auch gespeicherte Informationen an die nächstfolgende Zelle abgeben müssen.

Durch die deutsche Auslegeschrift 18 17 481 ist eine weitere monolithisch integrierte Speicherzelle aus einem direkt kreuzgekoppelten bipolaren Transistorflipflop, dessen beide Koliektor-Lastwiderstände zwei gleiche als steuerbare Stromquellen wirkende, aktive

iu Halbleiterbauelemente sind, bekanntgeworden, die dadurch charakterisiert ist, daß die beiden aktiven Halbleiterbauelemente zwei zu den Flipflop-Transistoren komplementäre Transistoren mit gemeinsamer Basis sind.

Diese Speicherzelle weist insbesondere die Vorteile auf, daß ein äußerst geringer Leistungsverbrauch während des Ruhezustandes erforderlich ist, so daß dadurch eine Überhitzung der Speicherzellen vermieden wird. Außerdem hat diese Speicherzelle den Vorteil, daß sie einen äußerst geringen Platzbedarf in integrierter Technik benötigt, da die vielen Trenndiffusionen vermieden werden.

Wie jedoch zu sehen ist, ist auch diese Speicherzeile nicht für Speicherzellen, die insbesondere zum Einbau in

2ί Schieberegister benötigt werden, geeignet Auch diese Speicherzelle kann nämlich nicht eine Information aufnehmen, ohne die in ihr gespeicherte Information zu zerstören. Um demnach eine derartige Speicherzelle in ein Schieberegister einzubauen, müßten Zwischenspei-

j(i eher in Form weiterer Flipflops oder andere Zwischenspeicher eingebaut werden.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Speicherzelle für Schieberegister zu schaffen, die die Vorteile der letztgenannten Speicherzelle für

r> Speichermatrizen ausnutzt und ohne Isolationsdiffusionen aufgebaut werden kann.

Die erfindungsgemäße Lösung der Aufgabe besteht nun darin, daß die Flipflop-Transistoren jeder Halbzelle Doppelkollektor-NPN-Transistoren sind, deren äußere Kollektoren mit Leitungen für die nächstfolgende Halbzelle verbunden sind, daß die Emitter dieser beiden Transistoren mit einer gemeinsamen Masseleitung verbunden sind, mit der außerdem die Emitter von invers arbeitenden weiteren NPN-Transistoren verbunden sind, deren Kollektoren mit den Kollektoren der ersten Transistoren und den Kollektoren von PNP-Transis'oren verbunden sind, und daß die Emitter der PNP-Transistoren mit einer Speiseleitung verbunden sind, währenddem die Taktimpulse über weitere

->o PNP-Transistoren zugeführt werden.

Der Vorteil der vorliegenden Speicherzelle besteht darin, daß das Layout mit bekannter Technologie für die integrierte Halbleitertechnik in nur zwei Diffusionsschritten hergestellt werden kann und daß keine Isolationsdiffusionen erforderlich sind, wodurch diese Speicherzelle trotz der vorhandenen Vielzahl einzelner Bauelemente in integrierter Technik einen äußerst kleinen Platzbedarf aufweist.

Die Erfindung wird nun an Hand eines in den

bo Zeichnungen dargestellten Ausführungsbeispiels näher beschrieben. Es zeigt

Fig. 1 ein Schaltbild eines Teils eines Schieberegisters mit zwei Halbzellen und

Fig. 2 ein Layout des in Fig. 1 dargestellten

h5 Schieberegisterteils.

Wie aus F i g. 1 zu sehen ist, besteht das Schieberegister aus hintereinandergeschalteten Zellen, die aus zwei identischen Halbzellen, in der Fig. 1 mit A und B

bezeichnet, bestehen. In F i g. 1 ist zum besseren Verständnis der Erfindung nur eine Zelle abgebildet, wobei zu beachten ist, daß die anderen im Schieberegister vorhandenen Zellen genauso aufgebaut sind.

jede Halbzelle A und B besteht aus einem Flipflop, der aus den Transistoren Ti und, T2 besteht Es soll außerdem hier erwähnt sein, daß alle NPN-Transistoren in F i g. 1 invers arbeiten. Der Kollektor C1 des Transistors Ti ist mit der Leitung 11 verbunden, die ihrerseits mit der Baiss BI des Transistors T2 verbunden ist, und der Kollektor C2 des Transistors T2 ist über die Leitung 12 mit der Basis B1 des Transistors Ti verbunden. Außerdem ist der Kollektor C1 mit dem Kollektor C3 des PNP-Transistors T3 verbunden und der Kollektor C4 des anderen PNP-Transistors T4 ist mit dem Kollektor C2 des Transistors T2 verbunden. Die Basis B 3 und die Basis B 4 der Transistoren T3 und 7"4 sind mit Masse verbunden. Die Emitter £3 und £4 der Transistoren T3 und T4 sind mit der Leitung 13 verbunden, die ihrerseits mit der Leitung 14 verbunden ist. Die anderen nicht dargestellten Zellen des Schieberegisters können über die Leitungen 13' mit der Leitung 14 verbunden werden.

Die Emitter £1 und £2 der invers arbeitenden Transistoren Tl und 72 sind mit der Masseleitung 15 verbunden. Mit der Masseleitung 15 sind außerdem die Emitter £5 und £6 der invers arbeitenden Transistoren T5 und 7*6 verbunden. Die Kollektoren C 5 und C6 der beiden letztgenannten Transistoren sind über die Leitungen 16 bzw. 17 mit den Kollektoren C3I bzw. C4 und Ci bzw. C2 verbunden. Der Kollektor Cl des lateralen PNP-Transistors Tl ist mit der Basis B5 des Transistors 7*5 und der Kollektor CS des Transistors TB ist mit der Bais B 6 des Transistors T6 verbunden. Die Basen ß7und B 8 der Transistoren Tl bzw. T8sind mit der Masseleitung 15 verbunden. Die Eingänge CP1 für die Taktimpulse des Zellenteils A sind mit den Emittern £7 bzw. £8 der Transistoren Tl bzw. TS der Halbzelle A verbunden und die Eingänge CP2 mit den Emittern £7 bzw. £8 der Transistoren Tl bzw. TS der anderen Halbzelle B. Die Taktimpulse an den Eingängen CP2 sind zu den Taktimpulsen an den Eingängen CPl verzögert.

Eine Leitung 18 verbindet den äußeren Kollektor Cl' des Transistors 7*1 der Halbzelle A mit dem Kollektor C 7 und der Basis B 5 der Transistoren 7*7 bzw. T5 der Halbzelle B. Außerdem verbindet eine Leitung 19 den äußeren Kollektor C2' des Transistors T2 der Halbzelle A mit dem Kollektor C8 und der Basis B 6 der Transistoren TS bzw. T6 der Halbzelle B. Die in F i g. 1 gezeigten Leitungen 20, 21, 22 und 23 dienen zur Verbindung der Registerzelle mit den jeweils davorliegenden bzw. den nachfolgenden Registerzellen.

Im nachfolgenden wird nun das Layout an Hand der F i g. 2 der Zelle nach F i g. 1 beschrieben. Es wird vor allem gezeigt, daß diese Struktur mit nur zwei Diffiisionsschritten hergestellt werden kann, wodurch der große technische Fortschritt der vorliegenden Struktur unterstrichen wird. Im ersten Schritt werden die beiden horizontalen Streifen 31 und 32 sowie die vier rechteckigen Bereiche 33,34,35 und 36 aus P-leitendem Material hergestellt Danach wird eine zweite N+Diffusion vorgenommen, um die invers arbeitenden Kollektoren Cl₁Cl'; C2, C2' und C5, C6 herzustellen. Es soll noch erwähnt sein, daß in den F i g. 1 und 2 die identischen Elemente mit gleichen Bezeichnungen versehen sind.

Wie aus dem Layout der F i g. 2 eindeutig hervorgeht, benötigt die Zelle nach Fig. 1 einen äußerst kleinen Platz, da keinerlei Isolations-Diffusionen erforderlich sind. Außerdem soll erwähnt sein, daß die Emitter £3 und £4 vom P-Typ für die lateralen PNP-Ladetransisto- ren T3 und 7"4 von vielen Zellen verwendet werden. Die Kollektoren C3 und C4 der Transistoren T3 und T4 sind identisch mit den Basen B1 und B 2 der invers arbeitenden Transistoren Tl und T2. Außerdem werden die Emitter £7 und £8 für die Taktimpulseingänge der Transistoren Tl und TS verwendet und die Kollektoren C7 und C8 sind identisch mit den Basen B 5 und B 6 der Transistoren 7"5 und Γ6.

Im nachfolgenden soll nun die Arbeitsweise des Schieberegisters beschrieben werden.

Die Zelle selbst nimmt in der Ruhestellung nur einen sehr kleinen Zellstrom auf. Die beiden Transistoren TS und T6 sind ausgeschaltet, weil an den Taktimpulseingängen CPl und CP2 keine Impulse anliegen. Eine gespeicherte 1 wird hier definiert, wenn der Transistor T2 der Halbwelle A leitend ist und wenn der Transistor Tl der Halbzelle Bleitend ist Die Information wird von der Halbzelle A zur Halbzelle B verschoben, indem positive Taktimpulse an den Eingängen CP2 einen Kollektorstrom in den Transistorzellen T7 und T8 der Halbzelle B hervorrufen. Wenn der Transistor T2 der Halbzelle A leitend ist, übernimmt der äußere Kollektor C2' der Halbzelle A den Kollektorstrom des Transistors T8 der Halbzelle B, wodurch der Kollektorstrom des Transistors T7 der Halbzelle B in die Basis B 5 des Transistors T5 der Halbzelle fließen wird. Der Transistor T5 wird daher eingeschaltet und schaltet den Transistor der Halbzelle ßaus. Damit ist der Transistor Tl der Halbzelle B leitend und speichert dieselbe Information, die in der Halbzelle A gespeichert ist.

Genauso wird eine in der Halbzelle B gespeicherte Information zur Halbzelle A der nächstfolgenden Zelle verschoben, wenn die entsprechenden Taktimpulse an die Eingänge CP1 der folgenden Zelle angelegt werden.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Speicherzelle für Verschieberegister, die insbesondere aus zwei Halbzellen mit bipolaren Transistoren besteht, wobei den Flipflop-Transisioren komplementäre Transistoren zugeordnet sind, dadurch gekennzeichnet, daß die Flipflop-Transistoren (Ti und Γ2) jeder Halbzelle (A und B) Doppelkollektor-NPN-Transistoren sind, deren äußere Kollektoren (CV und C2') mit Leitungen (22 und 23) für die nächstfolgende Halbzelle verbunden sind, daß die Emitter (Ei und E2) dieser beiden Transistoren mit einer gemeinsamen Masseleitung (15) verbunden sind, mit der außerdem die Emitter (E5 und ES) von invers arbeitenden weiteren NPN-Transistoren (TS und T6) verbunden sind, deren Kollektoren (CS und CS) mit den Kollektoren (Ci bzw. C2) der ersten Transistoren (Ti, Tl) und den Kollektoren (C3 bzw. C4) von PNP-Transistoren (T3, T4) verbunden sind, und daß die Emitter (E3 und £4) der PNP-Transistoren (T 3 und TA) mit einer Speiseleitung (14) verbunden sind, währenddem die Taktimpulse (CPl und CP2) über weitere PNP-Transistoren (T7 und TS) zugeführt werden.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß alle NPN-Transistoren einer Speicherzelle (z. B. Ti und Tl) invers betrieben werden.

3. Speicherzelle nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Taktimpulse (CP 1 und CPl) an die jeweilige Halbzelle (A und Sauber PNP-Transistoren (Π und Γ8) angelegt werden, deren Kollektoren (Cl bzw. CS) mit der Basis (55 bzw. Ö6) der Transistoren (T5 bzw. 7"6) der einen Halbzelle (B) verbunden sind, und daß die Kollektoren (Cl bzw. CS) der Transistoren (Tl bzw. TS) außerdem mit den äußeren Kollektoren (CV bzw. C2') der Flipflop-Transistoren (z. B. Ti und T2)der vorhergehenden Halbzelle im Schieberegister verbunden sind.

4. Speicherzelle nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Emitter (E3 und £4) vom P-Typ für die lateralen PNP-Ladetransistoren (T3 und TA) für mehrere Halbzellen verwendet werden.