DE2518847C2 - Hochgeschwindigkeitszähler - Google Patents

Description

Die Erfindung betrifft einen Hochgeschwindigkeitszähler nach dem Oberbegriff des Patentanspruches 1.

Ein ähnlicher Hochgeschwindigkeitszähler ist für den Baustein MC 1690 in dem Motorola Datenbuch »MECL Integrated Circuits D^ta Book«, 3. Auflage, September 1973, Seiten 4—69 bis 4—74, erläutert.

Die Ausbildung von Hochgeschwindigkeitszählern dieser Art als integrierte Schaltungen mit der Möglichkeit von Endstellung und Rückstellung wird durch kapazitive Aufladungen erschwert, welche beispielsweise bei Rückführleitungen an internen Datenknoten einer HaI-tcschaltstufe und Dateneingangslcitungen einer Eingangs-Haltcschaltstufe auftreten können.

Aufgabe der Erfindung ist es daher, einen im Gigahertz-Bereich arbeitenden Hochgeschwindigkeitszähler zu schaffen, der eingestellt und rückges'tellt werden kann, bei dem die kapazitive Aufladung an internen Datcnausgangsknctcn und zugehörigen Rückführleitungcn auf ein Minimum gebracht ist lind der besonders leicht als integrierte Schaltung ausgebildet werden kann sowie ein Minimum an parasitären Kapazitäten an internen Knoten aufweist.

Diese Aufgabe wird bei einem Hochgeschwindigkeitszählcr nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich insbesondere aus den Patentansprüchen 2 bis 7.

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt

Fig. 1 ein Blockschaltbild eines zweistufigen Hochgcschwindigkcitszählers und

F i g. 2 ein detailliertes Schaltbild hierzu.
Zur Vereinfachung ist in F i g. 1 nur ein zweistufiger Hochgeschwindigkeitszähler dargestellt; es sei jedoch darauf hingewiesen, daß eine beliebige Anzahl von Stufen in derselben Weise miteinander verbunden sein können.

Der Hoehgcschwindigkeitszählcr weist ein Paar von Halteschaltsiufcn 10 und 12 auf. die mit einer Taktgebcrschaltung 14 verbunden sind, welche dazu dient. Aktivierungv und Taktsignale C und C jeder der llalteschaltstufen 10 und 12 über Leitungen 16 bzw. 18 zuzuführen. Die llalleschaltstufc 12 ist derart ausgebildet, dal) sie ein Kiickstellsign;il an einem Eingang R über eine Leitung 20 empfängt. Interne Ausgangssignalc (/2 und q~2 von der Haltcschaltstufe 12 werden von der

lingangs-Halteschaltstufe 10 über Rückführleitungen 12 bzw. 24 als komplementäre Datensignale UT und D1 lufgenommen. Komplementäre Signale q 1 und q 1 der Eingangs-Halteschaltstufe 10 werden über Leitungen 26 jnd 28 der Halteschaltstufe 12 zugeführt und bilden für diese Dateneingangssignale D 2 und 772.

Gemäß F i g. 2 weist die Taktgebcrschallung 14 einen herkömmlichen Triggeraufbau auf und ist derart ausgebildet, daß sie gleiciizeitig Aktivierungs- und Taktsignale an Klemmen 32 und 34 empfängt, um auf den Leitungen 16 und 18 Steuersignale C und C zu erzeugen. Die Taktgeberschaltung 14 hat ein Paar von Eingangsschalttransistoren 38 und 40, deren jeweilige Kollektoren an eine aktive Lasteinrichtung angeschlossen sind, welche durch den Transistor 42, die Diode 44, den Transistor 46 und die Diode 48 gebildet wird. Die Basen der Transistoren 42 und 4ft sind an eine Bezugsspannungsversorgung Vi angeschlossen. Ein Bezugsschalttransistor 54 liegt zwischen der Diode 48 und einem Transistor 50, einem mit einer negativen Spannungsversorgung VEE verbundenen Widerstand 52 und einer Spannungsversorgungseinrichtung aus einer an der Basis des Transisi^rs 50 angeordneten Bezugsspannungsquelle V2. Ein Ausgangstransistor 56 ist zwischen einem Vorspannungswiderstand 58 und der Spannungsversorgung VEE mit festen Potentialen einerseits und dem Erdpoiential auf einer Leitung 60 andererseits angeordnet.

Die Eingangs-Halteschaltstufe 10 weist eine direkt kreuzgekoppelte Zelle 62 auf, welche aus einem Paar von Transistoren 64 und 66 gebildet ist. deren Emitter an einem gemeinsamen Knoten 68 liegen und deren Kollektoren an interne Ausgangsknoten 69 und 70 angeschlossen sind, um die internen Ausgangssignale q 1 und ~q\ zu liefern. Zwei Dateneingangstransistoren 71 und 72 sind mit jeder Seite dieser Zelie 62 verbunden und derart ausgebildet,daß sie die Eingangssignale Ol und D1 empfangen, welche im Falle der Eingangs-Halteschaltstufe durch die Rückführsignale q 2 und q 2 gebildet werden welche über die Rückführleiiungen 24 und 22 angelegt werden. Die Emitter der Transistoren 71 und 72 sind gemeinsam an den Knoten 74 angeschlossen, und die Knoten 68 und 74 sind selektiv derart geschaltet, daß jeweils die Transistoren 76 bzw. 78 aktiviert bzw. geschaltet werden. Der Basis des Transistors 76 bzw. 78 wird jeweils das Taktsignal Cbzw. Can dem Knoten 80 bzw. 82 von der Taktgeberschaltung 14 zugeführt. Zwischen einem Knoten 83 und einer negativen Spannungsversorgung VEE ist eine Stromquelle angeordnet, die durch eine Konstantspannungsversorgung VCS gebüdet wird, welche mit der Basis des Transistors 84 verbunden ist, dessen Emitter über einen Widerstand 86 an der Spannungsversorgung VEE liegt.

Die internen Signale q\ und q~l werden der Halteschaltstufe 12 über Leitungen 90 und 92 zugeführt und als Dateneingangssignale 7J2 und D 2 empfangen.

Die Lastschaltungcn für die Halteschaltsiufe 10 werden durch eine Reihenschaltung aus einem Widerstand 100, einem Transistor 102 und einer Diode 104 gebildet, welche zwischen dem Erdpotential an einer Leitung und dem Knoten 69 angeordnet ist. In ähnlicher Weise sind ein Widerstand 108, ein Transistor 110 und eine Diode 112 zwischen dem Knoten 70 und der Leitung angeordnet. Die Basen der beiden Transistoren 102 und 110 sind an eine Konstantspannungsversorgung VBB angeschlossen.

Die Ausgangs- Halle challslufe 12 ist im wesentlichen identisch mit der Eingangs-Halteschaltstufe 10, mit Her Ausnahme, daß die internen Knotcnausgangssignalc jeweils an Knoten 116 und 118 erzeugt werden und mit q~2 und q2 bezeichnet sind. Weiterhin weist die Halteschaltstufc 12 einen mit der aktiven Lastschaltung verbundenen schaltbaren Rückstelltransistor 120 auf, dessen Basis mit der Rückstell-Leitung 20 verbunden ist und dessen Emitter zwischen einem Lasttransistor 122 und einer Diode 124 an einem Knoten 126 liegt. Der Kollektor des Transistors 120 ist mit dem Kollektor eines Lasttransistors 130 an einem Knoten 132 verbunden. Zählerausgangssignale Q und Q werden auf einer Ausgangsleitung 138 bzw. 140 erzeugt, welche am Knoten 132 bzw. an einem Knoten 142 angeschlossen sind.

Ein Emitterfolger und eine Diode werden in der Schaltung gemäß Fig.2 dazu verwendet, den Lastwiderstand von den Kollektorschaltungen der internen Ausgangsknoten zu trennen, welche der kreuzgekoppelten Zeile 62 zugeordnet sind, und zwar in der Weise, daß die Last am Rückführpunkt auf ein Minimum gebracht wird, wobei es weiterhin möglich ist. ein Ein- oder Rückstellen mit einer minimalen Auswirkung auf die Gesamtgeschvvindigkeit des Hochgttdiwindigkeitszählers durchzuführen. Der Hochgeschwinuigkeitszähler ist dazu in der Lage, auf Signale im Gigahertz-Bereich anzusprechen. Die Eingangs-Halteschaltstu'-. 10 nimmt die Datensignale D1 und ΊΤΪ über die Rückführleitungen 24 bzw. 22 auf. wenn das Taktsignal C hoch und das Taktsignal C tief gelegt sind. Dabei ist der Transistor 76 gesperrt, und der Transistor 78 ist durchlässig. Durch Datensignale, welche in die Eingiingstransistoren jo 71 und 72 eingegeben werden, wird erreicht, daß diese Transistoren 71 und 72 in selektiver Weise entweder leiten oder gesperrt sind, um in selektiver Weise die kreuzgekoppelte Zelle 62 in den entsprechenden Zustand zu versetzen. Wenn das Signal C hoch geht und das Signal C lief geht, ist keiner der Transistoren 71 und 72 dazu in der Lage, daß er leitet, und die Information, welche in die kreuzgekoppelte Zelle 62 eingelesen ist, welche die Transistoren 64 und 66 aufweist, speichert die Information als ein Strompfad, der jetzt zwischen einem der Transistoren 64 und 66 und dem leitenden Tran'-.stor 76 erzeugt wird.

Die Halteschaltstufe 12 arbeitet in ähnlicher Weise; sie enthält jedoch weiterhin einen Rückstelltransistor 120 als Bestandteil ihrer aktiven Lastschaltung. Wenn ein hochgelegtes Signal an den Transistor 120 übtr die Rückstell-Leitung 20 angelegt wird, wird der Transistor 120 in den leitenden Zustand versetzt, wodurch ein Strompfad von der Leitung 106 über einen Widerstand 150 erzeugt wird, und somit wird der Knoten 132 tief gelegt, und der Knoten 116 wird höher gelegt als der Knoten 118, so daß die kreuzgckoppelte Zelle 62 dazu gebracht wird, daß sie in einem Zustand verriegelt ist, we'chc, sinem Rückstellzustand entspricht. Obwohl diese nicht dargestellt ist, kann dieser Typ vom Rück-55 stell- oder Einstelitninsistor in selektiver Weise zwischen dem Emitter des Lasttransistors und dessen Reihendiode in einen", beliebigen gewünschten Strompfad angeordnet werden, um in selektiver Weise den Zustand seiner zugehörigen kreuzgekoppelten Zelle zu verändcrn,

Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Hochgeschwindigkeitszähler mit einer Vielzahl von Halteschaltstufen (10, 12), weiche Anschlußklemmen (VEE) zur Energieversorgung aufweisen und ein Paar von Halteausgangsklemmen (138,140) haben, um komplementäre Halteausgangssignale (Q. T)) zu liefern, wobei jede Halteschaltstufe (10, 12) weiterhin eine Eingangsschaltung (71, 72), welche dazu dient, komplementäre Datensignale (D 1, D X) an einem Paar von Eingangsklemmen (118,116) jeweils zu empfangen, und weiterhin eine kreuzgekoppelte Zelle (62) aufweist, welche mit der Eingangsschaltung (71, 72) verbunden ist. wobei jede kreuzgekoppelte Zelle (62) ein Paar von Zellenausgangsklemmen (69,70) hat, um komplementäre Ausgangssignale (q 1. q\) zu liefern, wobei weiterhin eine TaktgeberschMtung (14) vorhanden ist, welche mit jeder Eingangsschaltung (71. 72) und mit jeder kreuzgekoppelten Zelle (62) verbunden ist. um ein Paar von komplementären Steuersignalen (C "C) zur Einstellung jeder kreuzgekoppelten Zelle (62) in einen vorgegebenen Zustand in Verbindung mit den angelegten komplementären Datensignalen (Di, 73T) zu liefern, dadurch gekennzeichnet, daß jede Halteschaltstufe (10,12) eine aktive Lastschaltung (102, 104 und 110, 112) aufweist, welche zwischen dem Paar von Zellenausgangsklemmen (69, 70) und d<?tn Paar von Halteausgangsklemmen (138,140) angeordnet ist, um dazwischen eine Isolation zu schaffen und um eine;» Laststrom an eine ausgewählte Seite der kreucgekoppehen Zelle (62) zu führen.

2. Hochgeschwindigkeitszähler nach Anspruch 1, dadurch gekennzeichnet, daß einer (12) der Haltschaltstufen (10, 12) eine aktive Schalteinrichtung (120) zugeordnet ist, die in selektiver Weise einen Laststrom auf die andere Seite der krcuzgckoppelten Zelle (62) schalte'., so daß deren Zustand anderbar ist.

3. Hochgeschwindigkeitszähler nach Anspruch 2. dadurch gekennzeichnet, daß jede aktive Lastschaltung (102,104 und 110,112) ein Paar von Strompfaden aufweist, welche jeweils zwischen den an die Energieversorgung anschließbarcn Zellenausgangsklemmen (69, 70) geschaltet sind, und daß jeder Strompfad weiterhin einen Lasttransistor (102, 110) mit einem mit einer der Halteausgangsklemmen (138, 140) verbundenen Kollektor und eine Diode (104,112) zwischen dem Emitter des jeweiligen Lasttransistors (102, HO) und der entsprechenden Zellenausgangsklemme (69,70) hat.

4. Hochgeschwindigkeitszählcr nach Anspruch 3, dadurch gekennzeichnet, daß die der einen Halteschaltstufe (12) zugeordnete Schalteinrichtung (120) ein Schalttransistor ist, der zwischen den jeweiligen Dioden (104, 112) und den diesen zugeordneten Lasttransistoren (102,110) liegt.

5. Hochgeschwindigkeitszählcr nach Anspruch 4, ho dadurch gekennzeichnet, daß die Vielzahl von Haltcschaltstufen (10, 12) eine Eingangshaltcschaltslufc und M andere Haltcschaltstufen aufweist, mit

M = I, 2,3,4 und daß eine Vcrbiiulungscinrich-

tung (22, 24) die der M-lcn HullcschallsUifc züge- μ ordneten Zcllcnausgangsklemnicn (M, 70) mit den der Eingangshaltcschalistufe zugeordneten Eingangsklemmen (116,118) verbinde!.

6. Hochgeschwindigkeitszähler nach Anspruch 5, dadurch gekennzeichnet, daß die kreuzgekoppelten Zellen (62) ein Paar von in Emitterschaltung angeordneten und direkt kreuzgekoppelten Transistoren (64, 66) aufweist, und daß jede Eingangsschaltung (71,72) ein erstes Paar von Transistoren hat, deren jeweilige Kollektoren mit den Kollektoren der entsprechenden direkt kreuzgekoppellen Transirtoren (64,66) verbunden sind.

7. Hochgeschwindigkeitszähler nach Anspruch 6, dadurch gekennzeichnet, daß jede der Halteschaltstufen (10, 12) weiterhin eine mit der Taktgeberschaltung (14) verbundene Aktivierungsschaltung (76,78) aus einem zweiten Paar von in Emitterschaltung angeordneten Transistoren hat, die in selektiver Weise die komplementären Steuersignale an ihren jeweiligen Basen empfangen.