DE2518847A1 - Hochgeschwindigkeitszaehler - Google Patents

Hochgeschwindigkeitszaehler

Info

Publication number
DE2518847A1
DE2518847A1 DE19752518847 DE2518847A DE2518847A1 DE 2518847 A1 DE2518847 A1 DE 2518847A1 DE 19752518847 DE19752518847 DE 19752518847 DE 2518847 A DE2518847 A DE 2518847A DE 2518847 A1 DE2518847 A1 DE 2518847A1
Authority
DE
Germany
Prior art keywords
pair
cross
cell
circuit
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752518847
Other languages
English (en)
Other versions
DE2518847C2 (de
Inventor
Ramachandra Aragula Rao
Frank John Swiatowiec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2518847A1 publication Critical patent/DE2518847A1/de
Application granted granted Critical
Publication of DE2518847C2 publication Critical patent/DE2518847C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H03K23/542—Ring counters, i.e. feedback shift register counters with crossed-couplings, i.e. Johnson counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Description

2518847 Dipl.-Phys. O.E. Weber d-b München 71
Patentanwalt Hofbrunnstraße 47
Telefon: (089)7915050
Telegramm: monopolweber münchen
M 122
MOOXDROLA, HTC.
5725 North East River Road Chicago, 111. 60631 USA
Ho chgeschwindigkeits zähler
Die Ausbildung von Hochgeschwindigkeitszählern als integrierte Schaltungen mit der Möglichkeit der Einstellung und der Rückstellung wird durch eine kapazitive Aufladung erschwert, welche beispielsweise bei Rückführleitungen an den internen Datenknoten der einen Stufe und den Dateneingangsleitungen der Eingangsstufe auftreten kann.
Aufgabe der Erfindung ist es, eine Hochgeschwindigkeitszählers chaltung mit der Möglichkeit der Einstellung und der Rückstellung zu schaffen, welche dazu in der Lage ist, im Gigahertz-Bereich zu arbeiten.
5098Λ7/0808
Weiterhin soll gemäß der Erfindung eine Hochgeschwindigkeitszählerschaltung geschaffen werden, bei welcher die kapazitive .Aufladung an internen Datenausgangsknoten und den zugehörigen Rückführleitungen auf ein Miniraum gebracht ist.
Die erfindungsgemäße Hochgeschwindigkeitszählerschaltung soll sich auch besonders leicht als integrierte Schaltung ausbilden lassen und ein Minimum an parasitären KaOazitäten an internen Knoten aufweisen.
Zur Lösung der Erfindungsaufgabe sieht die Erfindung eine logische Verriegelung in Emitterschaltung vor, welche eine aktive Kaskodenlast-Einrichtun,g aufweist, um die interne Knotenkapazität auf ein Minimum zu bringen, und welche eine vorgegebene schaltbare aktive Kaskodenlast-Einrichtung hat, um in selektiver Weise Iferriegelungsstufen einzustellen und rückzustellen, um ein 4rbeiten im Gigahertz-Bereich zu ermöglichen.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:
Fig. 1 ein elektrisches Blockschema der erfindungsgemäßen Anordnung, welche als zweistufiger Zähler ausgebildet ist, und
Fig. 2 ein detailliertes elektrisches Schaltschema, welches die gerätetechnische Ausführungsform der Schaltung gemäß Fig. 1 veranschaulicht.
Die Fig. 1 veranschaulicht die Erfindung anhand eines zweistufigen Zählers. Zur Vereinfachung ist nur ein zweistufiger Zähler dargestellt, es sei jedoch darauf hingewiesen, daß eine beliebige Anzahl von Stufen in derselben Weise miteinander verbunden sein können.
509 847/0808
Der Zähler weist ein °iar von Verklinkungs-lchaltstufen oder Verriegelunga-Schaltstufen 10 und 12 auf, die mit einer Taktreberschaltung 14 verbunden sind, welche dazu dient, Aktivierungs- und Takt signale ,jeder der Stufen -10 und 12 über Leitungen 16 bzw. 13 zuzuführen, welche ."jeweils mit O und O bezeichnet sind. Die Stufe 12 ist derart ausgebildet, daß sie ein Rückstellsignal am Eingang R über eine Leitung 20 empfängt. Die Stufe 10 empfängt Aktivierungs- und Taktsignale an einem Paar von Klemmen, welche .jeweils durch die Signaldarstellungen G und. O bezeichnet sind. Interne -Vusgangssignale von der Stufe 12, nämlich ί2 und η 2 werden von der Eingangsstufe 10 über Kückführleitungen 22 bzw. 24 aufgenommen, und zwar als Eingangsstufen-Datensignale Di und D1. Komolementäre Signale qi und ~γ\ der internen Eingangsstufe werden der Stufe 12 jeweils über Leitungen 26 und 23 zugeführt und sind als Dateneingangssignale D? und D? für die Stufe 12 dargestellt.
Die spezielle Schaltungsanordnung ist in der Fig. 2 dargestellt, und gleiche Bezugszeichen v/erden verwendet, um entsprechende Elemente zu bezeichnen, wo es möglich ist. Die Taktgeber-Schaltungseinrichtung 14- weist einen herkömmlichen x'rigger auf, welcher derart ausgebildet ist, daß er gleichzeitig Aktivierungs- und Taktsignale auf den Klemmen 32 und 54 empfängt, um auf den Leitungen 16 und 18 Steuersignale CJ und O zu erzeugen. Die Schaltung 14 weist ein Paar von Eingangsschalttransisto ren -58 und 40 auf, deren jeweilige Kollektoren an eine aktive Lasteinrichtung angeschlossen sind, welche durch den Transistor 4-2, die Diode 44, den Transistor 46 und die Diode 48 gebildet wird. Die Basen der Transistoren 42 und 46 sind an eine Bezugsspannungsversorgung V1 angeschlossen. Ein Bezugsschalttransistor 54 ist zwischen der Diode 43 und einer Stromquelle angeordnet, welche durch den Transistor 50, einen Widerstand 52 und eine Sraannungsversorgungseinrichtung gebildet wird, welche durch die Bezugsspannungsquelle V2 dargestellt ist, welche mit der Basis des Transistors 50 verbunden ist, wobei weiterhin eine
509847/0808
_ Zf. -
negative Spannungsversorgung VEE mit dem Widerstand 52 verbunden ist. Der Ausgangstransistor 56 ist zwischen dem Vorspannungswiderstand 53 und den festen Potentialen VEE einerseits und dem Erdpotential auf der Leitung 60 andererseits angeordnet.
Die Eingangsstufe 10 weist eine direkt kreuzgekoppelte Zelle 62 auf, welche aus einem Paar von Transistoren 64 und 66 gebildet ist, deren Emitter an einem gemeinsamen Knoten 68 liegen und deren Kollektoren an interne Ausgangsknoten 69 und angeschlossen sind, um interne Ausgangssignale q1 und q1 zu liefern. Ein Paar von Dateneingangstransistoren 71 und 72 sind mit jeder Seite dieser Zelle verbunden und derart ausgebildet, daß sie Eingangssignale D1 und D1 empfangen, welche im Falle der Eingangsstufe durch die Rückführsignale q2 und q2 gebildet werden, welche über Rückführleitungen 24 und 22 angelegt werden. Die Emitter der Transistoren 71 und 72 sind gemeinsam an den Knoten 74 angeschlossen, und die Knoten 68 und 74 sind selektiv derart geschaltet, daß jeweils die Transistoren 76 bzw. 78 aktiviert oder geschaltet werden. Der Basis des Transistors 76 bzw. 78 wird jeweils das Taktsignal G bzw. G an dem Knoten 80 bzw. 82 von der Taktgeberquelle 14 zugeführt. Zwischen einem Knoten 83 und einer Quelle eines negativen Potentials VEE ist eine Stromquelle angeordnet, welche durch eine Konstantspannungsversorgung VGS gebildet wird, welche mit der Basis des Transistors 84 verbunden ist und ihren Emitter über einen Widerstand 86 mit der Spannungsversorgung VEE verbunden hat.
Interne Signale q1 und ςρΐ werden der Stufe 12 über Leitungen 90 und 92 zugeführt, wo die Signale q1 und "qT als Dateneingangssignale für die Stufe 12 empfangen werden und jeweils mit D2 und D2 bezeichnet sind.
509847/08Ü8
Die Lastschaltungen für die Stufe 10 werden durch die Reihenschaltung aus dem Widerstand 100, dem Transistor 102 und einer Diode 104 gebildet, welche zwischen dem Erdpotential an der Leitung 106 und einem Knoten 69 angeordnet ist. In ähnlicher Weise sind ein Widerstand 1OS, ein 'Transistor 110 und eine Diode 112 zwischen dem Knoten 70 und der Leitung 105 angeordnet. Die Basen der beiden Transistoren 102 und 110 sind an eine Konstantspannungsversorgung VBB angeschlossen.
Die Ausgangsstufe 12 ist im wesentlichen identisch mit der Eingangsstufe 10, mit der Ausnahme, daS die internen Knotenausgangssignale .jeweils an den Knoten 116 und 11B erzeugt werden und jeweils mit q2 und o2 bezeichnet sind. Weiterhin weist die Stufe oder Verklinkungs- bzw. Verriegelungsschaltung 12 einen schaltbaren Rückstelltransistor auf, welcher mit der aktiven Lasteinrichtung verbunden ist und durch den Transistor 120 dargestellt ist, dessen "Basis mit der Rückstell-Leitung 20 verbunden ist, dessen Emitter zwischen einem Lasttransistor 122 und eine Diode 124 am Knoten 126 angeordnet ist. Der Kollektor des Transistors 120 ist mit dem Kollektor eines Lasttransistors 130 am Knoten 132 verbunden. Schließlich werden die Zählerausgangssignale, welche mit Q und "Ö bezeichnet sind, auf der Ausgangsleitung 138 bzw. 140 erzeugt, welche am Knoten 132 bzw. am Knoten 142 angeschlossen sind.
Nachfolgend wird die Arbeitsweise der Schaltung gemäß Fig.2 erläutert. In dieser Schaltung werden ein Emitterfolger und eine Diode dazu verwendet, den Lastwiderstand von den Kollektorschaltungen der internen Ausgangsknoten zu trennen, welche der kreuzgekoppelten Zelle zugeordnet sind, und zwar in der Weise, daß die Last am Rückführpunkt auf ein Minimum gebracht wird, wobei weiterhin die Möglichkeit geboten wird, ein Einstellen oder Rückstellen durchzuführen, und zwar mit einer minimalen Auswirkung auf die Gesamtgeschwindigkeit des Zählers. Der Zähler ist dazu in der Lage, auf Signale im Giga-
509847/0808
tiertz-Bereich anzusprechen. Die Eingangsstufe 10 nimmt Daten _ D1 und DT über Rückführleitungen 24- bzw. 22 auf, wenn das 'Taktsignal G hoch gelegt ist und das Taktsignal G tief gelegt ist. Dabei ist der Transistor 76 gesperrt, und der Transistor 78 ist durchlässig. Durch Daten, welche in die Eingangs transistoren 72 und 74· eingegeben werden, wird erreicht, daß diese Transistoren in selektiver V/eise entweder durchlässig werden oder gesperrt werden, um in selektiver Weise die kreuzgekoppelte Zelle 62 in den entsprechenden Zustand zu versetzen. Wenn das Signal "G hoch geht und das Signal G tief geht, ist keiner der Transistoren 72 oder 74· dazu in der Lage, daß er leitet bzw. durchläßt, und die Information, welche in die kreuzgekoOoelte Zelle eingelesen ist, welche die Transistoren 64- und 66 aufweist, speichert die Information als ein Stronofad, welcher jetzt zwischen einem der Transistoren 64- und 66 und dem durchlässigen Transistor 76 erzeugt wird.
Die Stufe 12 arbeitet in ähnlicher Weise, sie enthält jedoch weiterhin einen Rückstelltransistor 120 als Bestandteil ihrer aktiven Kaskodenlastschaltung. Wenn ein hochgelegtes Signal an den 'Transistor 120 über die Rückstell-Leitung 20 angelegt wird, wird der Transistor 120 in den durchlässigen Zustand versetzt, wodurch ein Strompfad von der Leitung 106 über einen Widerstand 150 erzeugt wird, und'somit wird der Knoten tief gelegt, und der Knoten 116 wird höher gelegt als der Knoten 113, so daß die kreuzgekot>pelte Zelle dazu gebracht wird, daß sie in einem Zustand verriegelt ist, welcher einem Rückstellzustand entspricht. Obwohl dies nicht dargestellt ist, kann dieser Typ von Rückstell- oder Einstelltransistor in selektiver Weise zwischen dem Emitter des Laattransistors und deseen Seriendiode in einem beliebigen gewünschten Lastpfad angeordnet werden, um in selektiver Weise den Zustand seiner zugehörigen kreuzgekoppelten Zelle zu verändern. Bauelemente der Stufe 12,
509847/0808
welche "ähnlichen bauelementen entsprechen, die in bezug auf die otufe 10 bereits erläutert wurden, sind nur schematisch im Hinblick auf die entsprechende Klarheit angegeben.
- Patentansprüche -
509847/0808

Claims (7)

  1. Patentansprüche
    1J Hochgeschwindigkeitszähler mit einer Vielzahl von Verriegelungsschaltstufen, welche 'inschlußklemmen für eine Energieversorgung aufweisen und ein Paar von Verriegelungsausgangskleraraen haben, um komplementäre Verriegelungsausgangssignale zu liefern, wobei ,jede Verriegelungsschaltstufe weiterhin eine Eingangsschaltung hat, welche dazu dient, komplementäre Datensignale an einem Paar von Eingangsklemmen ,jeweils zu empfangen, und weiterhin eine kreuzgekot>pelte Zelle aufweist, welche mit der Eingangsschaltung verbunden ist, wobei diese kreuzgekoppelte Zelle ein Paar von Zellenausgangsklemmen hat, um komplementäre Ausgangssignale zu liefern, wobei weiterhin eine Taktgeberschaltung vorhanden ist, welche mit der Eingangsschaltung und mit der kreuzgekoppelten Zelle verbunden ist, um ein Paar von komplementären Steuersignalen zur Einstellung der kreuzgekoppelten Zelle in einen vorgegebenen Zustand zu liefern, und zwar in Verbindung mit den angelegten komplementären Datensignalen, dadurch gekennzeichnet, daß .iede Stufe eine aktive Kaskodenlastschaltung (1O2, 104 und 110, 112) aufweist, welche zxvischen dem Paar von Zellenausgangsklemmen und dem Paar von Verriegelungs-Ausgangsklemmen angeordnet ist, um dazwischen eine Isolation zu schaffen und um einen Laststrom an eine ausgewählte Seite der kreuzgekoOpelten Zelle zu führen.
  2. 2. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß die aktive Kaskodenlastschaltung von vorgegebenen Verriegelungs-Schaltungsstufen (12) weiterhin eine aktive Schalteinrichtung (120, 130) aufweist, welche dazu dient, um in selektiver Weise einen Laststrom auf eine alternative Seite der kreuzgekoppelten Zelle zu schalten, um den Zustand ihrer zugehörigen kreuzgekoppelten Zelle zu ändern.
    509847/0808
  3. 3- Zähler nach Anspruch 2, dadurch gekennzeichnet, daß die aktive Kaskodenlastschaltung ein Paar von Stromofaden aufweist, welche zwischen der Ausgangsklemme der kreuzgekoOpelten Zelle und der BezugssOannungsversorgung geschaltet sind, und daß jeder Pfad weiterhin einen Lasttransistor (102, 110, 122, 130) aufweist, dessen Kollektorklemme mit einer der Verriegelungsausgangsklemmen verbunden ist, wobei eine Diode zwischen dem Emitter des Lasttransistors und einer entsprechenden Zellenausgangsklemme angeordnet ist.
  4. 4. Zähler nach insOruch 3» dadurch gekennzeichnet, daß eine vorgegebene aktive Kaskodenlastschaltung weiterhin einen Schalttransistor (12O, 13O) aufweist, der mit einem Knoten verbunden ist, welcher zwischen einem vorgegebenen Lasttransistor und dessen zugehöriger Reihendiode angeordnet ist.
  5. 5· Zähler nach Anspruch 4, dadurch gekennzeichnet, daß der Zähler M Verriegelungsstufen aufweist, wobei M = 2, 35 4, S, II, und daß eine Verbindungseinrichtung (22, 24) vorgesehen ist, um die Zellenausgangsklemmen der N-ten Stufe mit dem Paar der Eingangskiemmen zu verbinden, welche der Eingangsstufe zugeordnet sind.
  6. 6. Zähler nach AnsOruch 5> dadurch gekennz eich-
    n e t , daß die kreuzgekoppelte Zelle ein Paar von in Emitterschaltung angeordneten und direkt kreuzgekoppelten bipolaren Transistoren (64, 66) aufweist und daß die Eingangsschaltung ein Paar von bipolaren Transistoren (71, 72) aufweist, deren jeweilige Kollektoren (69, 70) mit den entsprechenden Kollektoren verbunden sind, welche den direkt kreuzgekoppelten bipolaren Transistoren zugeordnet sind.
  7. 7. Zähler nach Anspruch 6, dadurch gekennzeichnet, daß jede der Verriegelungs-Schaltstufen weiterhin
    509847/0808
    eine Aktivierungsschaltung aufweist, welche mit der Taktgeberschaltung verbunden ist und ein Paar von in Emitterschaltung angeordneten bipolaren Transistoren (73, 7«) aufweist, um in selektiver v/eise die komplementären Steuersignale an ihren geweiligen "Hasen zu empfangen, und daß ihre Kollektorklemmen jeweils an einem gemeinsamen Knoten (74-) mit den Emittern des Paars der "bipolaren Transistoren der Eingangsschaltung und an einem gemeinsamen Knoten (G8) mit den Emittern der direkt kreuzgekoppelten bipolaren Transistoren verbunden sind.
    509847/0808
DE2518847A 1974-05-02 1975-04-28 Hochgeschwindigkeitszähler Expired DE2518847C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US466427A US3917959A (en) 1974-05-02 1974-05-02 High speed counter latch circuit

Publications (2)

Publication Number Publication Date
DE2518847A1 true DE2518847A1 (de) 1975-11-20
DE2518847C2 DE2518847C2 (de) 1984-10-25

Family

ID=23851712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2518847A Expired DE2518847C2 (de) 1974-05-02 1975-04-28 Hochgeschwindigkeitszähler

Country Status (3)

Country Link
US (1) US3917959A (de)
JP (1) JPS5416385B2 (de)
DE (1) DE2518847C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577336A (en) * 1981-10-21 1986-03-18 Siemens Aktiengesellschaft Integrable frequency divider circuit having a feedback controlled differential amplifier as its preamplifier circuit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072869A (en) * 1976-12-10 1978-02-07 Ncr Corporation Hazard-free clocked master/slave flip-flop
US4540900A (en) * 1982-07-01 1985-09-10 Burr-Brown Corporation Reduced swing latch circuit utilizing gate current proportional to temperature
US4585957A (en) * 1983-04-25 1986-04-29 Motorola Inc. Diode load emitter coupled logic circuits
US7009438B2 (en) * 1999-10-08 2006-03-07 Lucent Technologies Inc. Trans-admittance trans-impedance logic for integrated circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2517986A (en) * 1946-03-01 1950-08-08 Ibm Commutator
US3633114A (en) * 1970-08-07 1972-01-04 Sylvania Electric Prod Counter circuit
JPS494568A (de) * 1972-04-22 1974-01-16

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Motorola Datenbuch "MECL Integrated Circuits Data Book", 3.Auflage, Sept.1973, S.4-69 bis 4-74 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577336A (en) * 1981-10-21 1986-03-18 Siemens Aktiengesellschaft Integrable frequency divider circuit having a feedback controlled differential amplifier as its preamplifier circuit

Also Published As

Publication number Publication date
JPS50142148A (de) 1975-11-15
JPS5416385B2 (de) 1979-06-21
DE2518847C2 (de) 1984-10-25
US3917959A (en) 1975-11-04

Similar Documents

Publication Publication Date Title
DE3345297A1 (de) Schaltung zum erzeugen einer signalverzoegerung
DE2518847A1 (de) Hochgeschwindigkeitszaehler
DE1537185B2 (de) Amplitudenfilter
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE2600389C3 (de) Speicherschaltung mit logischer Ansteuerung
DE1269172B (de) Bistabiler Kippkreis
DE3713687C2 (de)
DE3318957A1 (de) Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang
DE1032316B (de) Verriegelungskreis mit einem Transistor
DE1292186B (de) Logische Schaltung mit Tunneldioden
DE2208636A1 (de) Triggerschaltung
DE1817461B1 (de) Schaltungsanordnung fuer einen elektronischen Ringzaehler
CH533865A (de) Elektronische Schaltungsanordnung für Zeitmessgeräte mit mindestens einem bistabilen Multivibrator, insbesondere für integrierte Schaltkreise in Zeitmessgeräten
DE2636192C3 (de) Verknüpfungsglied in ECL-Technik
DE2002578A1 (de) Multistabile Schaltung
DE1146538B (de) Elektronische Schaltungsanordnung zum Aufbau von Ringzaehlern ungerader Stufenzahl aus Transistor-Ringkern-Kombinationen
DE1524774C (de) Elektronisches Speicherelement
DE2164676C3 (de) Frequenzteilerstufe
DE1512450A1 (de) Bistabile Logikschaltung
DE2106957C3 (de) Schwellwertschalter
DE1173526B (de) Multistabile Zaehlschaltung mit Tunneldioden
DE1291365B (de) Schaltungsanordnung zur Verstaerkung von Rechteckimpulsen geringer Amplitude
DE1276715B (de) Logische Schaltung mit Transistoren und einem vorzugsweise durch Halbleiterdioden gebildeten Eingangskreis
DE1800662A1 (de) Elektronische Kippschaltung
DE1299320B (de) Logische Schaltung mit mehreren Transistoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee