DE2442773A1 - Integrierte master-slave-flipflopschaltung - Google Patents

Integrierte master-slave-flipflopschaltung

Info

Publication number
DE2442773A1
DE2442773A1 DE2442773A DE2442773A DE2442773A1 DE 2442773 A1 DE2442773 A1 DE 2442773A1 DE 2442773 A DE2442773 A DE 2442773A DE 2442773 A DE2442773 A DE 2442773A DE 2442773 A1 DE2442773 A1 DE 2442773A1
Authority
DE
Germany
Prior art keywords
transistor
memory cell
master
slave
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2442773A
Other languages
English (en)
Other versions
DE2442773B2 (de
DE2442773C3 (de
Inventor
Hans Dipl Ing Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2442773A priority Critical patent/DE2442773C3/de
Priority to GB3608275A priority patent/GB1476709A/en
Priority to IT26909/75A priority patent/IT1042295B/it
Priority to ZA00755645A priority patent/ZA755645B/xx
Priority to FR7527267A priority patent/FR2284223A1/fr
Publication of DE2442773A1 publication Critical patent/DE2442773A1/de
Publication of DE2442773B2 publication Critical patent/DE2442773B2/de
Application granted granted Critical
Publication of DE2442773C3 publication Critical patent/DE2442773C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Shift Register Type Memory (AREA)

Description

Deutsche ITT Industries GmbH H.Herrmann - 7
78 Freiburg, Han3-Bunte-Str. 19 Go/re
30. August 19 74
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRANKTER HAFTUNG
FREIBURG I. BR.
Integrierte Master-Slave-Flipflopschaltung
Die Erfindung beschäftigt sich mit einer in integrierter Injektionslogik (integrated injektion logic) ausgelegten Master-Slave-Flipflopschaltung für ein getaktetes Schieberregister.
2
Dieses Auslegungsprinzip (I L) entsprechend "Philips Technical Reviews" 33,3 (1973), Seiten 76 - 85,- wird auch als "Merged Transistor Logic" bezeichnet — vgl. "19 73 IEEE International Solid-state Circuits Conference, Digest of Technical Papers", Seiten 9.0 - 93. Das Hauptmerkmal dieses Auslegungsprinzips ist ein Injektor,· der als Teil einer lateralen Transistorstruktur den Stromfluss in einem vertikalen, invers betriebenen Transistor mit mindestens einem an der Halbleiteroberfläche liegenden Kollektor steuert. Der Injektor kann im Ersatzschaltbild als Ersatzschaltbild-Transistor dargestellt werden, dessen Basis auf dem Emitterpotential des betreffenden vertikalen
6 0 9 812/0836
Fl 822 H.Herrmann -
Transistors liegt. Die Kollektorzone des Ersatzschaltbild-Transistors ist identisch mit der Basiszone des
ο vertikalen Transistors. Für die IL- Auslegung sind besonders Schaltungen mit Transistoren geeignet, deren Emitter auf gleichem Potential, beispielsweise auf Massepotential, liegen. Die Basisströme für die Transistoren, häufig Multikollektortransistoren, werden über die Injektoren eingespeist.
Vorteile des Auslegungsprinzips der integrierten Injektions-
2
logik (I L) sind ein relativ geringer Oberflächenbedarf an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von Schaltungen mit Multikollektortransistoren ohne Widerstände und Kondensatoren, welche in herkömmlicher Planardiffusionstechnik hergestellt werden können. Da die Stromversorgung über die vorhandenen Inijektoren erfolgt, sind ferner keine besonderen Stromquellen, beispielsweise Konstantstromquellen, für die einzelnen Transistoren erforderlich.
Die Erfindung betrifft eine integrierte Master-Slave-Flipflopschaltung für ein getaktetes Schieberegister in
2
I L-Auslegung mit Mehrfach!
galvanisch verbunden sind.
I L-Auslegung mit Mehrfachkollektortransistoren, welche
Aufgabe der Erfindung ist, die Angabe einer leicht
realisierbaren Schaltung einerin I L-Auslegung realisierbaren Master-Slave-Flipflopschaltung,'weichte für ein getaktetes Schieberegister geeignet ist.
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst.
Eine Mehrzahl solcher Master-Slave-Flipflopschaltungen nach der Erfindung .können in monolithisch integrierter Form zu einem Schieberegister zusammengeschaltet werden,
609812/0836
Fl 822 H.Herrmann -
wobei die Ausgänge einer Einheit mit den Eingängen der nächsten Einheit so verbunden werden, dass während der positiven Taktflanko des an die Master-Speicherzellen angelegten Taktimpulses die Binärinformation um eine Stelle weitergeschoben wird. Diese Mctster-Slave-Flipflopschaltung übernimmt bei diesem Taktimpuls die Information der vorangehenden Master-Slave-Flipflopcchaltung. Bei einem getakteten Schieberegister mit einer Mehrzahl von integrierten Master-Slave-Flipflopschaltungen nach der Erfindung ist es zur Entkopplung der Flipflopschaltungen besonders günstig, die Injektoren benachbarter Speicherzellen, d.h. Master- oder Slave-Speicherzellen, innerhalb der Schieberegisterreihe galvanisch voneinander zu trennen. An die voneinander getrennten Injektoren jeder Speicherzelle werden die Impulse zweier sich nicht überlappender Taktimpulsreihen angelegt, für die eine besondere Bemessungsregel gilt, die einen von parasitären Effekten ungestörten Betrieb gewährleistet.
Diese Bemessungsregel fordert, dass die Summe aus/ Abfall- und Anstiegszeit zweier aufeinanderfolgende;;,· Impulse jedes Impulses der einen Taktimpulsreihe im Verhältnis zu jedem der Impulse der anderen Taktimpulsreihe zuzüglich ihres Abstandes voneinander kleiner ist als die Speicherzeit des jeweils in Sättigung befindlichen Transistors jeder Speicherzelle. Unter Speicherzeit wird hier die Zeit verstanden, in der ein
2
in I L-Auslegung integrierter Transistor nach Abschalten wieder in einen solchen Zustand gelangt ist, dass die abfliessenden Minoritätsladungsträger den Zustand eines benachbarten Transistorelements nicht mehr störend beeinflussen können.
609812/0836 -.4-
FL 822 H.Herrmann - 7
Die Erfindung wird im folgenden anhand der Zeichnung erläutert,
deren Fig. 1 das Schaltbild der integrierten Master-Slave-Flipflopschaltung nach der Erfindung und deren Fig. 2 zur Erläuterung der erwähnten Bemessungsregel für die Impulsabstände der Impulse der beiden Impulsreihen dient.
Die integrierte Master-Slave-Flipflopschaltung nach der Erfindung mit einem Schaltbild gemäss der Fig. 1 besteht aus der Master-Speicherzelle M und der Slave-Speicherzelle S mit je zwei Doppelkollektorentransistoren. Die Master-Speicherzelle M weist zwei Transistoren T,.., T2M au^' an deren Basisanschlüsse je eines der beiden Eingangssignale E,, E» anliegt. Bei dieser Master-Speicherzelle M sind ferner der Basisanschluss des ersten Transistors T-..
mit einem ersten Kollektoranschluss 1 eines zweiten Transistors T» und der Basisanschluss des zweiten Transistors T_,. mit einem ersten Kollektoranschluss 1 des 2M
ersten Transistors T1.. verbunden.
IM
In gleicher Weise sind bei der Slave-Speicherzelle S- der Basisanschluss des ersten Transistors T,„ mit einem ersten Kollektor eines zweiten Transistors Τ_σ und der Basisanschluss dieses Transistors T00 mit einem ersten Kollektor des ersten Transistors T-,s verbunden, Ferner besteht eine galvanische Verbindung zwischen der Master-Speicherzelle M und der Slave-Speicherzelle S zwischen einem zweiten Kollektor 2 des ersten Transistors T,M der Master-Speicherzelle M und dem Basisanschluss des ersten Transistors T,„ der Slave-Speicherzelie S und zwischen einem zweiten Kollektor 2 des zweiten Transistors Tn., der Master-
2M
Speicherzelle M und dem Basisanschluss des zweiten Transistors T2S der Slave-Speicherzelle S. Das Ausgangssignal A wird zwischen den beiden zweiten Kollektoren der beiden Transistoren Tlg und T-^ abgegriffen.
609812/0836 -5-
— ο — ·
Fl 822 H.Herrmann -
Beide Speicherzellen S und M weisen voneinandergetrennte Injektoren Ic und I auf. Die Injektorpaare jeder Speicherzelle M und S werden vorzugsweise in Form einer Injektorzone zusammengefasst.
An die Injektoren IM der Master-Speicherzelle M und die Injektoren I„ der Slave-Speicherzelle S werden zum Betrieb Impulse von zwei sich nicht überlappenden Impulsreiheri angelegt, für die noch die um folgenden erläuterte Bemessungsregel gilt.
In der Fig. 2 sind die Impulsreihen T,, welche an die Injektoren der Master-Speicherzelle M angelegt werden und die Taktimpulsreihe T-/ welche an die Injektoren I^ der Slave-Speicherzelle S angelegt werden, dargestellt. Mit tf ist die Abschaltzeit, mit t die Anstiegzeit und mit Δ t der Abstand jedes einzelnen Impulses der Taktimpulsreihe T-, vom folgenden Taktimpuls der Taktimpulsreihe T_ bezeichnet.
Beim Betrieb einer integrierten Master-Slave-Flipflopschaltung bzw. eines getakteten Schieberegisters mit einer Mehrzahl von integrierten Master-Slave-Flipflop- schaltungen nach der Erfindung werden die Taktimpulsreihen T1 und T9 so bemessen, dass die Summe aus Abfallzeit t^, Anstiegszeit t und Abstandes Λt jedes Impulses der einen Impulsreihe vom folgenden Impuls der anderen .Impulsreihe kleiner ist als die Speicherzeit des jeweils in Sättigung befindlichen Transistors jeder Speicherzelle.' Dies ergibt eine vollständige Entkopplung der Master-Speich.erzelle M von der Slave-Speicherzelle S jeder integrierten Master-Slave-Flipflopschaltung nach der Erfindung.
609812/0838 - 6 -
Fl 822 H.Herrmann -7
Die Eingangsinformation wird während der positiven Taktimpulsflanke der Taktimpulsreihe T, in die Master-Speicherzelle M übertragen und während der positiven Taktimpulsflanke der Taktimpulsreihe T_ in die Slave-Spei'.cherzelle S weitergegeben. Bei einem Taktimpuls der Taktimpulsreihe T2 steht die Information am Ausgang A zwischen den klemmen A, und A2 der Slave-Speicherzelle S zur Verfügung. Die Takteingänge mit der Bezeichnung T-, und T2 in der Fig. 1 sind gleichzeitig Löscheingänge, damit der negativen Taktimpulsflanke von T, die Information in der Master-Speicherzelle M und mit der negativen Taktimpulsf lc'nke von T2 die Binärinformation in der Slave-Speicherzelle S gelöscht wird.'
Die Eingangsinformation muss vor dem Taktimpuls T, am Eing&ng der Master-Speicherzelle M liegen. Die Speicherwirkung der Master-Speicherzelle infolge des gesättigten, durch die P-leitenden Injektoren I„ gegebenen lateralen PNP-Transistors und des jeweils von diesem in den Sättigungszustand gesteuerten NPN-Transistors vertikaler Struktur bewirkt, dass die ßinärinformation in der Master-Speicherzelle M noch eine zeitlang enthalten ist, auch wenn der Taktimpuls nicht mehr anliegt. Die ansteigende Taktimpulsflanke von T2 muss so rechtzeitig die Slave-Speicherzelle ansteuern, dass die in der Master-Speicherzelle M gespeicherte Binärinformation die Slave-Speicherzelle S in die gewünschte Pachtung kippt.
— 7 —
6 0 9 81 2/0836

Claims (1)

  1. Patentans-prüche
    2
    getaktetes Schieberegister in I L-Auslegung mit Mehrfachkollektortransistoren, welche galvanisch verbunden sind, dadurch gekennzeichnet, f
    dass die Master-Speicherzelle (M) zwei Transistoren (^1M/ T2M^ aufweist, an deren Basisanschlüsse je eines der beiden Eingangssignale (E-,, E2) angelegt wird und bei denen der Basisanschluss des" ersten Transistors (TlM) mit einem ersten Kollektoranschluss (1) des zweiten Transistors CP2IyJ und der Basisanschluss des zweiten Transistors (T2 ) mit einem ersten Kollektoranschluss Cl). des ersten Transistors (T,M) verbunden sind,
    dass der Basisanschluss eines ersten Transistors (T, ) der zwei Transistoren (T,g, T33J aufweisenden Slave-Speicherzelle (S) sowohl mit einem zweiten Kollektor (2) des ersten Transistors (T-, M) der Master-Speicherzelle (M) als auch mit einem ersten Kollektor (1) des zweiten Transistors (T25) der Slave-Speicher— zelle (S) sowie die Basis dieses zweiten Transistors (T 2S^ sowohl mit einem zweiten Kollektoranschluss (2) des zweiten Transistors der Master-Speicherzelle (M) als auch mit einem ersten Kollektor (1) des ersten Transistors (T, Q) der Slave-Speicherzelle (S) verbunden
    JL i_f
    sind,
    6098Ί2/0836
    - 8 *■
    Fl 822 H.Herrmann - 7
    dass das Ausgangssignal (A) zwischen je einem zweiten Kollektor (2) der Transistoren (T, „, T2 ) der Slave-Speicherzelle (S) abgegriffen wird und
    dass voneinandergetrennte Injektoren (IM, Ig) für jede Speicherzelle vorgesehen sind, an die eine Takt impulsreihe (T-,) für die Master-Speicherzelle (M) und eine Taktimpulsreihe CT0) für die Slave-Spc.icherzelle (S) angelegt werden.
    2« Getaktete Schieberegister mit einer Mehrzahl von integrierten MasterrSlave-Flipflopschaltungen nach Anspruch 1, dadurch gekennzeichnet, dass die Injektoren benachbarter Speicherzellen (Master-Speicherzelle und Slave-Speicherzelle) innerhalb der Schieberegisterreihe galvanisch voneinander getrennt sind.
    3. Verfahren zum Betrieb einer Master-Slave-Flipflopschaltung nach Anspruch 1 oder eines getakteten Schieberegisters nach Anspruch 2, dadurch gekennzeichnet, dass die Taktimpulsreihen (T-, , T2) so bemessen werden, dass dio Summe aus Abfallzeit (tf) und Anstiegszeit (t ) eines Taktimpulses einer Taktimpulsreihe vom folgenden Impuls der andern Taktimpulsreihe zuzüglich ihres Abstandes CAt) voneinander kleiner ist als die Speicherzeit des jeweils in Sättigung befindlichen Transistors der Speicherzellen.
    609812/0836
DE2442773A 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung Expired DE2442773C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2442773A DE2442773C3 (de) 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung
GB3608275A GB1476709A (en) 1974-09-06 1975-09-02 Integrated master slave flipflop circuit
IT26909/75A IT1042295B (it) 1974-09-06 1975-09-04 Circuitto flip flop principale secondario integrato
ZA00755645A ZA755645B (en) 1974-09-06 1975-09-04 Integrated master slave flipflop circuit
FR7527267A FR2284223A1 (fr) 1974-09-06 1975-09-05 Bascule maitre-esclave integree en logique a injection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2442773A DE2442773C3 (de) 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung

Publications (3)

Publication Number Publication Date
DE2442773A1 true DE2442773A1 (de) 1976-03-18
DE2442773B2 DE2442773B2 (de) 1978-04-27
DE2442773C3 DE2442773C3 (de) 1978-12-14

Family

ID=5925076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2442773A Expired DE2442773C3 (de) 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung

Country Status (5)

Country Link
DE (1) DE2442773C3 (de)
FR (1) FR2284223A1 (de)
GB (1) GB1476709A (de)
IT (1) IT1042295B (de)
ZA (1) ZA755645B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2755715A1 (de) * 1976-12-14 1978-06-15 Tokyo Shibaura Electric Co Logische schaltung
DE2755714A1 (de) * 1976-12-14 1978-06-15 Tokyo Shibaura Electric Co Logische schaltung
WO1981000332A1 (en) * 1979-07-19 1981-02-05 Motorola Inc Bistable circuit and shift register using integrated injection logic

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104732A (en) * 1977-08-02 1978-08-01 Texas Instruments Incorporated Static RAM cell
DE3637158A1 (de) * 1986-10-31 1988-08-11 Telefunken Electronic Gmbh Kettenfoermige logikschaltung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3655999A (en) * 1971-04-05 1972-04-11 Ibm Shift register
NL7107040A (de) * 1971-05-22 1972-11-24
GB1494481A (en) * 1973-12-21 1977-12-07 Mullard Ltd Electrical circuits comprising master/slave bistable arrangements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2755715A1 (de) * 1976-12-14 1978-06-15 Tokyo Shibaura Electric Co Logische schaltung
DE2755714A1 (de) * 1976-12-14 1978-06-15 Tokyo Shibaura Electric Co Logische schaltung
WO1981000332A1 (en) * 1979-07-19 1981-02-05 Motorola Inc Bistable circuit and shift register using integrated injection logic

Also Published As

Publication number Publication date
DE2442773B2 (de) 1978-04-27
GB1476709A (en) 1977-06-16
IT1042295B (it) 1980-01-30
ZA755645B (en) 1976-08-25
FR2284223A1 (fr) 1976-04-02
FR2284223B1 (de) 1982-07-23
DE2442773C3 (de) 1978-12-14

Similar Documents

Publication Publication Date Title
DE2132652C3 (de) Verfahren zum Herstellen eines Festwertspeichers
DE1136371B (de) Elektronische Speicherschaltung
DE1474388B2 (de) Schieberegisterspeicherstufe mit feldeffekttransistoren
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2828325A1 (de) Emittergekoppelte logikstufe
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2445455A1 (de) Bipolare speicherschaltung
DE1499650A1 (de) Einrichtung zur Speicherung und Verarbeitung von Daten
DE2442773C3 (de) Integrierte Master-Slave-Flipflopschaltung
EP0078335B1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE2657293A1 (de) Transistorschaltung
DE2137976A1 (de) Monolithische speichermatrix und verfahren zur herstellung
DE2216024C3 (de) Speicherzelle für Verschieberegister
DE2360887C3 (de) Komplementär-Speicherelement und Verfahren zum Betrieb desselben
DE2518847C2 (de) Hochgeschwindigkeitszähler
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE2750432C2 (de) I↑2↑L-Logik-Schaltungsanordnung
DE2455125C2 (de) Frequenzteilerstufe
DE2805217C3 (de) Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister
DE2132560C3 (de)
DE2739086C2 (de) Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle
DE2628210C3 (de) Logischer Schaltkreis mit einer Vielzahl von Einzelschaltkreisen
DE2111409C3 (de) Dynamisches Schieberegister
DE2854703C2 (de) Integrierte I2L-Schaltung zur Überlagerung von tonfrequenten elektrischen Signalen einer elektronischen Orgel

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee