DE2442773B2 - Integrierte Master-Slave-Flipflopschaltung - Google Patents

Integrierte Master-Slave-Flipflopschaltung

Info

Publication number
DE2442773B2
DE2442773B2 DE2442773A DE2442773A DE2442773B2 DE 2442773 B2 DE2442773 B2 DE 2442773B2 DE 2442773 A DE2442773 A DE 2442773A DE 2442773 A DE2442773 A DE 2442773A DE 2442773 B2 DE2442773 B2 DE 2442773B2
Authority
DE
Germany
Prior art keywords
memory cell
transistor
master
slave
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2442773A
Other languages
English (en)
Other versions
DE2442773A1 (de
DE2442773C3 (de
Inventor
Hans Dipl.-Ing. 7830 Emmendingen Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2442773A priority Critical patent/DE2442773C3/de
Priority to GB3608275A priority patent/GB1476709A/en
Priority to IT26909/75A priority patent/IT1042295B/it
Priority to ZA00755645A priority patent/ZA755645B/xx
Priority to FR7527267A priority patent/FR2284223A1/fr
Publication of DE2442773A1 publication Critical patent/DE2442773A1/de
Publication of DE2442773B2 publication Critical patent/DE2442773B2/de
Application granted granted Critical
Publication of DE2442773C3 publication Critical patent/DE2442773C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Shift Register Type Memory (AREA)

Description

Die Erfindung beschäftigt sich mit einer in integrierter Injektionslogik (integrated injektion logic) ausgelegten Master-Slave-Flipflopschaltung für ein getaktetes Schieberegister.
Dieses Auslegungsprinzip (I2L) entsprechend »Philips Technical Reviews« 33,3 (1973), Seiten 76-85, wird auch als »Merged Transistor Logic« bezeichnet — vgl.
»1973 IEEE International Solid-State Circuits Conference, Digest of Technical Papers«, Seiten 90—93. Das Hauptmerkmal dieses Auslegungsprinzips ist ein Injektor, der als Teil einer lateralen Transistorstruktur den Stromfluß in einem vertikalen, invers betriebenen Transistor mit mindestens einem an der Halbleiteroberfläche liegenden Kollektor steuert. Der Injektor kann im Ersatzschaltbild als Ersatzschaltbild-Transistor dargestellt werden, dessen Basis auf dem Emitterpotential
ίο des betreffenden vertikalen Transistors liegt. Die Kollektorzone des Ersatzschaltbild-Transistors ist identisch mit der Basiszone des vertikalen Transistors. Für die PL-Auslegung sind besonders Schaltungen mit Transistoren geeignet, deren Emitter auf gleichem
ι s Potential, beispielsweise auf Massepotential, liegen. Die Basisströme für die Transistoren, häufig Multikollektortransistoren, werden über die Injektoren eingespeist
Vorteile des Auslegungsprinzips der integrierten Injektionslogik (I2L) sind ein relativ geringer Oberflächenbedarf an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von Schaltungen mit Multikollektortransistoren ohne Widerstände und Kondensatoren, welche in herkömmlicher Planardiffusionstechnik hergestellt werden können. Da die Stromversorgung über die vorhandenen Injektoren erfolgt, sind ferner keine besonderen Stromquellen, beispielsweise Kontstantstromquellen, für die einzelnen Transistoren erforderlich.
Die Erfindung betrifft eine integrierte Master-Slave-Flipflopschaltung für ein getaktetes Schieberegister in I2L-Auslegung mit Mehrfachkollektortransistoren, welche galvanisch verbunden sind.
Aufgabe der Erfindung ist, die Angabe einer leicht realisierbaren Schaltung einer in I2L-Auslegung realisierbaren Master-Slave-Flipflopschaltung, welche für ein getaktetes Schieberegister geeignet ist.
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst
Eine Mehrzahl solcher Master-Slave-Flipflopschaltungen nach der Erfindung können in monolithisch integrierter Form zu einem Schieberegister zusammengeschaltet werden, wobei die Ausgänge einer Einheit mit den Eingängen der nächsten Einheit so verbunden werden, daß während der positiven Taktflanke des an die Master-Speicherzellen angelegten Taktimpulses die Binärinformation um eine Stelle weitergeschoben wird. Diese Master-Slave-Flipflopschaltung übernimmt bei diesem Taktimpuls die Information der vorangehenden Master-Slave-Flipflopschaltung. Bei einem getakteten Schieberegister mit einer Mehrzahl von integrierten Master-Slave-Flipflopschaltungen nach der Erfindung ist es zur Entkopplung der Flipflopschaltungen besonders günstig, die Injektoren benachbarter Speicherzellen, d. h. Master- oder Slave-Speicherzellen, innerhalb der Schieberegisterreihe galvanisch voneinander zu trennen. An die voneinander getrennten Injektoren jeder Speicherzelle werden die Impulse zweier sich nicht überlappender Traktimpulsreihen angelegt, für die eine besondere Bemessungsregel gilt, die einen von parasitären Effekten ungestörten Betrieb gewährleistet.
Diese Bemessungsregel fordert, daß die Summe aus
Abfall- und Anstiegszeit zweier aufeinanderfolgender Impulse jedes Impulses der einen Taktimpulsreihe im Verhältnis zu jedem der Impulse der anderen Taktim-
Ί) pulsreihe zuzüglich ihres Abstandes voneinander kleiner ist als die Speicherzeit des jeweils in Sättigung befindlichen Transistors jeder Speicherzelle. Unter Speicherzeit wird hier die Zeit verstanden, in der ein in
I2L-Auslegung integrierter Transistor nach Abschalten wieder in einen solchen Zustand gelangt ist, daß die abfließenden Minoritätsiadungsträger den Zustand eines benachbarten Transistorelements nicht mehr störend beeinflussen können.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert,
deren
F i g. 1 das Schaltbild der integrierten Master-Slave-Flipflopschaltung nach der Erfindung zeigt und deren ι υ
F i g. 2 zur Erläuterung der erwähnten Bemessungsregel für die Impulsabstände der Impulse der beiden Impulsreihen dient.
Die integrierte Mastor-Slave-Flipflopschaltung nach der Erfindung mit einem Schaltbild gemäß der Fig. 1 besteht aus der Master-Speicherzelle M und der Slave-Speicherzelle S mit je zwei Doppelkollektorentransistoren. Die Master-Speicherzelle M weist zwei Transistoren T\m, T2m auf, an deren Basisanschlüsse je eines der beiden Eingangssignale £Ί, E2 anliegt. Bei dieser Master-Speicherzelle M sind ferner der Basisanschluß des ersten Transistors 71m mit einem ersten Kollektoranschluß 1 eines zweiten Transistors T2M und der Basisanschluß des zweiten Transistors T2M mit einem ersten Kollektoranschluß 1 des ersten Transistors Ti μ verbunden.
In gleicher Weise sind bei der Slave-Speicherzelle S der Basisanschluß des ersten Transistors 71s mit einem ersten Kollektor eines zweiten Transistors T2s und der Basisanschluß dieses Transistors T2S mit einem ersten Kollektor des ersten Transistors 71s verbunden. Ferner besteht eine galvanische Verbindung zwischen der Master-Speicherzelle Mund der Slave-Speicherzelle S zwischen einem zweiten Kollektor 2 des ersten Transistors 71m der Master-Speicherzelle M und dem Basisanschluß des ersten Transistors 71s der Slave-Speicherzelle 5 und zwischen einem zweiten Kollektor 2 des zweiten Transistors T2M der Master-Speicherzelle M und dem Basisanschluß des zweiten Transistors T2s der Slave-Speicherzelle S. Das Ausgangssignal A wird zwischen den beiden zweiten Kollektoren der beiden Transistoren 71sund 72s abgegriffen.
Beide Speicherzellen 5 und M weisen voneinander getrennte Injektoren Is und Im auf. Die Injektorpaare jeder Speicherzelle M und 5 werden vorzugsweise in Form einer Injektorzone zusammengefaßt.
An die Injektoren /Afder Master-Speicherzelle Mund die Injektoren /sder Slave-Speicherzelle 5 werden zum Betrieb Impulse von zwei sich nicht überlappenden Impulsreihen angelegt, für die noch die im folgenden erläuterte Bemessungsregel gilt
In der F i g. 2 sind die Impulsreihen 7Ί, welche an die Injektoren der Master-Speicherzelle M angelegt werden und die Taktimpulsreihe Ti, welche an die Injektoren Is der Slave-Speichirzelle S angelegt werden, dargestellt Mit f/ist die Abschaltzeit, mit irdie Anstiegzeit und mit At der Abstand jedes einzelnen Impulses der Taktimpulsreihe 71 vom folgenden Taktimpuls der Taktimpulsreihe T2 bezeichnet
Beim Betrieb einer integrierten Master-Slave-Flipflopschaltung bzw. eines getakteten Schieberegisters mit einer Mehrzahl von integrierten Master-Slave-Flipflopschaltungen nach der Erfindung werden die Taktimpulsreihen 71 und T2 so bemessen, daß die Summe aus Abfallzeit tu Anstiegszeit fr und Abstand At jedes Impulses der einen Impulsreihe vom folgenden Impuls der anderen Impulsreihe kleiner ist als die Speicherzeit des jeweils in Sättigung befindlichen Transistors jeder Speicherzelle. Dies ergibt eine vollständige Entkopplung der Master-Speicherzelle M von der Slave-Speicherzelle S jeder integrierten Master-Slave-Flipflopschaltung nach der Erfindung.
Die Eingangsinformation wird während der positiven Taktimpulsflanke der Taktimpulsreihe 71 in die Master-Speicherzelle M übertragen und während der positiven Taktimpulsflanke der Taktimpulsreihe T2 in die Slave-Speicherzelle 5 weitergegeben. Bei einem Taktimpuls der Taktimpulsreihe T2 steht die Information am Ausgang A zwischen den Klemmen A\ und A2 der Slave-Speicherzelle S zur Verfügung. Die Takteingänge mit der Bezeichnung Ti und T2 in der F i g. 1 sind gleichzeitig Löscheingänge, damit der negativen Taktimpulsflanke von 71 die Information in der Master-Speicherzelle M und mit der negativen Taktimpulsflanke von T2 die Binärinformation in der Slave-Speicherzelle 5 gelöscht wird.
Die Eingangsinformation muß vor dem Taktimpuls 71 am Eingang der Master-Speicherzelle M liegen. Die Speicherwirkung der Master-Speicherzelle infolge des gesättigten, durch die P-leitenden Injektoren Im gegebenen lateralen PNP-Transistors und des jeweils von diesem in den Sättigungszustand gesteuerten NPN-Transistors vertikaler Struktur bewirkt, daß die Binärinformation in der Master-Speicherzelle M noch eine Zeitlang enthalten ist, auch wenn der Taktimpuls nicht mehr anliegt. Die ansteigende Taktimpulsflanke von T2 muß so rechtzeitig die Slave-Speicherzelle ansteuern, daß die in der Master-Speicherzelle M gespeicherte Binärinformation die Slave-Speicherzelle 5 in die gewünschte Richtung kippt.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Integrierte Master-Slave-Flipflopschaltung für ein getaktetes Schieberegister in PL-Auslegung mit Mehrfachkollektortransistoren, welche galvanisch verbunden sind, dadurch gekennzeichnet, daß die Master-Speicherzelle (M) zwei Transistoren (TiM, T2M) aufweist, an deren Basisanschlüsse je eines der beiden Eingangssignale (E\, E2) angelegt wird und bei denen der Basisanschluß des ersten Transistors (T]m) mit einem ersten Kollektoranschluß (1) des zweiten Transistors (T2m) und der Basisanschluß des zweiten Transistors (Tim) mit einem ersten ICollektoranschluß (1) des ersten Transistors (Ti m) verbunden sind,
daß der Basisanschluß eines ersten Transistors (Tis) der zwei Transistoren (T\s, T2s) aufweisenden Slave-Speicherzelle (S) sowohl mit einem zweiten Kollektor (2) des ersten Transistors ("7Im) der Master-Speicherzelle (M) als auch mit einem ersten Kollektor (1) des zweiten Transistors (T2s) der Slave-Speicherzelle (S) sowie die Basis dieses zweiten Transistors (T2s) sowohl mit einem zweiten Kollektoranschluß (2) des zweiten Transistors der Master-Speicherzelle (M) als auch mit einem ersten Kollektor (1) des ersten Transistors (T\s) der Slave-Speicherzelle ß^ verbunden sind,
daß das Ausgangssignal (A) zwischen je einem zweiten Kollektor (2) der Transistoren (T\& T2s) der Slave-Speicherzelle (S) abgegriffen wird und
daß voneinander getrennte Injektoren (Im, Is) für jede Speicherzelle vorgesehen sind, an die eine Taktimpulsreihe (7!) für die Master-Speicherzelle (M) und eine Taktimpulsreihe (T2) für die Slave-Speicherzelle (S) angelegt werden.
2. Getaktete Schieberegister mit einer Mehrzahl von integrierten Master-Slave-Flipflopschaltungen nach Anspruch 1, dadurch gekennzeichnet, daß die Injektoren benachbarter Speicherzellen (Master-Speicherzelle und Slave-Speicherzelle) innerhalb der Schieberegisterreihe galvanisch voneinander getrennt sind.
3. Verfahren zum Betrieb einer Master-Slave-Flipflopschaltung nach Anspruch 1 oder eines getakteten Schieberegisters nach Anspruch 2, dadurch gekennzeichnet, daß die Taktimpulsreihen (T\, T2) so bemessen werden, daß die Summe aus Abfallzeit tr) und Anstiegszeit tr) eines Taktimpulses einer Taktimpulsreihe vom folgenden Impuls der anderen Taktimpulsreihe zuzüglich ihres Abstandes (At) voneinander kleiner ist als die Speicherzeit des jeweils in Sättigung befindlichen Transistors der Speicherzellen.
DE2442773A 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung Expired DE2442773C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2442773A DE2442773C3 (de) 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung
GB3608275A GB1476709A (en) 1974-09-06 1975-09-02 Integrated master slave flipflop circuit
IT26909/75A IT1042295B (it) 1974-09-06 1975-09-04 Circuitto flip flop principale secondario integrato
ZA00755645A ZA755645B (en) 1974-09-06 1975-09-04 Integrated master slave flipflop circuit
FR7527267A FR2284223A1 (fr) 1974-09-06 1975-09-05 Bascule maitre-esclave integree en logique a injection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2442773A DE2442773C3 (de) 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung

Publications (3)

Publication Number Publication Date
DE2442773A1 DE2442773A1 (de) 1976-03-18
DE2442773B2 true DE2442773B2 (de) 1978-04-27
DE2442773C3 DE2442773C3 (de) 1978-12-14

Family

ID=5925076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2442773A Expired DE2442773C3 (de) 1974-09-06 1974-09-06 Integrierte Master-Slave-Flipflopschaltung

Country Status (5)

Country Link
DE (1) DE2442773C3 (de)
FR (1) FR2284223A1 (de)
GB (1) GB1476709A (de)
IT (1) IT1042295B (de)
ZA (1) ZA755645B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3637158A1 (de) * 1986-10-31 1988-08-11 Telefunken Electronic Gmbh Kettenfoermige logikschaltung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160173A (en) * 1976-12-14 1979-07-03 Tokyo Shibaura Electric Co., Ltd. Logic circuit with two pairs of cross-coupled nand/nor gates
JPS5847092B2 (ja) * 1976-12-14 1983-10-20 株式会社東芝 論理回路
US4104732A (en) * 1977-08-02 1978-08-01 Texas Instruments Incorporated Static RAM cell
BR8008718A (pt) * 1979-07-19 1981-06-09 Motorola Inc Circuito bi-estavel e registro de deslocamento que usa circuito logico de injecao integrado

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3655999A (en) * 1971-04-05 1972-04-11 Ibm Shift register
NL7107040A (de) * 1971-05-22 1972-11-24
GB1494481A (en) * 1973-12-21 1977-12-07 Mullard Ltd Electrical circuits comprising master/slave bistable arrangements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3637158A1 (de) * 1986-10-31 1988-08-11 Telefunken Electronic Gmbh Kettenfoermige logikschaltung

Also Published As

Publication number Publication date
GB1476709A (en) 1977-06-16
IT1042295B (it) 1980-01-30
DE2442773A1 (de) 1976-03-18
ZA755645B (en) 1976-08-25
FR2284223A1 (fr) 1976-04-02
FR2284223B1 (de) 1982-07-23
DE2442773C3 (de) 1978-12-14

Similar Documents

Publication Publication Date Title
DE1136371B (de) Elektronische Speicherschaltung
DE2217537A1 (de) Transistor-Transistor-Logikschaltung
DE1474388B2 (de) Schieberegisterspeicherstufe mit feldeffekttransistoren
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2445455A1 (de) Bipolare speicherschaltung
DE2442773C3 (de) Integrierte Master-Slave-Flipflopschaltung
EP0078335B1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE2216024C3 (de) Speicherzelle für Verschieberegister
DE1153415B (de) Bistabile Kippstufe mit Vorspannschaltung
DE2137976A1 (de) Monolithische speichermatrix und verfahren zur herstellung
DE1161310B (de) Speicherschaltung zum Verzoegern und zur Bildung des Komplements von Informationsimpulsen
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE2855342C2 (de) Speicherschaltung
DE2518847C2 (de) Hochgeschwindigkeitszähler
DE2750432C2 (de) I↑2↑L-Logik-Schaltungsanordnung
DE2455125C2 (de) Frequenzteilerstufe
DE68912415T2 (de) Integrierte Stromspiegelschaltung mit vertikalen Transistoren.
DE1200362B (de) Schaltungsanordnung zur Auswahl eines Verbrauchers
DE2805217C3 (de) Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister
DE2635800C2 (de) Monolithisch integrierte Schottky-I↑2↑L-Gatterschaltung
DE1029872B (de) Fremdgesteuerte Transistorkippschaltung mit kurzer Abfallzeit
DE2628210C3 (de) Logischer Schaltkreis mit einer Vielzahl von Einzelschaltkreisen
DE2854703C2 (de) Integrierte I2L-Schaltung zur Überlagerung von tonfrequenten elektrischen Signalen einer elektronischen Orgel
DE3042058C2 (de) Integrierte Frequenzteilerschaltung
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee