DE3637158A1 - Kettenfoermige logikschaltung - Google Patents

Kettenfoermige logikschaltung

Info

Publication number
DE3637158A1
DE3637158A1 DE19863637158 DE3637158A DE3637158A1 DE 3637158 A1 DE3637158 A1 DE 3637158A1 DE 19863637158 DE19863637158 DE 19863637158 DE 3637158 A DE3637158 A DE 3637158A DE 3637158 A1 DE3637158 A1 DE 3637158A1
Authority
DE
Germany
Prior art keywords
gate
supply line
gates
supply
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863637158
Other languages
English (en)
Other versions
DE3637158C2 (de
Inventor
Karl-Diether Dipl Ing Nutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19863637158 priority Critical patent/DE3637158A1/de
Publication of DE3637158A1 publication Critical patent/DE3637158A1/de
Application granted granted Critical
Publication of DE3637158C2 publication Critical patent/DE3637158C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft eine kettenförmige Logikschaltung mit kreuz­ gekoppelten Gattern in I2L-Technik mit einer Leitung für die Injektor­ stromversorgung der Gatter.
Eine kettenförmige Logikschaltung ist beispielsweise in Frequenz­ teilern, oder in Schieberegistern vorhanden. Diese Schaltungen werden vorzugsweise aus sogenannten master-slave-D-Flipflops aufgebaut. Eine master-slave-Schaltung in I2L-Technik besteht im allgemeinen gemäß der Fig. 1 aus drei jeweils kreuzgekoppelten Gatterpaaren. Das erste Gatterpaar weist ein erstes Takt-Eingangsgatter (T 2) sowie ein Gatter auf, das zusammen mit (T 2) den Eingangsspeicher bildet. Das zweite Gatterpaar weist gemäß der Fig. 1 ein zweites Takt-Eingangs­ gatter (T 1) sowie ein Dateneingangsgatter D auf. Das dritte Gatterpaar weist gemäß der Fig. 1 ein -Ausgangsgatter ( ) sowie ein Q-Ausgangsgatter (Q) auf.
Für bestimmte Fälle wie z.B. für das Messen der kettenförmigen Logik­ schaltung ist es erforderlich, die ganze Kette von master-slave- Schaltungen entweder zu setzen oder zurückzusetzen, um auf diese Weise einen definierten Grundzustand herzustellen. Setzen bedeutet Q=1 und zurücksetzen bedeutet Q=0. Um der master-slave-Schaltung einen bestimmten Ausgangszustand zu geben, sind in herkömmlicher Weise gemäß der Fig. 1 zwei Gatter (GR) und (GS) erforderlich, die bei Aus­ führung der Schaltung in integrierter Technik Chip-Fläche erfordern und zwar etwa 30% der master-slave-Grund-Schaltung.
Der Erfindung liegt die Aufgabe zugrunde, eine kettenförmige Logik­ schaltung anzugeben, die die beiden Gatter zur Einstellung eines Grund­ bzw. Ausgangszustandes der Logik-Schaltung nicht erfordert und dadurch Chip-Fläche einspart. Diese Aufgabe wird bei einer kettenförmigen Logik-Schaltung der eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß für die Injektorstromversorgung der Gatter eine zweite Versorgungsleitung vorgesehen ist, so daß ein Teil der Gatter durch die zweite Versorgungsleitung versorgt wird, und daß eine Steuer­ anordnung vorgesehen ist, die eine voneinander unabhängige Beauf­ schlagung der beiden Versorgungsleitungen mit Versorgungsströmen ermöglicht.
Die eine der beiden Versorgungsleitungen ist eine Set-Versorgungs­ leitung und die andere der beiden Versorgungsleitungen ist eine Reset-Versorgungsleitung. Von den drei kreuzgekoppelten Gatter­ paaren der master-slave-Schaltung wird jeweils ein Gatter von der Reset-Versorgungsleitung versorgt.
Die Reset-Versorgungsleitung ist vorzugsweise mit dem Takt-Eingangs­ gatter (T 2), mit dem -Ausgangsgatter ( ) sowie mit dem Gatter (D) verbunden. Die Set-Versorgungsleitung ist vorzugsweise mit den rest­ lichen drei Gattern der master-slave Schaltung, d.h. also mit dem zweiten Gatter des Eingangsspeichers (1), mit dem Takt-Eingangsgatter des zweiten Gatterpaares (T 1) sowie mit dem Q-Ausgangsgatter (Q) verbunden.
Als Steueranordnung sind beispielsweise Schalter vorgesehen, die die Stromzufuhr zur jeweiligen Versorgungsleitung unterbinden.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
Die Fig. 2 zeigt die prinzipielle Anordnung der sechs Gatter eines master-slave-D-flipflops in I2L-Technik. Die Gatter sind entsprechend der Darstellung der Fig. 1 gekennzeichnet.
Jedes Gatter besteht aus zwei Halbleiterzonen vom gleichen Leitungs­ typ, die sich in einem Halbleiterbereich vom entgegengesetzten Leitungstyp befinden. Die eine Halbleiterzone (1′, T 2′, D′, T 1′, ′, Q′) hat die Funktion einer Injektorzone, während die andere Halbleiterzone (1′′, T 2′′, D′′, T 1′′, ′′, Q′′) die Basiszone des I²L-Gatters darstellt.
Wie die Fig. 2 weiter zeigt, sind nach der Erfindung zwei Ver­ sorgungsleitungen vorhanden, und zwar die Versorgungsleitung und die Versorgungsleitung . Die Versorgungsleitung ist die Reset-Ver­ sorgungsleitung und die Versorgungsleitung ist die Set-Versorgungs­ leitung. Die eine Versorgungsleitung ist mit drei bestimmten Injektor­ zonen der sechs Gatter und die andere Versorgungsleitung ist mit den restlichen drei Injektorzonen der sechs Gatter verbunden. Im Ausführungs­ beispiel der Fig. 2 sind die Injektorzonen T 2′, D′ und ′ an die - Leitung und die Injektorzonen 1′, T 1′ und Q′ an die -Leitung ange­ schlossen.
Die master-slave-Schaltung der Fig. 2 wird durch eine Stromquelle (T v ) gespeist, die zwei gleiche Ströme liefert. Die Stromquelle besteht im Ausführungsbeispiel der Fig. 2 aus einem Multikollektor- Transistor T v in Stromspiegelschaltung: Ein Kollektorausgang des Transistors T v ist mit der -Leitung und ein zweiter Kollektor des Transistors T v ist mit der -Leitung verbunden. Zwischen der - Leitung und Masse ist der Schalter SR und zwischen der -Leitung und Masse ist der Schalter SS angeordnet. Durch die beiden Schalter können die beiden Leitungen mit der Masse verbunden werden.
Wenn der master-slave-Schaltung ein Reset aufgezwungen werden soll, wird die -Leitung durch den Schalter SR gegen Masse geschaltet. Ent­ sprechendes gilt für das Aufzwingen von Set. Wird die -Leitung an Masse gelegt, so erhalten die an die -Leitung angeschlossenen Gatter keinen Versorgungsstrom. Damit werden die Ausgänge der an die -Leitung angeschlossenen Gatter hochohmig, was in der I2L-Technik einer logischen 1 entspricht. Dadurch können die jeweiligen kreuz­ gekoppelten Partnergatter durchschalten. Der eingestellte Zustand Q=0 wird auch nach wieder Auf-Schalten des Schalters SR beibehalten. Analoges gilt für den Set-Vorgang.
Fig. 3 zeigt in perspektivischer Ansicht die flächenoptimierte An­ ordnung der Injektor-Versorgungsleitungen für das Anwendungsbeispiel nach Fig. 2.
Durch die Verwendung von zwei Versorgungsleitungen, durch entsprechende Auswahl von Gattern für den Anschluß an die eine Versorgungsleitung und für den Anschluß an die andere Versorgungsleitung sowie durch ent­ sprechende Strombeaufschlagung der Versorgungsleitungen bzw. Strom­ entzug (z.B. durch Verbinden der betreffenden Versorgungsleitung mit Masse) wird erfindungsgemäß das Setzen bzw. Zurücksetzen der Gatter der Logikschaltung erreicht, ohne daß für diesen Prozeß besondere Gatter erforderlich sind. Die Einsparung wird natürlich umso größer, je mehr Kettenglieder vorhanden sind.

Claims (6)

1. Kettenförmige Logikschaltung mit kreuzgekoppelten Gattern in I2L-Technik mit einer Leitung für die Injektorstromversorgung der Gatter, dadurch gekennzeichnet, daß für die Injektorstrom­ versorgung der Gatter eine zweite Versorgungsleitung vorgesehen ist, so daß ein Teil der Gatter durch die erste Versorgungsleitung und ein Teil der Gatter durch die zweite Versorgungsleitung versorgt werden, und daß eine Steueranordnung vorgesehen ist, die eine voneinander unabhängige Beaufschlagung der Versorgungsleitungen mit Versorgungs­ strömen ermöglicht.
2. Kettenförmige Logikschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie eine oder mehrere master-slave-Schaltung(en) aufweist.
3. Kettenförmige Logikschaltung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die eine Leitung eine Set-Versorgungsleitung und die andere Leitung eine Reset-Versorgungsleitung ist.
4. Kettenförmige Logikschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß von den drei kreuzgekoppelten Gatterpaaren einer master-slave-Schaltung jeweils ein Gatter von der Set-Versorgungs­ leitung und jeweils ein Gatter von der Reset-Versorgungsleitung ver­ sorgt wird.
5. Kettenförmige Logikschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Reset-Versorgungsleitung mit dem Takt-Eingangsgatter des ersten Gatterpaares, mit dem Daten-Ein­ gangsgatter sowie mit dem Q-Ausgangsgatter verbunden ist und daß die Set-Versorgungsleitung mit dem Takt-Eingangsgatter des zweiten Gatterpaares, mit dem Q-Ausgangsgatter sowie mit demjenigen Gatter verbunden ist, welches mit dem Takt-Eingangsgatter des ersten Gatter­ paares kreuzgekoppelt ist.
6. Kettenförmige Logikschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Steueranordnung jeweils ein Schalter vorgesehen ist, der die Stromzufuhr zur jeweiligen Versorgungs­ leitung unterbindet.
DE19863637158 1986-10-31 1986-10-31 Kettenfoermige logikschaltung Granted DE3637158A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863637158 DE3637158A1 (de) 1986-10-31 1986-10-31 Kettenfoermige logikschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863637158 DE3637158A1 (de) 1986-10-31 1986-10-31 Kettenfoermige logikschaltung

Publications (2)

Publication Number Publication Date
DE3637158A1 true DE3637158A1 (de) 1988-08-11
DE3637158C2 DE3637158C2 (de) 1989-08-10

Family

ID=6312912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863637158 Granted DE3637158A1 (de) 1986-10-31 1986-10-31 Kettenfoermige logikschaltung

Country Status (1)

Country Link
DE (1) DE3637158A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2624584A1 (de) * 1976-06-01 1977-12-15 Siemens Ag Anordnung zur versorgung von i hoch 2 l-schaltungen mit verschiedenen stroemen
DE2442773B2 (de) * 1974-09-06 1978-04-27 Deutsche Itt Industries Gmbh, 7800 Freiburg Integrierte Master-Slave-Flipflopschaltung
DE2841755A1 (de) * 1977-09-28 1979-04-05 Ibm Integrierte logische schaltung
DE2906531A1 (de) * 1979-02-20 1980-08-21 Itt Ind Gmbh Deutsche Vorspannungsgenerator fuer eine monolithische festkoerperschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442773B2 (de) * 1974-09-06 1978-04-27 Deutsche Itt Industries Gmbh, 7800 Freiburg Integrierte Master-Slave-Flipflopschaltung
DE2624584A1 (de) * 1976-06-01 1977-12-15 Siemens Ag Anordnung zur versorgung von i hoch 2 l-schaltungen mit verschiedenen stroemen
DE2841755A1 (de) * 1977-09-28 1979-04-05 Ibm Integrierte logische schaltung
DE2906531A1 (de) * 1979-02-20 1980-08-21 Itt Ind Gmbh Deutsche Vorspannungsgenerator fuer eine monolithische festkoerperschaltung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H.H. BERGER, S.K. WIEDMANN, "Merged-Transistor Logic (MTL) - A Low-Gost Bipolar Logic Concept" In: IEEE Journal of Solid-State Circuits, Ok- tober 1972, Vol. SC-7, No.5, S.340-346 *
US-Z: IEEE Journal of Solid-State Circuits, Vol. SC-7, No.5, Okt. 1972, S.340-346 *

Also Published As

Publication number Publication date
DE3637158C2 (de) 1989-08-10

Similar Documents

Publication Publication Date Title
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
DE3712178C2 (de)
DE3215671C2 (de) Programmierbare Logikanordnung
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE2643020A1 (de) Schmitt-trigger
DE2217537A1 (de) Transistor-Transistor-Logikschaltung
DE69811795T2 (de) Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE2919569C2 (de) Inverter-Pufferschaltung
DE69032851T2 (de) Integrierte Schaltung vom Josephson-Typ mit einer Ausgangsschnittstelle, welche die Ausgangsdaten mit reduzierter Taktfrequenz liefern kann
DE2038123B2 (de) Schaltungsanordnung zur logischen verknuepfung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE69120142T2 (de) Zusammengesetzte elektrische Bauteile
DE2210541A1 (de) Polantatshalteverriegelungsanordnung mit einem gemeinsamen Anschluß fur die Daten Eingabe Ausgabe, insbesondere für datenverarbeitende Systeine
DE3637158C2 (de)
DE68915211T2 (de) Standardzelle.
EP0905892B1 (de) RS-Flip-Flop mit Enable-Eingängen
DE3811151A1 (de) Logikschaltung
DE3531599C2 (de)
DE3823738A1 (de) Logikschaltung
DE3836836A1 (de) Umsetzschaltung
DE3880635T2 (de) Substratpotentialdetektionsschaltung.
DE2066205C3 (de) Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen
DE10147643A1 (de) Multiplexerzelle und Multiplexer-Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8320 Willingness to grant licenses declared (paragraph 23)
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee