DE2210541A1 - Polantatshalteverriegelungsanordnung mit einem gemeinsamen Anschluß fur die Daten Eingabe Ausgabe, insbesondere für datenverarbeitende Systeine - Google Patents
Polantatshalteverriegelungsanordnung mit einem gemeinsamen Anschluß fur die Daten Eingabe Ausgabe, insbesondere für datenverarbeitende SysteineInfo
- Publication number
- DE2210541A1 DE2210541A1 DE19722210541 DE2210541A DE2210541A1 DE 2210541 A1 DE2210541 A1 DE 2210541A1 DE 19722210541 DE19722210541 DE 19722210541 DE 2210541 A DE2210541 A DE 2210541A DE 2210541 A1 DE2210541 A1 DE 2210541A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- circuit
- output
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Logic Circuits (AREA)
- Pulse Circuits (AREA)
Description
3. März 1972 Docket ElT 970 018 Dr.8chie/E
Anmelderin: International Business Machines Corporation, Armonk, New York 10504, V. St. A.
Vertreter: Patentanwalt Dr.-Ing» Rudolf Schiering,
703 Böblingen/Württ., Westerwaldweg 4
Polaritätshalteverriegelungsanordnung mit einem gemeinsamen Anschluß für die Daten-Eingabe-Ausgäbe, insbesondere
für datenverarbeitende Systeme
Die Erfindung betrifft eine Anordnung zur Polaritätshalteverriegelung,
die einen gemeinsamen Daten-Eingabe-Ausgabe-Anschluß besitzt. Gleicfrstrompolaritätshalteverriegelungen
sind typisch durch äußerst schnelle Zykluszeiten charakterisiert. Sie haben eine breite Verwendung in den zentralen
Verarbeitungseinheiten datenverarbeitender Systeme gefunden.
In ihrer einfachsten Form kann die Polaritätshalteverriegelung
ein Paar Eingabe-UND-Schaltungen aufweisen, deren Ausgänge geodert sind. Der phasenfreie Ausgang der Verriegelung
wird als Eingabe auf eine der UND-Schaltungen zurückgeführt. Die Daten werden einem Eingang der anderen
UND-Schaltung aufgeprägt. Eine Einstell-Rückstell-Leitung
ist direkt als Eingang der einen UND-Schaltung angeschlossen. Sie ist auf dem Wege über einen Inverter mit einem
zweiten Eingang der anderen UND-Schaltung gekoppelt.
— 2 —
20984 4/1 153
Wenn der Einstell-Rückstell-Leitung ein logischer Null-Spannungspegel
aufgeprägt wird, dann folgt der Spannungspegel auf der phasenfreien Ausgabe der Dateneingabespannung.
Wenn danach die Einstell-Rückstell-Leitung einen logischen Eins-Spannungspegel erfährt, dann bewirkt die eine UND-Schaltung
zusammen mit der Rückführungsverbindung, daß die
Verriegelung in einem logischen Zustand gehalten wird, der demjenigen entspricht, welcher in dem Augenblick besteht,
wo der Einstell-Rückstell-Leitung das logische Eins-Signal aufgeprägt wird. Eine Funktion des Inverters besteht in
der Schaffung einer Verzögerung, die ein erfolgreiches Einstellen der Verriegelung gewährleistet·
Polaritätshalteverriegelungen sind in der Lage, von der
vorliegenden, in anderer Weise eingerichteten Verbesserung Gebrauch zu machen. So sind zum Beispiel ein Paar von UND-Inverter-Schaltungen
mit den Eingängen einer ODER-Inverter-Schaltung gekoppelt, die eine phasenfreie Rückführung zu
einer der UND-Inverter-Schaltungen enthält. Ein spezifisches
Beispiel einer mehr sophistisch dargestellten Hochgeschwindigkeits-Daten-Polaritäts-Verriegelung
ist in der amerikanischen Patentschrift 3 509 366 gezeigt. Nach dieser Patentschrift
sind ein Paar Plus-ODER-Schaltungen wie die Polaritatshalteverriegelung
zugeordnet. Es ist einzusehen, daß eine Plus-ODER-Schaltung das Äquivalent einer Minus-UND-Schaltung
ist und daß die Verriegelungen funktionsmäßig äquivalent sind.
In einer bevorzugten Form der vorliegenden Verbesserung hat eine Polaritatshalteverriegelung ihren phasenfreien Ausgangsanschluß mit einem Eingang einer ersten UND-Schaltung gekoppelt,
wobei der Ausgang der UND-Schaltung mit der Dateneingabeleitung der Polaritatshalteverriegelung verbunden
ist. Die UND-Schaltung enthält einen zweiten Steuereingang.
2 0 9 8 A Λ / 1153 " 3 ~
Eine zweite UND-Schaltung, die einen Dateneingang tmd einen
Steuereingang hat, gibt die Dateneingangssignale auf die Verriegelung, wenn die Steuereingabe auf dem logischen Eins-Niveau
liegt. Um diese Daten abzuriegeln, wird ein dem logischen Eins-Signal folgendes logisches Null-Signal auf den
Einstell-Rückstell-Eingang zur Verriegelung gegeben, damit die Rückstellung der Verriegelung gewährleistet ist, so daß
sie dem Eingabedatenpegel folgen und dann eingestellt sein kann. Der Steuereingang zur ersten UND-Schaltung wird auf
den logischen Null-Pegel eingestellt, damit ein logischer Null-Pegel am Ausgang der UND-Schaltung erzeugt wird, wodurch
die Rückführungsverbindung vom phasenfreien Verriegelungsausgang auf den Dateneingabeleiter der Verriegelung
unterbrochen wird. Im Bedarfsfalle ist für die Verriegelung ein Gleichstromrückstelleingang vorgesehen.
Bei der bevorzugten Ausführungsform sind eine oder mehrere
Polaritätshalteverriegelungen auf einem einzelnen Haltleiterchip hergestellt oder alternativ auf einem einzelnen
Bord montiert, um zu einer wesentlichen Reduktion der Zahl der Eingangs-Ausgangs-Verbindungen, die durch den Ghip bzw.
den Bord erforderlich werden, zu gelancen.
Bei einer Ausführungsform bildet die Einstell-Rückstell-Leitung
auch den Steuereingang zur ersten UND-Schaltung.
Bei einer anderen Ausführungsform ist das Erfordernis für einen Steuereingang zur ersten UND-Schaltung durch Schaffung
einer ausreichenden Verzögerung zwischen der Einstell-Rückstell-Eingabe und der invertierten Verriegelungseingabe
eliminiert, um die Unterbrechung der Rückführung vom phasenfreien Verriegelungsausgang und dem Dateneingabeleiter zu
ermöglichen, damit das Rückstellen der Verriegelung derart gewährleistet ist, daß sie erneut zugeführten Eingabedaten
"folgen" kann.
209844/1153
Nachstehend sei ein Abriß der Beschreibung der erfindungsgemäßen
Anordnung gegeben:
Eine logische Schaltung koppelt den phasenfreien Ausgangsanschluß einer Polaritätshalteverriegelung mit der Dateneingangsklemme
der Verriegelung, um eine gemeinsame Daten-Eingangs-Ausgangs-Klemme
zu schaffen. Dies ist besonders bei stark integrierten, monolithisch hergestellten Schaltungen
nützlich, wo das erreichbare Ausmaß der logischen Funktion gewöhnlich durch die Anzahl der Eingangs-Ausgangs-Stiftverbindungen
begrenzt ist, die eher zugänglich sind als eine Anzahl von auf einem einzelnen Halbleiterchip gebildeten
Transistorschaltungen.
Die verbesserte Verriegelung ist indessen auch für eine Reduzierung
der Anzahl von Eingabe-Ausgabe-Klemmen in gedruckten Schaltungskarten für dicht gepackte elektronische Schaltungen
nützlich, da sie auch eher auf Stiftbegrenzungen als auf Begrenzungen durch elektronische Bauelemente stößt.
Torschaltungen außerhalb des Halbleiterchips (oder Karte) und in einigen Fällen Torelemente der logischen Schaltung
bestimmen die Zeitintervalle, wenn gute Eingabedaten und gute Ausgabedaten an der gemeinsamen Eingabe-Ausgabe-Klemme
existieren. In manchen Fällen können Ausgangsdaten früher verfügbar gemacht sein als es sonst durch sorgfältigen Gebrauch
der Eingabedaten selbst als gute Ausgangsdaten während der Einstellzeit der Verriegelung möglich ist, d. h. das
Eingabe-Signal zur Verriegelung ist schneller verfügbar als ihr Ausgangswert, und mit der gemeinsamen Einiabe-Ausgabe-Klemme
kann ihr Eingangssignal als Ausgangssignal benutzt werden ehe der Verriegelungsausgang verfügbar wird (ein
Eingang der Ausgangssignalverzögerung von Null).
Die Erfindung sei nachstehend an Hand der schematischen
209844/1153
Zeichnungen für beispielsweise Ausführungsformen näher erläutert.
Aus der folgenden Beschreibung ergeben sich weitere Erfindungseigenschaften, technische Vorteile und Weiterbildungen
der Erfindung.
Die Figuren 1, 3 und 5 zeigen verschiedene Ausführungsformen
einer Polaritätshalteverriegelung mit den Verbesserungen nach der Erfindung.
Die Figuren 2, 4 und 6 sind Zeitdiagramme und zeigen die Arbeitsweise
der Ausführungsformen nach den Figuren 1 bzw, 3 bzw. 5 beim Ansprechen auf ausgewählte Daten und Steuersignale.
Die Figur 7 zeigt schematisch den Eingabe-Ausgabe-Tormechanismus
bei einer Anzahl von Verriegelungen, die von einem einzelnen Packungselement zum Beisx^iel Halbleiterchip oder
Bord getragen werden.
Fig. 1 zeigt eine Polaritätshalteverriegelung 1. Sie enthält ein Paar negativer UND-Schaltungen 2 und 3 (alle relativ
negativen Eingaben liefern ein relativ negatives Ausgangssignal) . Die Ausgänge dieser Schaltungen bilden Eingangssignale für eine negative ODER-Schaltung 4 (ein relativ
negativer Eingabewert produziert einen relativ negativen Ausgangswert)·
Auf die Eingangsklemme 5 werden die Einstell-Rückstellsignale
gegeben. Sie ist direkt mit einem Rückstel1-Eingang der UND-Schaltung 3 verbunden. Diese Klemme 5 ist ferner über
eine Signalinverterschaltung 6 an den Eingang der UHD-Schaltung
2 angeschlossen.
Die Daten-Eingangsignale werden der iQ.err.me 7 aufgeprägt.
- 6 209844/1153
Diese bildet den zweiten Eingang der UND-Schaltung 2ο Die
Eingangsklemme 8 empfängt die Gleichstromrückstellsignale
(normalerweise auf einem logischen Eins-Pegel). Diese Klemme
8 bildet einen zweiten Eingang zur UND-Schaltung 3· Eine Rückführungsverbindung von dem phasenfreien Ausgangsanschluß
9 der Verriegelung 1 bildet einen dritten Eingang zur UND-Schaltung 3.
Die oben beschriebene Polaritätsverriegelung ist mit Klemme 7 für die Dateneingabe signale und mit Klemme 9 für, die Datenausgabesignale
von an sich bekannten Typ. Um die Verriegelung in einen Zustand zu bringen, welcher dem logischen
Eins-Niveau oder Null-Pegel eines der Klemme 7 zugeführten Signals entspricht, gibt man ein logisches Null-Signal
(relativ positiv) auf die Klemme 5· Dieses Signal wird durch
die Schaltung 6 invertiert, um ein logisches Eins-Signal (relativ negativ) am Einstel1-Eingang der negativen UND-Schaltung
2 zu bilden. Damit kommt das Signal an der Ausgabeklemme 9 zu einem logischen Eins-Pegel oder Null-Pegel,
entsprechend dem Signalpegel an der Daten-Eingangsklemme 7·
Kurz danach wird der Klemme 5 ein logisches Eins-Signal zugeführt,
wodurch die UND-Schaltung 3 den Signalpegel an der Ausgangskiemme9folgendermaßen aufrechterhält: Außer wenn die
Schaltung speziell zurückgestellt ist (zum Beispiel Systemrückstellung in einer Datenverarbeitungseinheit), wird ein
logisches Eins-Signal iaaner an der Eingangsklemme 8 auf- <
rechterhalten. Wenn daher in dem Augenblick, wo der Signalpegel
an der Klemme 8 in den logischen Eins-Pegel geht (relativ negativ), an den Klemmen 8 und 9 logische Eins-Niveaus
bestehen, wird die UND-Schaltung 3 einen logischen Eins-Ausgang bilden, womit die ODER-Schaltung 4 veranlaßt
wird, einen logischen Eins-Ausgang zu produzieren. Dadurch wird die Verriegelung im logischen Eins-Zustand gehalten.
Wenn andererseits die Klemme 9 auf einem logischen Null—
2 0 9 8 U A / 1 1 5 3 " 7 "
Pegel eingestellt ist, dann ist der UND-Schaltung 3 nicht
Genüge getan, wodurch die Verriegelung im logischen NuIl-Zustand bleibt.
Wenn die Klemme 5 in d.en logischen Eins-Zustand geht, dann
verzögert die Inverterschaltung 6 die Änderung der Einstell-Leitung von der logischen Eins zur logischen Null, so daß
die UND-Schaltung 3 wirksam wird, um die Verriegelung 1 in ihrem logischen Zustand zu halten bevor die UND-Schaltung 2
durch den logischen Null-Zustand auf der Einstell-Leitung
unwirksam gemacht wird.
Gemäß der Erfindung hat eine negative UND-Schaltung 10 einen ersten, mit der Verriegelungs-Ausgangsklemme 9 verbundenen
Eingang und mit der Daten-Eingangsklemme 7 verbundenen Ausgang. Eine Steuer-Eingangsklemme 11 bildet einen zweiten
Eingang zur UND-Schaltung 1Oo
Auf die Daten-Eingangsklemme 7 werden Daten mit Hilfe einer
UND-Schaltung 12 gegeben, die eine Dateneingabeleitung 13 und eine Steuersignal-Eingangsleitung 14 hat· Der Ausgang der
UND-Schaltung ist mit der Dateneingangsklemme 7 verbunden*
Die Verriegelungsausgangsdaten werden von der Klemme 7 * geleitet und auf eine negative UND-Schaltung 15 gegeben»
Eine Torsteuerleitung 16 bildet einen zweiten Eingang zur UND-Schaltung 15, wenn eine Zeitdifferenz zwischen dem Eingabesignal
und dem Ausgangssignal erforderlich wird.
Um die Vorteile der Erfindung auszuführen, wird angenommen, daß die Verriegelung 1 und deren zugeordnete UND-Schaltung
10 auf einer einzelnen Montagestruktur 17 in einer Gesamtpackungsanordnung enthalten sind. Dies kann in Form diskreter
Bauelemente sein, die auf einer Schaltungskarte 17 montiert
sind und welche Eingangs-Ausgangs-Stifte 5» 7» 8 und
209844/ 1153
11 enthält, oder in der Form monolithisch fabrizierter Halbleiterbauelemente,
die auf einem keramischen Modul 17 aufgebracht sind, oder in größeren integrierten Schaltungen mit
einer großen Anzahl von Verriegelungen 1, jede mit ihrer entsprechenden UND-Schaltung 10, die auf einem einzelnen
Halbleiterchip 17 gebildet ist, wobei jede Anordnung Eingangs-Ausgangs-Stifte,
wie 5» 7, 8 und 11, hat.
Auf diese Weise umfaßt in Bezug auf die gemeinsame Montierung oder Packungsstruktur 17 die Klemme 7 für jede Verriegelung
1 sowohl eine Dateneingangsklemme als auch eine Datenausgabeklemme, einerlei ob Karte, Keramikmodul oder
Halbleiterchip vorgesehen ist.
Die UND-Schaltungen 12 und 15 und ihre Kontroll-Eingänge 14-
und 16 werden relativ zueinander zeitlich passend gesteuert, um so die gemeinsame Eingangs/Ausgangs-Klemme 7 für gute
Eingabedaten in einem Zeitintervall und im Sinne eines Vorhandenseins guter Ausgangsdaten zu einer anderen Zeit wirksam
zu machen. In vielen Fällen wird es möglich sein, etwas Überlappung zwischen guten Eingangs- und guten Ausgangsdatenzeiten
zuzulassen, was eine Null-Verzögerung durch die Logik ermöglicht.
In einer Packungsanordnung, in welcher eine große Anzahl von
Verriegelungen und ihre entsprechenden UND-Schaltungen 10 auf einem einzelnen Kartenmodul oder Halbleiterchip enthalten
sind, ist die Einsparung an Eingangs/Ausgangs-Stiften bedeutsam, weil die Eingabe/Ausgabe-Leitungen für jede Verriegelung
vorgesehen sein muß, wohingegen eine gemeinsame Klemme, wie 5 oder 8 oder 11, gewöhnlich für alle Verriegelungen
vorgesehen sein kann. In einer Packungsanordnung mit beispielsweise acht Verriegelungen auf einer einzelnen
Montierungsstruktur ist damit die Zahl der Klemmen von neunzehn auf elf reduziert.
- 9 2098U/1 153
Zu dieser Zeit ist auf die Gatterdaten zu den Verriegelungen
und auf die Gatterausgangsdaten von den Verriegelungen zu anderen Gebrauchsschaltungen zu achten. In der Datenverarbeitungsausrüstung
findet man typischerweise gewöhnlich, daß die Eingangsdaten ebenso wie durch eine UND-Schaltung
12 torgeschaltet werden und man findet, daß die Ausgangsdaten durch eine UND-Schaltung wie 15 torgeschaltet werden.
Die Torschaltungen, wie 12 und 15 wurden demgemäß normalerweise
für jede Verriegelung vorgesehen sein. Der alleinige, zur Erreichung der Verbesserung erforderliche Zusatz ist
die Einbeziehung der UND-Schaltung 10.
Die Arbeitsweise der Verriegelung 1 mit der ihr zugeordneten UND-Schaltung 10 ähnelt wesentlich der Arbeitsweise der
oben beschriebenen Verriegelung 1. Außerdem wird der an der Verriegelungsausgangsklemme 9 existierende logische
Wert auf die gemeinsame Eingangs/Ausgangs-Klemme 7 gegeben, wenn ein logischer Eins-Wert (relativ negativ) der Klemme
11 zugeführt wird, die den zweiten Eingang zur UND-Schaltung 10 bildet.
Wenn die Verriegelung 1 rückzustellen ist, d. h. wenn ein logisches Null-Signal auf die Klemme 5 gegeben wird, dann
muß auch ein logisches UND-Signal der Klemme 11 zugeführt werden, um die Verriegelungsausgangsklemme 9 von der gemeinsamen
Eingabe/Ausgabe-Klerame 7 zu trennen. Wenn diese Trennung
der Klemme 9 von der Klemme 7 durch das Signal der Klemme 11 nicht vorgesehen wäre, dann würde es nicht möglich
sein, die Verriegelung in einen Zustand zurückzustellen, welcher der logischen Null-Eingabe von der UND-Schaltung
12 entspricht, während ein logisches Eins-Signal aus einem vorhergehenden Einstell/Rückstell-Zyklus noch auf
die Klemme 7 von der Klemme 9 über die UND-Schaltung 10 gegeben wird. Wenn, spezifischer, zwei negative UND-Schaltungen,
wie 10 und 12, ihre Ausgänge zueinander punktge-
209844/1153
- ίο -
- ίο -
odert ("DOT-ORed") haben, wird irgendeine der Schaltungen
10 oder 12, welche ein logisches Eins-Signal erzeugen, ein
logisches Null-Ausgangssignal aus der anderen UND-Schaltung übersteuern. Die Kontrolle des zweiten Einganges zur UND-Schaltung
10 (oder mancher anderer äquivalenter trennender Schaltung, wie sich später an Hand der Fig. 5 zeigen läßt)
ist deshalb erforderlich.
Die Fig. 2 stellt ein Zeitdiagramm für die Art der Kontrolle
der Arbeitsweise der beispielsweisen Ausführungsform der
Erfindung nach Fig. 1 dar. Wie oben gezeigt, sind die logischen Null-Signale die oberen oder relativ positiven Pegel
im Zeitplan, und logische Eins-Signale sind die niederen oder relativ negativen Pegel im Zeitplan. In dem
Steuerungsdiagramm nach Fig. 2 sind die den Leitungen 1$
und 14· und den Klemmen 11, 7i 5 zugeführten Signale mit A,
B, C, D und E bezeichnet. Das Signal(L (an der Klemme 9)
zeigt in seinem unteren Pegel den Zustand der Verriegelung an, wenn diese eingestellt worden ist, und erhält die folgende
Anlegung eines logischen Eins-Signals an ihren Eingang 7.
Wie aus dem Zeitablaufplan zu ersehen ist, verläuft der Signalpegel D an der Eingangsklemme 7 an der Führungskante
des relativ negativen logischen Eins-Signals B, das auf der Kontroll-Leitung 14 gleichzeitig jnit dem Dateneingangs-
/erscneint
signal A auf der Leitung 15, die sich in ihrem logischen
Eins-Zustand befindet, zu negativen Werten.
Bei der Führungskante des positiv verlaufenden Einstell/
Rückstell-Signals E nimmt die Verriegelungl ihren logischen ^ins-Zustand (Signal L) an. Es gibt dort vor dem Erreichen
des logischen Eins-Zustandes eine kleine Verzögerung wegen der durch die Inverterschaltung 6 eingeführten Verzögerung
- 11 209844/1153
- li -
des logischen Eins-Signales am Einstell-Eingang zur UND-Schaltung
2. Die Verriegelung wird in diesem logischen Eins-Zustand gehalten bis die nächste Führungsflanke des
positiv verlaufenden Einstell/Rückstell-Signales E, das mit
einem logischen Null-Daten-Eingang der Schaltung 12 im
Eingang steht,auftritt.
Die Zeitdarstellung zeigt das positiv verlaufende Steuersignal C. Es macht die UND-Schaltung 10 durch Trennung des
Verriegelungsausganssxgnales L an der Klemme 9 von der gemeinsamen Eingangs/Ausgangs-Klemme 7 unwirksam, wobei an der
KIe:jne 7 ein logisches Null-Signal D erscheint· Dies ist
im Zeitdiagraiam dargestellt, um zu zeilen, was man in einer
Situation tun kann wo Ausgangssignale von 7 nur für eine
kurze Zeitperiode, welche der Verriegelungseinstellung folgt, abgeleitet werden können. Diese liegt zwischen dem negativ
verlaufenden Übergang des Einstell/Rückstell-Signales E und dem positiv verlaufenden Übergang des Kontrollsignales C.
Die Fig. 3 zeigt eine erfindungsgemäß modifizierte Polaritätshalteverriegelung,
die im wesentlichen dieselbe ist wie die Verriegelung nach Fig. 1 mit der Ausnahme, daß die
Kontrolle der zugeordneten UND-Schaltung 10 mit dem gle chen
Signal erreicht wird, das zur Einstellung und Rück stellung der Verriegelung benutzt wird. Da die Elemente
der Verriegelungen in den Figuren 1 und 3 im wesentlichen die gleichen sind, sind für entsprechende Bauelemente gleiche
Bezugszeichen vorgesehen.
Nach Fig. 3 enthält die Verriegelung 1 negative UND-Schaltungen 2 und 3 und eine negative ODER-Schaltung 4. Die negative
UND-Schaltung 10 koppelt die Ausgangsklemme 9 der
Verriegelung mit einer gemeinsamen Eingabe-Ausgabe-Klenme 7· Eine Einstell-Rückstell-Eingangsklemme 5 ist direkt mit
einem Eingang der UND-Schaltung 3 und mit einem Kontroll-Ein-.-:ang
der UND-Schaltung 10 verbunden.
209844/1153 -12-
Die Klemme 5 ist über einen Inverter 6 auch mit einem zweiten
Eingang der UND-Schaltung 2 verbunden. Die Gleichstrom-Rückstell-Eingangsklemme 8 bildet einen zweiten Eingang
zur negativen UND-Schaltung 3· Eine negative UND-Schaltung 12, die eine Dateneingabeleitung 13 und eine Steuereingangsleitung
14- enthält, liefert der Verriegelung 1 über die Klemme 7 Eingabedaten.
Die Ausgabedaten aus der Verriegelung 1 sind auf eine oder mehrere Verbraucher (nicht dargestellt) mit Hilfe einer
UND-Schaltung 15 torgeschaltet. Diese hat einen Eingang,
der mit der Klemme 7 verbunden ist. Sie hat einen zweiten Eingang, der mit einer Steuerleitung 16 verbunden ist, wenn
eine Zeitdifferenz zwischen dem Eingangssignal und dem Aus-, gangssignal erforderlich ist.
Die Ausführungsform nach Fig. 3 arbeitet im wesentlichen in der gleichen Weise wie diejenige nach Fig. 1 mit der Einschränkung,
daß die Kopplung der Verriegelungs-Ausgangsklemme 9 mit der geneinsamen Eingabe-Ausgabe-Klemme 7 bestimmt
ist durch spezifische Einstell-Rückstell-Signale, die auf die Klemme 5 gegeben werden.
In vielen Datenverarbeitungsfällen verhindert diese Einschränkung den Gebrauch der Ausführungsform nach Fig. 3
nicht. Der durch die Ausführungsform nach Fig. 3 gewonnene Vorteil besteht in der Eliminierung einer Kontroll-Eingangsklemme,
wie z. B. der Klemme 11 nach Fig. 1, was zu einer weiteren Herabsetzung der erforderlichen Anzahl von
Eingangs-Ausgangs-Klemmen führt.
Fig. 4- enthält ein Zeitdiagramm, welches eine Form der Arbeitsweise
der Schaltung nach Fig. 3 erläutert. Dabei sind dieselben Signalbezugszeichen wie im Falle der Fig. 1 für
- 13 209844/1153
die entsprechenden Signale gewählt. Die Mustereingangsdaten und Kontrollsignale A und B sind durch Bildung eines Ausgangssignales
Α·Β aus der UND-Schaltung 12 zur Anlegung an die Verriegelung 1 veranschaulicht.
Das Einstell-Rückstell-Signal E zeigt in seiner Darstellung
in Fig. 4 seinen positiv verlaufenden Übergang. Dieser bewirkt, daß das Ausgangssignal L an der Klemme 9 der Verriegelung
zu einem logischen Eins-Zustand beim Ansprechen des logischen Eins-Signales Α·Β verläuft und daß Έ die Eingangsbedingungen
der UND-Schaltung 2 erfüllt. Der negativ verlaufende Übergang des Einstell-Eückstellsignales E macht
die UND-Schaltung 10 wirksam, damit der logische Eins-Pegel des Signales L die Klemme 7 im logischen Eins-Zustand hält,
wenn das Eingangssignal Α·Β kurz darauf vom logischen Eins-Zustand in den logischen Null-Zustand geht. Das Signal L
bleibt in seinem logischen Eins-Zustand bis das Einstell-Eückstell-Signal
E zu einer Zeit auf positive Werte geht, wenn das Signal Α·Β positiv ist.
Fig. 5 veranschaulicht eine andere Ausführungsform der gemäß
der Erfindung verbesserten Verriegelung. Sie stimmt im wesentlichen mit der nach den Figuren 1 und 3 überein mit der
Ausnahme, daß das Erfordernis für eine Zwei-Eingabe-UND-Schaltung, z. B. 10, nicht mehr besteht. Die Bauelemente
der Fig. 5i welche jenen in den Figuren 1 und 3 entsprechen,
tragen das gleiche Bezugszeichen. Das gleiche gilt für die entsprechenden Signale·
Bei der Anordnung nach Fig. 5 werden die Signale A und B
auf die Leitungen 13 und 14- gegeben. Diese bilden Eingänge zu einer negativen UND-Schaltung 12 zur Eingabe von Eingangsdatensignalen
auf die Verriegelung 1 über eine gemeinsame Einyangs-Ausgangs-Klemme 7·
- 14 -
2 0 9 8 4 Λ/1153
Eine negative UND-Schaltung 15 zur Kopplung der Ausgange'- '- signale
aus der Verriegelung auf den Verbraucher (ni-chir
dargestellt) umfaßt eine Kontroll-Eingangsleitung 16 und einen zweiten Eingang, der mit der Klemme 7 verbunden ist,
wenn eine Zeitdifferenz zwischen dem Eingangs-Signal und dem Ausgangs-Signal benötigt wird.
Die Verriegelung 1 enthält negative UND-Schaltungen 2 und
3 und eine negative ODER-Schaltung 4. Die Einstell-Eingangsklemme
5 ist direkt an einen Eingang der UND-Schaltung 3 angeschlossen und ist mit einem Eingang der UND-Schaltung
2 über die drei Inverterschaltungen 20} 21 und 22 verbunden.
Die Verriegelungs-Ausgangsklemme 9 ist mit der Klemme 7 über einen nichtinvertierenden Signalverstärker
23 verbunden.
Ein Signal G, welches dem an der Verriegelungsausgangsklemme 9 herrschenden Signalpegel L entspricht, wird mit einer
leichten Verzögerung in den Signalpegeländerungen infolge der dem Verstärker anhaftenden Verzögerung auf die Klemme
7 gegeben.
Eine der Funktionen des Kontroll-Eingangsignales C nach
Fig. 1 wird jetzt als Resultat der in Fig. 5 veranschaulichten Variation klar werden. Für jede der dargestellten
Verriegelungen muß die Sicherheit gegeben sein, daß die Verriegelung auf jenen Zustand eingestellt werden kann,
welcher einer logischen Null-Eingabe-Bedingung entspricht, wenn der Verriegelungs-Ausgangssignalpegel L einen logischen
Ein-Zustand hat und über die nichtinvertierende UND-Schaltung
10 nach Fig. 1 und 3 oder über den nichtinvertierenden Verstärker 23 nach Fig. 5 gekoppelt ist. In Bezug auf Fig·
1 wird spezifischer eine Bedingung angenommen, wo der Ausgang der UND-Schaltung 12 im logischen Null-Zustand ist
2098U/1153 -15-
221
und wo der Ausgang der UND-Schaltung IO im logischen Eins-Zustand
ist und wobei in diesem Falle das EinsteltRückstell-Signal E nach positiven Werten läuft.
Wenn nicht das logische Eins-Ausgangsignal aus der UND-Schaltung 10 von der Klemme 7 entfernt wird, hält die UND-Schaltung
2 die Verriegelung in einem Zustand, welcher einer logischen Eins-Eingabe entspricht, während das Signal E
positiv ist. Dann wird die UND-Schaltung 3 sie in diesem Zustande halten, wenn das Signal E negativ verlaufend ist.
Wenn nicht das Signal C an der Klemme 11 positiv verlaufend
ist während das Signal E positiv ist, um die UND-Schaltung 10 unwirksam zu machen, damit dem Signal D an der Klemme 7
ein positiver Verlauf ermöglicht wird, kann die Verriegelung 1 nicht in den logischen Null-Zustand zurückgeführt werden.
Eine Funktion des Signales C an der Klemme 11 besteht deshalb darin, ein Rückstellen unter diesen Bedingungen sicherzustellen.
Eine andere Funktion besteht in der Bestimmung wann das Signal der Klemme 7 als ein gültiges Ausgangssignal
für einen Verbraucher über die UND-Schaltung 15 verwendet werden kann.
Nach Fig. 3 ist diese Euckstellfunktion durch das Einstell-Rückstellsignal
E an der Klerjne 5 gegeben, welches die UND-Schaltung
10 unwirksam macht, wenn das Signal E während des Rückstellens positiv verlaufend wird.
Es· ist daher ersichtlich, daß im Falle der Fig. 5 Mittel
für die Sicherstellung des Rückstellens der Verriegelung 1 unter den oben festgestellten Bedingungen vorgesehen sein
müssen. Diese Funktion ist bei der erfindungsgemaßen Ausführungsform durch die Inverterschaltungen 20, 21 und 22
- 16 209844/1 1 53
geschaffen. Jede dieser Schaltungen hat eine Verzögerungszeit von der Eingabe bis zur Ausgabe für Signaländerungen
in Äquivalenz zur Eingabe-Ausgabe-Verzögerung des Verstärkers 23.
Für den Fall der Fig. 5 ist auch angenommen, daß die UND-Schaltungen
2 und 3 und die ODER-Schaltung 4- entsprechende
Eingabe-Ausgabe-Verzögerungen haben, da die verschiedenen logischen Bauelemente unter Benutzung derselben Technologie
konstruiert sind.
Im Falle der Fig. 5 ist angenommen, daß, wenn das Einstell-Rückstell-Signal
E positiv verläuft, das Signal L im logischen Eins-Zustand, das Ausgangssignal G des Verstärkers ·
23 im logischen Eins-Zustand und der Ausgang der UND-Schaltung 12 im logischen Null-Zustand ist. Da die UND-Schaltung
12 und der Verstärker 23 zueinander punktgeodert ("DOT-ORed")
sind, übersteuert ein logischer Eins-Ausgang G den logischen Null-Ausgang der UND-Schaltung 12. Auf die UND-Schaltung
2 wird auf diese Weise ein logisches Eihs-Signal gegeben.
Während der drei Verzögerungsintervallen, welche durch die Inverter 20, 21 und 23 gegeben sind, wird der Pegel des
Signales E, das auf den anderen Eingang der UND-Schaltung
22 gegeben wird, positiv. Am Ende des ersten Verzögerungsintervalles gehen der Ausgang der UND-Schaltung 2 und die .
ODER-Schaltung auf einen positiven Verlauf (die ODER-Schaltung 2 ist ein DOT-Oder der UND-Schaltungen 2, 3 und hat
keine Verzögerung.)Am Ende des zweiten Verzögerungs-Intervalles
geht das Ausgangssignal G des Verstärkers 23 auf einen positiven Verlauf.
Das Eingan:s-Signal D zur UND-Schaltung 2 geht daher auf
- 17 209844/1 1 53
einen positiven Verlauf, um die Verriegelungsschleife zu
unterbrechen ehe das Signal E* auf einen positiven Verlauf
geht.
Bas Zeitdiagramm nach Fig. 6 enthält einen willkürlich gewählten
Satz von Signaländerungen, um die Arbeitsweise der
Ausführungsform nach Fig. 5 zu veranschaulichen. Die willkürlich
ausgewählten ünderungen in den Signalen A und B nach Fig. 5 liefern einen Signal-A«B-Ausgang von der UND-Schaltung
12.
Das Einstell-Rückstell-Signal Ξ und sein wesentlich verzögertes
Komplementsignal Έ sind mit typischen Verzögerungsintervallen gezeigt. Das Signal D ist als eine ODER-Bildung
ies Signales Α·Β mit dem Ausgangssignal aus dem Verstärker 23 dargestellt. Das Ausgangssignal L, welches den Zustand
der Verriegelung 1 darstellt, ist gemäß den Wechseln in den Eingangssignalen A, B und E ändernd dargestellt.
Die durch die Bauelemente nach Fig. 5 verursachten Verzögerungen sind übertrieben dargestellt worden, so daß sie
mit dem Auge in Fig. 5 zu sehen sind. Es sei bemerkt, daß
das besondere Verzögerungsintervall für jedes Bauelement oder logische Schaltung von dem Typ der verwendeten Schaltungen (Technologie) abhängig ist.'In der bevorzugten Ausf'ihrungsform
der Erfindung hat jedoch jedes der Bauelemente dasselbe nominale Eingangs-Ausgangs-Signal-Änderungs-Verzögerungsintervall
und zwar wegen der gemeinsamen Technologie.
V/ie im Zusammenhang mit Fig. 1 gezeigt wurde, können die
Verriegelungen nach Fig. 3 und 5 von einem einzelnen Bord
οι- r L'odul ;,etra. en sein oder sie können in einem einzelnen
Halbl<:;ilerchip in Abhängigkeit von der angewandten
: ':<--.*,itolo;'}i.· t;rzeur;t .'jeiii. .j-ui1 -^n ;\-iu Lehen Boru, rlonni ο 1Ui-
- XO —
Halbleiterchip können auch mehr als e;ine Verriegelung aiafgebracht s e>in. . ·■ -.· ..... .;..-. .;;: ·./■.·. :·.·?ν ::.:.:.. ,!■'.. .■.:..·- ;..·,<..■■ -v.■:·„
Die Fig^^aeigt eine Ausführung§fopip der^ Erfindung,./bei r
der mehrere Verriegelungen in Abhängigjcfit von, dervSchaXtiing
und der angewandten Packungstechnologie auf,einer einzelnen
Karte ,Modul oder Chip vorgesehen seinkönnen. ;Iil ν - ; e
Auf einer ersten Struktur 31 sind dor^ eine :y
riegelungen 3OA - 3ON montiert. Jede Verriegelung hat eine besondere Dateneingangsklemme 3?A r- 32N. Eine Eingjabe^
tung enthält die Leitungen "ZuleitungrEingabe A" bis,,11
leitung-Eingabe N" in Kopplung mit .den entsprechenden ,
men 32A bis 32N über die UND-Schaltungen 35A- - 3?,?.,,,
Eine gemeinsame Torleitung "G-atterrEi^SSLbe A" macht alle
DliD-Schaltungen 33A bis 33N gleichzeitig für eine Kopplung
der Leitungen "Zuleitung-Eingabe A" bis "Zuleitung-Eiiigabe
N" auf ihre entsprechende Eingabeklemmen 32A bis 32$I. wirksam· ■ - . .'--I .;·..'.:. v· ■ ·. ;.;.-■ ■ ■-.. ■ ;■'.:
Eine Datenausgangszuleitung enthält die Leitungen "Zuleitung -Ausg. A" bis "Zuleitung-Ausg* N'1., Diese sind, entsprechend mit den Anschlüssen 32A bis 32N über die entsprechenden UND-Schaltungen 34A - 3^N gekoppelt.» Eine gemeinsame. Torleitung
"Gatter-Ausg. A" macht alle UND-Schaltuiigeii-.^.Abis
34N gleichzeitig wirksam, um die Anschlüsse 32A bis 32N.auf
die Leitungen "Zuleitung-Ausg. A" bis "Zuleitung-Ausg,/N" ;
zu koppeln. ■..··.·-... . - :-
Bei der Ausfuhrungsform nach .i^i'g. 7 wuTde. beispielsweise an»-
genommen, daß die Struktur 31 eine Mehrzahl von yerrie^e- ,
lungen 3OA bis 3OK einschließt, . weiche ein Register eine,s:i ;
Datenverarbeitungssys.tenies enthalte.n· Ei.?v zweites Register
?(' 3 8
des Systems ist auf einer ähnlichen Struktur 41 vorgesehen
und enthält die Verriegelungen 4OA bis 40N mit den gemeinsamen Eingangs-Ausgangs-Klemmen 42A bis 42N, die mit
den Dateneingabe- und Ausgabezuleitungen durch UND-Schaltungen 45A bis 43N bzw. 44A bis 44N gekoppelt sind. Die
Leitungen "Gatter-Eingabe NK bzw. "Gatter-Ausg. N" machen
die UND-Schaltungen 43A bis 43N und 44A bis 44N für eine Kopplung der gemeinsamen Eingangs-Ausgangs-Klemmen 42A bis
42N mit den Eingabe- und Ausgabe-Datenzuleitungen wirksam.
Bei der bevorzugten Ausführungsform der Erfindung ist eine
gemeinsame Einstell-Rückstell-Leitung 50 mit allen Registern
gekoppelt. Jedes Register, wie 31 und 41, hat seine besondere Einstell-Rückstell-Eingangsklemme 51 und 52·
Diese sind mit allen Verriegelungen des entsprechenden Registers verbunden. In ähnlicher Weise ist für alle Register
eine gemeinsame Gleichstrom-Rückstell-Leitung 53 vorgesehen. Jedes Register, wie 31 und 41, hat eine einzelne
Eingaogs-Gleichstrom-Rückstell-Klemme, wie 54 und 55·
Diese sind mit allen Verriegelungen ihres entsprechenden Registers verbunden·
Es ist ersichtlich, daß die gemeinsamen Eingabe-Ausgabi Klemmen, wie 32A bis 32N und 42A bis 42N, welche der gemeinsamen
Eingabe-Ausgabe-Klemme 7 nach Fig. 1, 3 und 5 entsprechen, davon abhängig sind, welche Ausführungsform
verwendet wird. Die Eingangskiemmen 51 und 52 entsprechen
der Klemme 5 jeder Aus f uhrung s fο rm. Die Klemmen 54 und 55
entsprechen der Klemme 8 jeder Ausführungsform.
Die UND-Schaltungen 33A bis 33N und 43A bis 43N entsprechen
der UND-Schaltung 12 jeder Ausführungsform. Die UND-Schaltungen 34A bis 34N und 44A bis 44N entsprechen der
UND-Schaltung 15 jeder Ausführungsform.
2 0 9 8 A A / 1 1 5 3 _ 20 _
Claims (1)
- Patentansprüche1.) Polaritäts-Halteverrie^elungsanordnung mit gemeinsamen Anschluß für die Daten-Eingabe-Ausgabe, insbesondere für datenverarbeitende Systeme, bei der eine Dateneingangsleitung Signale auf einem oder dem anderen von zwei Pegeln aufnehmen kann und bei der eine Ausgangsleitung und eine Einstell-Rückstell-Leitung vorgesehen sind, dadurch gekennzeichnet, daß eine logische Schaltung (10) den phasenfreien Ausgangsanschluß (9) der Polaritätshalteverriegelung (1) mit dem Dateneingangsanschluß (7) der Verriegelung (1) koppelt, so daß eine gemeinsame Daten-Eingabe-Ausgabe-Klemme entsteht, und daß logische Bauelemente wirksam werden, wenn der zweite Signalpegel auf die Einstell-Rückstell-Leitung zur Anlegung auf den Ausgang der logischen Schaltung gegeben wird, wobei selektiv Verriegelungsausgangssignale auf der Dateneingangsleitung entstehen.2.) Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Paar negativer UND-Schaltungen (2, 3) vorgesehen ist, deren Ausgänge die Eingangssignale für eine negative ODER-Schaltung (4) bilden, daß von den auf die Eingangsklemme (5) gegebenen Einstell-Rückstellsignalen das Einstellsignal über einen Inverter (6) auf den Eingang der einen (2) der beiden negativen UND-Schaltungen (2, 3) gelangt und daß das Rückstellsignal direkt auf den Eingang der anderen (3) der beiden UND-Schaltungen (2, 3) gelangen kann, wobei der zweite Eingang der einen negativen UND-Schaltung (2) mit der Daten-Eingangssignalklemme (7) verbunden ist.- 21. -20 9 8A Λ/1153j>.) Anordnung nach. Anspruch 2, dadurch, gekennzeichnet, daß der phasenfreie Ausgang der negativen ODER-Schaltung (4) an den einen Eingang einer weiteren und der Verriegelung (1) zugeordneten negativen ODER-Schaltung (10) angeschlossen ist, deren Ausgang (9) auf die Dateneingangsklemme (7) rückgeführt ist.4-.) Anordnung nach Anspruch 3» dadurch gekennzeichnet, daß ein zweiter Eingang (11) an der weiteren negativen ODER Schaltung (10) für die Eingabe von Kontrollsignalen (C) vorgesehen ist.5o) Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Verriegelungsanordnung (1) samt einer dieser zugeordneten negativen UND-Schaltung (10) auf einer einzelnen Montagestruktur (17), einer Schaltungskarte, einem Modul oder auf einem Halbleiterchip gebildet sind.6.) Anordnung nach, den Ansprüchen 1 bis 5» dadurch gekennzeichnet, daß eine einzelne Montagestruktur für die Verriegelungsanordnung (1) Anschluß- und Verbindungsstifte für die Verbindung mit anderen Schaltungen trägt und daß ein gemeinsamer Eingabe-Ausgabe-Stift für die Verriegelung (1) vorgesehen ist.7.) Anordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß eine Signal-Verzögerungsvorrichtung vorgesehen ist.3.) Anordnung nach den Ansprüchen 1 bis 7» dadurch gekennzeichnet, daß der Verriegelung (1) Torschaltungen (12, 15) vorgeschaltet sind.- 22 -2098A4/11539·). Anordnung nach. Anspruch 8, dadurch gekennzeichnet, daß die der Verriegelung (1) vorgesetzten Torschaltungen negative UND-Schaltungen (12, 15) enthalten.10.) Anordnung nach den Ansprüchen 1 "bis 9» dadurch gekennzeichnet, daß eine Kontrolle der der Verriegelung (1) zugeordneten logischen Schaltung (10) mit dem gleichen Signal erreicht wird, das zur Einstellung und Rückstellung der Verriegelung (1) dient (Fig. 3)·209844/ 1153Lee rseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12109871A | 1971-03-04 | 1971-03-04 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2210541A1 true DE2210541A1 (de) | 1972-10-26 |
DE2210541B2 DE2210541B2 (de) | 1980-01-31 |
DE2210541C3 DE2210541C3 (de) | 1980-09-25 |
Family
ID=22394531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2210541A Granted DE2210541B2 (de) | 1971-03-04 | 1972-03-04 | Polaritäts-Halteverriegelungsanordnung mit Eingangs-Verknüpfungsschaltungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3679915A (de) |
JP (1) | JPS538182B1 (de) |
DE (1) | DE2210541B2 (de) |
FR (1) | FR2166799A5 (de) |
GB (1) | GB1334508A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2449984A1 (de) * | 1973-12-10 | 1975-06-12 | Ibm | Verriegelungsschaltung |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3784918A (en) * | 1972-10-20 | 1974-01-08 | Rca Corp | Storage circuits |
USRE29917E (en) * | 1973-09-13 | 1979-02-20 | Naigai Industries, Inc. | Logic circuit equivalent to a relay contact circuit |
JPS5054047U (de) * | 1973-09-13 | 1975-05-23 | ||
US4019144A (en) * | 1975-09-12 | 1977-04-19 | Control Data Corporation | Conditional latch circuit |
US4274017A (en) * | 1978-12-26 | 1981-06-16 | International Business Machines Corporation | Cascode polarity hold latch having integrated set/reset capability |
US4564772A (en) * | 1983-06-30 | 1986-01-14 | International Business Machines Corporation | Latching circuit speed-up technique |
US4692633A (en) * | 1984-07-02 | 1987-09-08 | International Business Machines Corporation | Edge sensitive single clock latch apparatus with a skew compensated scan function |
FR2864730B1 (fr) * | 2003-12-26 | 2006-03-17 | Temento Systems | Dispositif de memorisation |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3524080A (en) * | 1966-09-26 | 1970-08-11 | Burroughs Corp | Complementary storage and driver flip-flop circuits |
US3569842A (en) * | 1968-07-29 | 1971-03-09 | Bendix Corp | Pulse delay circuit |
-
1971
- 1971-03-04 US US121098A patent/US3679915A/en not_active Expired - Lifetime
-
1972
- 1972-01-31 GB GB435172A patent/GB1334508A/en not_active Expired
- 1972-02-14 FR FR7205456A patent/FR2166799A5/fr not_active Expired
- 1972-02-24 JP JP1853772A patent/JPS538182B1/ja active Pending
- 1972-03-04 DE DE2210541A patent/DE2210541B2/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2449984A1 (de) * | 1973-12-10 | 1975-06-12 | Ibm | Verriegelungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
DE2210541B2 (de) | 1980-01-31 |
DE2210541C3 (de) | 1980-09-25 |
US3679915A (en) | 1972-07-25 |
JPS538182B1 (de) | 1978-03-25 |
FR2166799A5 (de) | 1973-08-17 |
GB1334508A (en) | 1973-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3544820C2 (de) | ||
DE2556274C2 (de) | Programmierbare logische Schaltung | |
DE3535436C2 (de) | ||
DE2210541A1 (de) | Polantatshalteverriegelungsanordnung mit einem gemeinsamen Anschluß fur die Daten Eingabe Ausgabe, insbesondere für datenverarbeitende Systeine | |
DE3543471C1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE2636957C2 (de) | Zahnärztliches Gerät mit mehreren Instrumenten | |
DE2414874A1 (de) | Synchrones schieberegister mit serienund paralleleingabe und grundstelleingang | |
DE1806172A1 (de) | Prioritaetsschaltung | |
DE3314655A1 (de) | Cmos-pufferverstaerker | |
DE3531599C2 (de) | ||
DE2312648C3 (de) | Datenverarbeitungsgerät | |
DE4415940B4 (de) | Vorrichtung und Verfahren zur Sicherheitssteuerung mit analogem Leistungsausgang | |
DE2237579C3 (de) | Taktgesteuerte Master-Slave-Kippschaltung | |
DE3246212A1 (de) | Steuereinrichtung mit gespeichertem programm | |
DE2724032A1 (de) | Digitale speicherzelle | |
DE1277332B (de) | Schaltungsanordnung zum Speichern von 1-aus-n-Informationen | |
DE2540785C2 (de) | Schaltungsanordnung zur Steuerung des Informationsflusses in taktgesteuerten Einrichtungen, zum Beispiel Steuerwerken von Datenverarbeitungseinrichtungen | |
DE3718469C2 (de) | ||
DE1537956C3 (de) | Torschaltung für Impulse mit polaritätsspeichernder Eigenschaft | |
DE3637158C2 (de) | ||
DE2513153C3 (de) | Bausteinschaltung mit mehreren Verknüpfungsgliedern für unterschiedliche Verknüpfungsfunktionen | |
DE1083074B (de) | Kombinierte UND-Torschaltung | |
DE1487826C (de) | Schaltungsanordnung zur prioritätsgerechten Datenübertragung | |
DE1186505B (de) | Schaltungsanordnung zur Durchfuehrung der logischen NODER-Funktion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |