DE2210541B2 - Polaritäts-Halteverriegelungsanordnung mit Eingangs-Verknüpfungsschaltungen - Google Patents
Polaritäts-Halteverriegelungsanordnung mit Eingangs-VerknüpfungsschaltungenInfo
- Publication number
- DE2210541B2 DE2210541B2 DE2210541A DE2210541A DE2210541B2 DE 2210541 B2 DE2210541 B2 DE 2210541B2 DE 2210541 A DE2210541 A DE 2210541A DE 2210541 A DE2210541 A DE 2210541A DE 2210541 B2 DE2210541 B2 DE 2210541B2
- Authority
- DE
- Germany
- Prior art keywords
- input
- circuit
- signal
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Logic Circuits (AREA)
- Pulse Circuits (AREA)
Description
Die Erfindung bf trifft eine Polaritäts-Halteverriegelungsanordnung
mit Eingangs-Verknüpfungsschaltungen, deren Ausgänge geodert sind, mit einer Dateneingangsleitung,
die Signale mit dem einen oder dem anderen von zwei Pegeln aufnimmt, insbesondere für
datenverarbeitende Systeme, mit einer Einstell-Rückstell-Leitung, die direkt an einen Eingang einer
Eingangs-Verknüpfungsschaltung und über ein Invertierglied an einen Eingang einer anderen Eingangs-Verknüpfungsschaltung
angeschlossen ist, mit einer Datenausgangsleitung, die an den phasenfreien Ausgangsanschluß
angeschlossen ist, dessen Signalpegel dem Pegel auf der Dateneingangsleitung folf!, wenn der Einstell-Rückstell-Leitung
ein erster Spannungspegel aufgeprägt ist, mit einer Rückführung vom phasenfreien
Ausgangsanschluß zu einem Eingang eines Eingangs-Verknüpfungsgliedes, wobei beim zweiten Spannungspegel auf der Einstell-Rückstell-Leitung der phasenfreie
Ausgangsanschluß auf einem Pegel gehalten wird, der demjenigen entspricht, der in der Zeitspanne besteht,
wo der Einstell-Rückstell-Leitung der erste Spannungspegel aufgeprägt ist.
In ihrer einfachsten Form kann die Polaritätshalteverriegelung
ein Paar Eingabe-UND-Schaltungen aufweisen, deren Ausgänge geodert sind. Der phasenfreie
Ausgang der Verriegelung wird als Eingabe auf eine der UND-Schaltungen zurückgeführt. Die Daten werden
einem Eingang der anderen UND-Schaltungen aufgeprägt. Eine Einstell-Rückstell-Leitung ist direkt als
Eingang der einen UND-Schaltung angeschlossen. Sie ist auf dem Wege über einen Inverter mit einem zweiten
Eingang der anderen UND-Schaltung gekoppelt.
Für eine Polaritäts-Haltevernegelungsanordnung der
eingangs beschriebenen Art besteht nun die Erfindung darin, daß eine logische Schaltung den phasenfreien
Ausgangsanschluß der Polaritäts-Halteverriegelungsanordnung mit dem Dateneingangsanschluß der Verriegelung
koppelt, so daß eine gemeinsame Daten-Eingabe-Ausgabe-Klemme entsteht, und daß die logische
Schaltung dsm phasenfreien Ausgangsanschluß dann mit dem Dateneingangsanschluß verbindet, wenn der
zweite Signalpegel auf die Einstell-Rüekstell-Leitung
gegeben wird, wodurch selektiv Verriegelungsausgangssignale auf der Dateneingangsleitung entstehen.
Wenn der Einstell-Röckstell-Leitung ein logischer
Null-Spannungspegel aufgeprägt wird, dann folgt der Spannungspegel auf der phasenfreien Ausgabe der
Dateneingabespannung. Wenn danach die Einstell-RQckstell-Leitung einen logischen Eins-Spannungspegel
erfährt, dann bewirkt die eine UND-Schaltung zusammen mit der Rückführungsverbindung, daß die Verriegelung
in einem logischen Zustand gehalten wird, der demjenigen entspricht, welcher in dem Augenblick
besteht, wo der Einstell-Rückstell-Leitung das logische
Eins-Signal aufgeprägt wird. Eine Funktion des Inverters besteht in der Schaffung einer Verzögerung,
die ein erfolgreiches Einstellen der Verriegelung gewährleistet
Polaritätshalteverriegelungen sind in der Lage, von der vorliegenden, in anderer Weise eingerichteten
Verbesserung Gebrauch zu machen. So sind zum Beispiel ein Paar von UND-Inverter-Schaltungen mit
den Eingängen einer ODER-Inverter-Schaltung gekoppelt,
die eine phasenfreie Rückführung zu einer der UND-Inverter-Schaltungen enthält. Ein spezifisches
Beispiel einer mehr sophistisch dargestellten Hochgeschwindigkeits-Daten-Polaritäts-Verriegelung
ist in der amerikanischen Patentschrift 35 05 366 gezeigt. Nach
dieser Patentschrift sind ein Paar Plus-ODER-Schaltungen wie die Polaritätshalteverriegelung zugeordnet. Es
ist einzusehen, daß eine Plus-ODER-Schaltung das Äquivalent einer Minus-UND-Schaltung ist und daß die
Verriegelungen funktionsmäßig äquivalent sind.
Bei einer vorteilhaften Ausführung der Erfindung sind eine oder mehrere Polaritätshalteverriegelungen auf
einem einzelnen Halbleiterchip hergestellt oder alternativ auf einem einzelnen Bord montiert, um zu einer
wesentlichen Reduktion der Zahl der Eingangs-Ausgangs-Verbindung, die durch den Chip bzw. den Bord
erforderlich werden, zu gelangen.
Bei einer besonderen Ausführungsform der Erfindung bildet die F.instell-Rückstell-Leitung auch den Steuereingang
zur ersten UND-Schaltung. Bei einer anderen Ausführungsform ist das Erfordernis für einen Steuereingang
zur ersten UND-Schaltung durch Schaffung einer ausreichenden Verzögerung zwischen der Einstell-Rückstell-Eingabe
und der invertierten Verriegelungseingabe eliminiert, um die Unterbrechung der Rückführung vom phasenfreien Verriegelungsausgang
und dem Dateneingabeleiter zu ermöglichen, damit das Rückstellen der Verriegelung derart gewährleistet ist,
daß sie erneut zugeführten Eingabedaten »folgen« kann.
Nachstehend sei ein Abriß der Beschreibung der erfindungsgemäßen Anordnung gegeben:
Eine logische Schaltung koppelt den phasenfreien Ausgangsanschluß einer Polaritätshalteverriegelung mit
der Dateneingargsklemme der Verriegelung, um eine gemeinsame Daten-Eingangs-Ausgangs-Klemme zu
schaffen. Dies ist besonders bei stark integrierten, monolithisch hergestellten Schaltungen nützlich, wo das
erreichbare Ausmaß der logischen Funktion gewöhnlich durch die Anzahl der EingangsAusgangs-Sliftverbindungen
begrenzt ist, die eher zugänglich sind als eine Anzahl von auf einem einzelnen Halbleiterchip gebildeten
Transistorschaltungen.
Die verbesserte Verriegelung ist indessen auch für eine Reduzierung der Anzahl von Eingabe-Ausgabe-Klemmen
in gedruckten Schaltungskarten für dicht gepackte elektronische Schaltungen nützlich, da sie
auch eher auf Stiftbegrenzungen als auf Begrenzungen durch elektronische Bauelemente stößt,
Torschaltungen außerhalb des Halbleiterchips (oder Karte) und in einigen Fällen Torelemente der logischen
Schaltung bestimmen die Zeitintervalle, wenn gute Eingabedaten und gute Ausgabedaten an der gemeinsamen
Eingabe-Ausgabe-Klemme existieren. In manchen Fällen können Ausgangsdaten früher verfügbar gemacht
sein als es sonst durch sorgfältigen Gebrauch der Eingabedaten selbst als gute Ausgangsdaten während
der Einstellzeit der Verriegelung möglich ist, d. h. das Eingabe-Signal zur Verriegelung ist schneller verfügbar
als ihr Ausgangswert, und mit der gemeinsamen Eingabe-Ausgabe-Klemme kann ihr Eingangssignal als
Ausgangssignal benutzt werden ehe der Verriegelungsausgang verfügbar wird (ein Eingang der Ausgangssignalverzögerung
von Null).
Die Erfindung sei nachstehend an Hand der schematischen Zeichnungen für beispielsweise Ausführungsformen
näher erläutert Aus der folgenden Beschreibung ergeben sich weitere Erfindungseigenschaften,
technische Vorteile und Weiterbildungen der Erfindung.
Die F i g. 1,3 und 5 zeigen verschiedene Ausführungsformen einer Polaritätshalteverriegelung mit den
Verbesserungen nach der Erfindung.
Die F i g. 2,4 und 6 sind Zeitdiagramme und zeigen die
Arbeitsweise der Ausführungsformen nach den F i g. 1 bzw. 3 bzw. 5 beim Ansprechen auf ausgewählte Daten
und Steuersignale.
Die F i g. 7 zeigt schematisch den Eingabe-Ausgabe-Tormechanismus bei einer Anzahl von Verriegelungen,
die von einem einzelnen Packungselement zum Beispiel Halbleiterchip oder Bord getragen werden.
Fig. 1 zeigt eine Polaritätshalteverriegelung 1. Sie enthält ein Paar negativer UND-Schaltungen 2 und 3
(alle relativ negativen Eingaben liefern ein relativ negatives Ausgangssignal). Die Ausgänge dieser Schaltungen
bilden Eingangssignale für eine negative ODER-Schaltung 4 (ein relativ negativer Einj,;ibewert
produziert einen relativ negativen Ausgangswert).
Auf die Eingangsklemme 5 werden die Einstell-Rücksiellsignale
gegeben. Sie ist direkt mit einem Rückstell-Eingang der UND-Schaltung 3 verbunden. Diese
Klemme 5 ist ferner über eine SignaiinverierschaUung 6
an den Eingang der UND-Schaltung 2 angeschlossen.
Die Daten-Eingangssignale werden der Klemme 7 aufgeprägt.
Diese bildet den zweiten Eingang der UND-Schaltung 2. Die Eingangsklemme 8 empfängt die Gleichstromrückstellsignale
(normalerweise auf einem logischen Eins-Pegel? Diese Klemme 8 bildet einen zweiten
Eingang zur UND-Schaltung 3. Eine Rückführungsverbindung
von dem phasenfreien AusgangsanschluD 9 der Ve. fiogelung 1 bildet einen dritten Eingang zur
UND-Schaltung 3.
Die oben beschriebene Polaritätsverrie^elung ist mit
Klemme 7 für die Dateneingabesignale und mit Klemme 9 für die Datenausgabesignale von an sich bekanntem
Typ. Um die Verriegelung in einen Zustand zu bringen, welcher dem logischen Eins-Niveau oder Null-Pegel
eines der Klemme 7 zugeführten Signals entspricht, gibt man ein logisches Null-Signal (relativ positiv) auf die
Klemme 5. Dieses Signal wird durch die Schaltung 6 invertiert, um ein logisches Eins-Signal (relativ negativ)
am Einstell-Eingarg der negativen UND-Schaltung 2 zu
bilden. Damit kommt das Signal an der Ausgabekiemme 9 zu einem logischen Eins-Pegel oder Null-Pegei,
entsprechend dem Signalpegel an der Daten-Eingangsklemme 7.
Kurz danach wird der Klemme 5 ein logisches Eins-Signal zugeführt, wodurch die UND-Schaltung 3
den Signalpegel an der Ausgangsklemme 9 folgendermaßen aufrechterhält: Außer wenn die Schaltung
speziell zurückgestellt ist (zum Beispiel Systemrückstellung in einer Datenverarbeitungseinheit), wird ein
logisches Eins-Signal immer an der Eingangsklemme 8 aufrechterhalten. Wenn daher in dem Augenblick, wo
der Signalpegel an der Klemme 5 in den logischen Eins-Pegel geht (relativ negativ), an den Klemmen 8 und
9 logische Eins-Niveaus bestehen, wird die UND-Schaltung 3 einen logischen Eins-Ausgang bilden, womit die
ODER-Schaltung 4 veranlaßt wird, einen logischen Eins-Ausgang zu produzieren. Dadurch wird die
Verriegelung im logischen Eins-Zustand gehalten. Wenn andererseits die Klemme 9 auf einem logischen
j-tnnn 'tr* A η f I
nicht Genüge getan, wodurch die Verriegelung im logischen Null-Zustand bleibt.
Wenn die Klemme 5 in den logischen Eins-Zustand geht, dann verzögert die Inverterschaltung 6 die
Änderung der Einstell-Leitung von der logischen Eins
zur logischen Null, so daß die UND-Schaltung 3 wirksam wird, um die Verriegelung 1 in ihrem logischen
Zustand zu hallen bevor die UND-Schaltung 2 durch den logischen Null-Zustand auf der Einstell-Leitung
unwirksam gemacht wird.
Gemäß der Erfindung hat eine negative UND-Schaltung 10 einen ersten, mit der Verriegelungs-Ausgangsklemme
9 verbundenen Eingang und mit der Daten-Eingangsklemme 7 verbundenen Ausgang. Eine .Steuer-Eingangsklemme
11 bildet einen zweiten Eingang zur UND-Schaltung 10.
Auf die Daten-Eingangsklemme 7 werden Daten mit Hilfe einer UND-Schaltung 12 gegeben, die eine
Dateneingabeleitung 13 und eine Steuersignal-Eingangsleitung 14 hat. Der Ausgang der UND-Schaltung
ist mit der Dateneingangsklemme 7 verbunden. Die Vcrnegelungsausgangsdaten werden von der Klemme 7
abgeleitet und auf eine negative UND-Schaltung 15 gegeben. Eine Torsteuerleitung 16 bildet einen zweiten
Eingang zur UND-Schaltung 15. wenn eine Zeitdifferenz zwischen dem Eingabesignal und dem Ausgangssignal
erforderlich wird.
Um die Vorteile der Erfindung auszuführen, wird angenommen, daß die Verriegelung 1 und deren
zugeordnete UND-Schaltung 10 auf einer einzelnen Montagestruktur 17 in einer Gesamtpackungsanordnung
enthalten sind. Dies kann in Form diskreter Bauelemente sein, die auf einer Schaltungskarte 17
montiert sind und welche Eingangs-Ausgangs-Stifte 5,7,
8 und 11 enthält, oder in der Form monolithisch fabrizierter Halbleiterbauelemente, die auf einem
keramischen Modul 17 aufgebracht sind, oder in größeren integrierten Schaltungen mit einer großen
Anzahl von Verriegelungen 1. jeder mit ihrer entsprechenden UND-Schaltung 10, die auf einem einzelnen
Halbleiterchip 17 gebildet ist, wobei jede Anordnung Eingangs-Ausgangs-Stifte, wie 5,7,8 und 11, hat.
Auf diese Weise umfaßt in bezug auf die gemeinsame Montierung oder Packungsstruktur 17 die Klemme 7 für
jede Verriegelung 1 sowohl eine Dateneingangsklemme als auch eine Datenausgabeklemme, einerlei ob Karte,
Keramikmodul oder Haibleiterchip vorgesehen ist.
Die UND-Schaltungen 12 und 15 und ihre Komroll-Eingänge
14 und 16 werden relativ zueinander zeitlich passend gesteuert, um so die gemeinsame Eingangs/
Ausgangs-Klemme 7 für gute Eingabedaten in einem Zeitintervall und im Sinne eines Vorhandenseins guter
Ausgangsdaten zu einer anderen Zeit wirksam zu machen. In vielen Fällen wird es möglich sein, etwas
Überlappung zwischen guten Eingangs- und guten Ausgangsdatenzeiten zuzulassen, was eine Null-Verzögerung
durch die Logik ermöglicht.
In einer Packungsanordung, in welcher eine große
Anzahl von Verriegelungen und ihre entsprechenden UND-Schaltungen 10 auf einem einzelnen Kartenmodul
oder Halbleiterchip enthalten sind, ist die Einsparung an Eingangs/Ausgangs-Stiften bedeutsam, weil die Eingabe/Ausgabe-Leitungen
für jede Verriegelung vorgesehen sein muß. wohingegen eine gemeinsame Klemme, wie 5 oder 8 oder 11. gewöhnlich für alle Verriegelungen
vorgesehen sein kann. In einer Packungsanordnung mit beispielsweise acht Verriegelungen auf einer einzelnen
von neunzehn auf elf reduziert.
Zu dieser Zeit ist auf die Gatterdaten zu den Verriegelungen und auf die Gatterausgangsdaten von
den Verriegelungen zu anderen Gebrauchsschaltungen zu achten. In der Datenverarbeitungsausrüstung findet
man typischerweise gewöhnlich, daß die Eingangsdaten ebenso wie durch eine UND-Schaltung 12 torgeschaltet
werden und man findet, daß die Ausgangsdaten durch eine ' 'ND-Schaltung wie 15 torgeschaltet werden. Die
Torschaltungen, wie 12 und 15. würden demgemäß normalerweise für jede Verriegelung vorgesehen sein
Der alleinige, zur Erreichung der Verbesserung erforderliche Zusatz ist die Einbeziehung der UND-Schaltung
10.
Die Arbeitsweise der Verriegelung 1 mit der ihr
J5 zugeordneten UND-Schaltung 10 ähnelt wesentlich der
Arbeitsweise der oben beschriebenen Verriegelung 1 Außerdem wird der an der Verriegelungsausgangsklemme
9 existierende logische Wert auf die gemeinsame Eingangs/Ausgangs-Klemme 7 gegeben, wenn ein
logischer Eins-Wert (relativ negativ) der Klemme 11 zugeführt wird, die den zweiten Eingang zur UND-Schaltung
10 bildet.
Wenn die Verriegelung I rückzustellen ist, d. h~ wenn
ein logisches Null-Signal auf die Klemme 5 gegeber wird, dann muß auch ein logisches UND-Signal det
Klemme 11 zugeführt werden, um die Verriegelungsausgangsklemme
9 von der gemeinsamen Eingabe/Ausgabe-Klemme 7 zu trennen. Wenn diese Trennung dei
Klemme 9 von der Klemme 7 durch das Signal dei Klemme 11 nicht vorgesehen wäre, dann würde es niehl
möglich sein, die Verriegelung in einen Tustanc zurückzustellen, welcher der logischen Null-Eingabe
von der UND-Schaltung 12 entspricht, während eir logisches Eins-Signal aus einem vorhergehenden Ein
stell/Rückstell-Zyklus noch auf die Klemme 7 von dei
Klemme 9 über die UND-Schaltung 10 gegeben wird Wenn, spezifischer, zwei negative UND-Schaltungen
wie 10 und 12. ihre Ausgänge zueinander punktgeoder (»DOT-OReD«) haben, wird irgendeine der Schaltun
gen 10 oder 12, welche ein logisches Eins-Signa erzeugen, ein logisches Null-Ausgangssignai aus dei
anderen UND-Schaltung übersteuern. Die Kontrollf des zweiten Eingangs zur UND-Schaltung 10 (odei
mancher anderer äquivalenter trennender Schaltung wie sich später an Hand der F i g. 5 zeigen läßt) is
deshalb erforderlich.
Die F i g. 2 stellt ein Zeitdiagramm für die Art de Kontrolle der Arbeitsweise der beispielsweisen Ausfüh
rtingsform der Erfindung nach Fig. I dar. Wie oben gezeigt, sind die logischen Null-Signale die oberen oder
relativ positiven Pegel im /.eilplan, und logische
Eins-Signale sind die niederen oder relativ negativen Pegel im Zeitplan. In dem Steuerungsdiagramm nach
Fig. 2 sind die den Leitungen 13 und 14 und den Klemmen 11,7,5 zugeführten Signale mil A, B, C, Dund
Einzeichnet. Das Signal L (an der Klemme 9) zeigt in seinem unteren Pegel den Zustand der Verriegelung an,
wenn diese eingestellt worden ist. und erhält die folgende Anlegung eines logischen Eins-Signals an ihren
Hingang 7.
Wie aus dem Zeitablaufplan zu ersehen ist. verläuft
der Signalpegel D an der F.ingangsklcmme / an der Führungskante des relativ negativen logischen F.ins-Signals
B. das auf der Kontroll-Leitung 14 gleichzeitig mit dem Datencingangssignal A auf der Leitung 13
erscheint, die sich in ihrem logischen Eins-Zustand befindet, zu negativen Wenen.
Bei der Führungskante des positiv verlaufenden EinMell/Rückstell-Signals E nimmt die Verriegelung
ihren logischen Eins-Zustand (Signal L) an. Es gibt dort vor dem Erreichen des logischen Eins-Zustandes eine
kleine Verzögerung wegen der durch die Inverterschaltung 6 eingeführten Verzögerung des logischen
Eins-Signals am Einstell-Signal zur UND-Schaltung 2. Die Verriegelung wird in diesem logischen Eins-Zustand
gehalten bis die nächste Führungsflanke des positiv verlaufenden Einstell/Rückstcll-Signals Zf, das mit einem
logischen Null-Daten-Eingang der Schallung 12 im jo
Ei.igang steht, auftritt.
Die Zeitdarstellung zeigt das positiv verlaufende Steuersignal C. Es macht die UND-Schaltung 10 durch
Trennung des Verriegelungsausgangssignals L an der Klemme 9 von der gemeinsamen Eingangs/Ausgangs- π
Klemme 7 unwirksam, wobei an der Klemme 7 ein logisches Null-Signal D erscheint. Dies ist im Zeitdiagramm
dargestellt, um zu zeigen, was man in einer Situation tun kann wo Ausgangssignale von 7 nur für
eine kurze Zeitperiode, welche der Verriegelungseinstellung folgt, abgeleitet werden können. Diese liegt
zwischen dem negativ verlaufenden Übergang des Einstell/Rückstell-Signals fund dem positiv verlaufenden
Übergang des Kontrollsignals C.
Die Fig.3 zeigt eine erfindungsgemäß modifizierte Polaritätshalteverriegelung, die im wesentlichen dieselbe
ist wie die Verriegelung nach Fig. 1 mit der Ausnahme, daß die Kontrolle der zugeordneten
UND-Schaltung 10 mit dem gleichen Signal erreicht wird, das zur Einstellung und Rückstellung der so
Verriegelung benutzt wird. Da die Elemente der Verriegelungen in den F i g. 1 und 3 im wesentlichen die
gleichen sind, sind für entsprechende Bauelemente gleiche Bezugszeichen vorgesehen.
Nach Fig.3 enthält die Verriegelung 1 negative
UND-Schaltungen 2 und 3 und eine negative ODER-Schaltung 4. Die negative UND-Schaltung 10 koppelt
die Ausgangsklemme 9 der Verriegelung mit einer gemeinsamen Eingabe-Ausgabe-Klemme 7. Eine Einslell-Rückstell-Eingangsklemme
5 ist direkt mit einem M Eingang der UND-Schaltung 3 und mit einem Kontroll-Eingang der UND-Schaltung 10 verbunden.
Die Klemme 5 ist Ober einen Inverter 6 auch mit einem zweiten Eingang der UND-Schaltung 2 verbunden.
Die Gleichstrom-Rückstell-Eingangsklemme 8 bildet einen zweiten Eingang zur negativen UN D-Schaltung
3. Eine negative UND-Schaltung 12, die eine Dateneingabeleitung 13 und eine Steuereingangsleitung
14 enthält, liefert der Verriegelung 1 über die Klemme 7 Eingabedaten.
Die Ausgabedaten aus der Verriegelung I sind auf eine oder mehrere Verbraucher (nicht dargestellt) mit
Hilfe einer UND-Schaltung 15 torgeschaltet. Diese hat einen Eingang, der mit der Klemme 7 verbunden ist. Sie
hat einen zweiten Eingang, der mit einer Steuerleistung 16 verbunden ist, wenn eine Zeitdifferenz zwischen dem
Eingangssignal und dem Ausgangssignal erforderlich ist.
Die Ausführungsform nach F i g. 3 arbeitet im wesentlichen in der gleichen Weise wie diejenige nach
Fig. I mit der Einschränkung, daß die Kopplung der
Verricgelungs-Aiisgangsklemme 9 mit der gemeinsamen
Eingabe-Ausgabe-Klemme 7 bestimmt ist durch spezifische Einstell-Rückstell-Signale, die auf die Klemme
5 gegeben werden.
In vielen Datenverarbeitiingsfällen verhindert diese
F.inschränkung den Gebrauch der Ausführungsform nach F 1 g. 3 tuchi. Der uurcii uic ÄuMÜniungSiuinl i'iäCii
F ig. 3 gewonnene Vorteil besteht in der Eliminierung
einer Kontroll-Eingangsklemme, wie z. B. der Klemme Il nach Fi g. I, was zu einer weiteren Herabsetzung der
erforderlichen Anzahl von Eingangs-Aiisgangs-Klemmen
führt.
F i g. 4 enthält ein Zeitdiagramm, welches eine Form
der Arbeitsweise der Schaltung nach Fig. 3 erläutert. Dabei sind dieselben Signalbezugszeichen wie im Falle
der F i g. I für die entsprechenden Signale gewählt. Die Mustereingangsdaten und Kontrollsignale A und flsind
durch Bildung eines Ausgangssignals A ■ B aus der UND-Schaltung 12 zur Anlegung an die Verriegelung 1
veranschaulicht.
Das Einstell-RückstellSignal E zeigt in seiner Darstellung in Fig.4 seinen positiv verlaufenden
Übergang. Dieser bewirkt, daß das Ausgangssignal L an der Klemme 9 der Verriegelung zu einem logischen
Eins-Zustand beim Ansprechen des logischen Eins-Signals A ■ B verläuft und das Edie Eingangsbedingungen
der UND-Schaltung 2 erfüllt. Der negativ verlaufende Übergang des Einsteü-Rückstellsignals E macht die
UND-Schaltung 10 wirksam, damit der logische Eins-Pegel des Signals L die Klemme 7 im logischen
Eins-Zustand hält, wenn das Eingangssignal A ■ B kurz darauf vom logischen Eins-Zustand in den logischen
Null-Zustand geht. Das Signal L bleibt in seinem
logischen Eins-Zustand bis das Einstell-Rückstell-Signal F zu einer Zeit auf positve Werte geht, wenn das Signal
A ■ Öpositiv ist.
F i g. 5 veranschaulicht eine andere Ausführungsform der gemäß der Erfindung verbesserten Verriegelung.
Sie stimmt im wesentlicher mit der nach den F i g. 1 und j überein mit der Ausnahme, daß das Erfordernis für
eine Zwei-Eingabe-UND-Schaltung, z. B. 10, nicht mehr besteht Die Bauelemente der F i g. 5, welche jenen in
den F i g. 1 und 3 entsprechen, tragen das gleiche Bezugszeichen. Das gleiche gilt für die entsprechenden
Signale.
Bei der Anordnung nach F i g. 5 werden die Signale A und Sauf die Leitungen 13 und 14 gegeben. Diese bilden
Eingänge zu einer negativen UND-Schaltung 12 zur Eingabe von Eingangsdatensignalen auf die Verriegelung
1 über eine gemeinsame Eingangs-Ausgangs-Klemme 7.
Eine negative UND-Schaltung 15 zur Kopplung der Ausgangssignale aus der Verriegelung auf den Verbraucher
(nicht dargestellt) umfaßt eine Kontroü-Eingangsleitung
16 und einen zweiten Eingang, der mit der Klemme 7 verbunden ist, wenn eine Zeitdifferenz
zwischen dem Eingangs-Signal und dem Ausgangs-Signal benötigt wird.
Die Verriegelung I enthält negative UND-Schaltungen 2 und 3 und eine negative ODER-Schaltung 4. Die
Einstell-Eingangsklemme 5 ist direkt an einen Eingang der UND-Schaltung 3 angeschlossen und ist mit einem
Eingang der UND-Schaltung 2 über die drei Inverterschaltungen 20, 21 und 22 verbunden. Die Verriegelungs-Ausgangsklemme 9 ist mit der Klemme 7 über
einen nichtinvertierenden Signalverstärker 23 verbunden.
Ein Signal (7, welches dem an der Verriegelungsausgangsklemme 9 herrschenden Signalpegel L entspricht,
wird mit einer leichten Verzögerung in den Signalpegeländerungen infolge der dem Verstärker anhaftenden Verzögerung auf die Klemme 7 gegeben.
Eine der Funktionen des Kontroll-Eingangssignals C nach Fig. I wird jetzt als Resultat der in Fig. 5
veranschaulichten Variation klar werden. Für jede der dargestellten VciTicgciüfigcii i'fiüO die .Sicherheit gegeben sein, daß die Verriegelung auf jenen Zustand
eingestellt werden kann, welcher einer logischen Null-Eingabe-Bedingung entspricht, wenn der Verriegelungs-Ausgangssignalpegel L einen logischen Ein-Zustand hat und über die nichtinvertierende UND-Schaltung 10 nach Fig. I und 3 oder über den nichtinvertierenden Verstärker 23 nach Fig. 5 gekoppelt ist. In
bezug auf F i g. 1 wird spezifischer eine Bedingung angenommen, wo der Ausgang der UND-Schaltung 12
im logischen Null-Zustand ist und wo der Ausgang der UND-Schaltung 10 im logischen Eins-Zustand ist und
wobei in diesem Falle das Einstell-Rückstell-Signai E nach positiven Werten läuft.
Wenn nicht das logische Eins-Ausgangssignal aus der UND-Schaltung 10 von der Klemme 7 entfernt wird,
hält die UND-Schaltung 2 die Verriegelung in einem Zustand, welcher einer logischen Eins-Eingabe entspricht, während das Signal £ positiv ist. Dann wird die
UND-Schaltung 3 sie in diesem Zustande halten, wenn das Signal Egenativ verlaufend ist.
Wenn nicht das Signal Can der Klemme Il positiv
verlaufend ist während das Signal E positiv ist, um die UND-Schaltung 10 unwirksam zu machen, damit dem
Signal D an der Klemme 7 ein positiver Verlauf ermöglicht wird, kann die Verriegelung 1 nicht in den
logischen Null-Zustand zurückgeführt werden.
Eine Funktion des Signales C an der Klemme 11
besteht deshalb darin, ein Rückstellen unter diesen Bedingungen sicherzustellen. Eine andere Funktion
besteht in der Bestimmung wann das Signal der Klemme 7 als ein gültiges Ausgangssignal für einen Verbraucher
über die UND-Schaltung 15 verwendet werden kann.
Nach Fig.3 ist diese Rückstellfunktion durch das
Einstell-Rückstellsignal E an der Klemme S gegeben, welches die UND-Schaltung 10 unwirksam macht, wenn
das Signal E während des Rückstellen positiv verlaufend wird.
Es ist daher ersichtlich, daß im Falle der F i g. 5 Mittel
für die Sicherstellung des Rückstellen der Verriegelung 1 unter den oben festgestellten Bedingungen vorgesehen sein müssen. Diese Funktion ist bei der erfindungsgemäßen Ausführungsform durch die Inverterschaltungen 20, 21 und 22 geschaffen. Jede dieser Schaltungen
hat eine Verzögerungszeit von der Eingabe bis zur Ausgabe für Signaländerungen in Äquivalenz zur
Eingabe-Ausgabe-Verzögerung des Verstärkers 23.
Für den Fall der F i g. 5 ist auch angenommen, daß die UND-Schaltungen 2 und 3 und die ODER-Schaltung 4
entsprechende Eingabe-Ausgabe-Verzögerungen haben, da die verschiedenen logischen Bauelemente unter
Benutzung derselben Technologie konstruiert sind. Im Falle der Fig.5 ist angenommen, daß, wenn das
Einstell-Rückstell-Signai Epositiv verläuft, das Signal L
im logischen Eins-Zustand, das Ausgangssignal G des Verstärkers 23 im logischen Eins-Zustand und der
Ausgang der UND-Schaltung 12 im logischen NuII-Zusland ist. Da die UND-Schaltung 12 und der Verstärker
ίο 23 zueinander punktgeodert (»DOT-ORed«) sind,
übersteuert ein logischer Eins-Ausgang G den logischen Null-Ausgang der UND-Schaltung 12. Auf die UND-Schaltung 2 wird auf diese Weise ein logisches
Eins-Signal gegeben.
Während der drei Verzögerungsintervalle, welche durch die Inverter 20, 21 und 23 gegeben sind, wird der
Pegel des Signals E, das auf den anderen Eingang der
UND-Schaltung 22 gegeben wird, positiv. Am Ende dus ersten Verzögerungsintervalles gehen der Ausgang der
UND-Schaltung 2 und die ODER-Schaltung auf einen positiven Verlauf (die ODER-Schaltung 2 ist ein
DOT-Oder der UND-Schaltungen 2, 3 und hat keine Verzögerung). Am Ende des zweiten Verzögerungs-Intervalles geht das Ausgangssignal G des Verstärkers 23
auf einen positiven Verlauf.
Das Eingangs-Signal D zur UND-Schaltung 2 geht
daher auf einen positiven Verlauf, um die Verriegelungsschleife zu unterbrechen ehe das Signal E auf einen
positiven Verlauf geht.
JO Das Zeitdiagramm nach F i g. 6 enthält einen willkürlich gewählten Satz von Signaländerungen, um die
Arbeitsweise der Ausführungsform nach Fig. 5 zu veranschaulichen. Die willkürlich ausgewählten Änderungen in den Signalen A und B nach F i g. 5 liefern
einen Signal-/* · β-Ausgang von der UND-Schaltung
12.
Das Einstell-Rückstell-Signai Fund sein wesentlich verzögertes Komplementsignal E sind mit typischen
Verzögerungsintervallen gezeigt. Das Signal D ist als
■»ο eine ODER-Bildung des Signals A ■ B mit dem
Ausgangssignal aus dem Verstärker 23 dargestellt. Das Ausgangssignal L, welches den Zustand der Verriegelung 1 darstellt, ist gemäß den Wechsein in den
Eingangssignalen A. B und E ändernd dargestellt.
*5 Die durch die Bauelemente nach F i g. 5 verursachten
Verzögerungen sind übertrieben dargestellt worden, so daß sie mit dem Auge in F i g. 5 zu sehen sind Es sei
bemerkt, daß das besondere Verzögerungsintervall für jedes Bauelement oder logische Schaltung von dem Typ
so der verwendeten Schaltungen (Technologie) abhängig
ist. In der bevorzugten Ausführungsform der Erfindung
hat jedoch jedes der Bauelemente dasselbe nominale Eingangs-Ausgangs-Signal-Änderungs-Verzögerungsintervall und zwar wegen der gemeinsamen Technolo-
ssgie.
Wie im Zusammenhang mit F i g. 1 gezeigt wurde, können die Verriegelungen nach F i g. 3 und S von einem
einzelnen Bord oder Modul getragen sein oder sie
können in einem einzelnen Halbleiterchip in Abhängig
keit von der angewandten Technologie erzeugt sein.
Auf dem gleichen Bord, Modul oder Halbleiterchip können auch mehr als eine Verriegelung aufgebracht
sein.
bei der mehrere Verriegelungen in Abhängigkeit von der Schaltung und der angewandten Packap.gstechnologie auf einer einzelnen Karte, Modul oder Chip
vorgesehen sein können.
sind. Die Leitungen »Gatter-Eingabe /V« bzw. »Gatter-Ausg.
/V« machen die UND-Schaltungen 434 bis 43/V und 44/4 bis 44Λ/ für eine Kopplung der gemeinsamen
Eingangs-Ausgangs-Klemmen 424 bis 42N mit den Eingabe- und Ausgabe-Datenzuleitungen wirksam.
Bei der bevorzugten Ausführungsform der Erfindung ist eine gemeinsame Einstell-Rückstell-Leitung 50 mit
allen Registern gekoppelt. |edes Register, wie 31 und 41,
hat seine besondere Einstell-Rückstell-Eingangsklemme 51 und 52. Diese sind mit allen Verriegelungen des
entsprechenden Registers verbunden. In ähnlicher Weise ist für alle Register eine gemeinsame Glcichstrom-Rückstell-Leitung
53 vorgesehen, jedes Register, wie 31 und 41, hat eine einzelne Eingangs-Gleichstrom-Rücksteli-Klemme,
wie 54 und 55. Diese sind mit allen is Verriegelungen ihres entsprechenden Registers verbunden
Es ist ersichtlich, daß die gemeinsamen Eingabe-Ausgabe-Klemmen,
wie 32.4 bis 32/V und 424 bis 42N,
welche der jemeinsamen Eingabe-Ausgabe-Klemme 7 nach Fig. !,3 und 5 entsprechen, davon rbhängig sind,
welche Ausführungsform verwendet wird. Die Eingangsklemmen 51 und 52 entsprechen der Klemme 5
jeder Ausführungsform. Die Klemmen 54 und 55 entsprechen der Klemme 8 jeder Ausführungsform.
Die UND-Schaltungen »4 bis 33/Vund 43/1 bis 43Λ/
entsprechen der UND-Schaltung 12 jeder Ausführungsform. Die UND-Schaltungen 544 bis 34Λ/und 44,4 bis
44Λ/entsprechen der UND-Schaltung 15 jeder Ausführungsform.
Auf einer ersten Struktur 31 sind dort eine Anzahl von Verriegelungen 30,4 -30Λ/ montiert. Jede Verriegelung
hat eine besondere Dateneingangsklcmme 32A — 32N. Eine Eingabe-Zuleitung enthält die Leitungen »Zuleitung-Eingabe
A« bis »Zuleitung-Eingabe N« in Kopplung mit den entsprechenden Klemmen λΙΑ bis 32N
über die UND-Schaltungen 33A -33/V.
Eine gemeinsame Torleitung »Gatter-Eingabe Au.
macht alle UND-Schaltungen 33A bis 33N gleichzeitig für eine Kopplung der Leitungen »Zuleitung-Eingabe
Au bis »Zuleitung-Eingabe /V« auf ihre entsprechende Eingabeklemmen 324 bis 32/V wirksam.
Eine Datenausgangs/.uleitung enthält die Leitungen »Zuleitung-Ausg. A« bis »Zuleilung-Ausg. Nu. Diese
sind ensprechend mit den Anschlüssen 324 bis 32/V über
die entsprechenden UND-Schaltungen 34A — 34N gekoppelt.
Eine gemeinsame Torleitung »Gatter-Ausg. 4« macht alle UND-Schaltungen 344 bis 34Λ/gleichzeitig
wirksam, um die Anschlüsse 324 bis 32/V auf die Leitungen »Zuleitung-Ausg. 4« bis »Zuleitung-Ausg. /V«
zu koppeln.
Bei der Ausführungsform nach Fig. 7 wurde beispielsweise
angenommen, daß die Struktur 31 eine Mehrzahl von Verriegelungen 304 bis 30/V einschliebt.
welche ein Register eines Datenverarbeitungssystemcs enthalten. Ein zweites Register des Systems ist auf einer
ähnlichen Struktur 41 vorgesehen und enthält die Verriegelungen 404 bis 40Λ/ mit den gemeinsamen
Eingangs-Ausgangs-Klemmen 424 bis 42Λ/, die mit den
Dateneingabe- und Ausgabezuleitungen durch UND-Schaltungen 434 bis 43Λ/ bzw. 444 bis 44Λ/ gekoppelt
Hierzu 2 Blatt Zeichnungen
Claims (10)
1. Polaritäts-Halteverriegelungsanordnung mit
Eingangs-Verknüpfungsschaltungen, deren Ausgänge geodert sind, mit einer Dateneingangsleitung, die
Signale mit dem einen oder dem anderen von zwei Pegeln aufnimmt, insbesondere für datenverarbeitende
Systeme, mit einer Einstell-Rückstell-Leitung,
die direkt an einen Eingang einer Eingangs-Verknüpfungsschaltung
und über ein Invertierglied an einen Eingang einer anderen Eingangs-Verknüpfungsschaitung
angeschlossen ist, mit einer Datenausgangsleitung, die an den phasenfreien Ausgangsanschluß angeschlossen ist, dessen Signalpegel dem
Pegel auf der Dateneingangsleitung folgt, wenn der Einstell-Rückstell-Leitung ein erster Spannungspegel
aufgeprägt ist, mit einer Rückführung vom phasenfreien Ausgangsanschluß zu einem Eingang
eines Eingangs-Verknüpfungsgliedes, wobei beim zweiten Spannungspegel auf der Einstell-Rückstell-Leitung
u'er phasenfreie Ausgangsanschluß auf einem Pegel gehalten wird, der demjenigen entspricht,
der in der Zeitspanne besteht, wo der Einstell-Rückstell-Leitung der erste Spannungspegel
aufgeprägt ist, dadurch gekennzeichnet,
daß eine logische Schaltung (10) den phasenfreien Ausgangsanschluß (9) der Poiaritäts-Halteverriegelungsanordnung(l)
mit dem Dateneingangsanschluß (7) der Verriegelung (1) koppelt, so daß eine gemeinsame Daten-Eingabe-Ausgabe-Klemme (7)
entsteht, und daß die logische Schaltung (10) den phasenfreien Ausgangsanschluß (9) dann mit dem
Dateneingangsanschluß (7) verbindet, wenn der zweite Signalpegel aof die Einitell-Rückstell-Leitung
(5) gegeben wird, wodur. .i selektiv Vernegelungsausgangssignale
auf der Dateneingangsleitung entstehen.
2. Anordnung nach Anspruch I, dadurch gekennzeichnet, daß ein Paar negativer UND-Schaltungen
(2, 3) vorgesehen ist, deren Ausgänge die Eingangssignale für eine negative ODER-Schaltung (4) bilden,
daß von den auf die Eingangskicmme (5) gegebenen F.instell-Rückstellsignalen das Einstellsignal über
einen Inverter (6) auf den Eingang der einen (2) der beiden negativen UND-Schaltungen (2, 3) gelangt
und daß das Rückstellsignal direkt auf den Eingang der anderen (3) der beiden UND-Schaltungen (2, 3)
gelangen kann, wobei der zweite Eingang der einen negativen UND-Schaltung (2) mit der Daten-Eingangssignalklemme
(7) verbunden ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der phasenfreie Ausgang der negativen
ODER-Schaltung (4) an den einen Eingang einer weiteren und der Verriegelung (1) zugeordneten
negativen UND-Schaltung (10) angeschlossen ist. deren Ausgang auf die Dateneingangsklemme (7)
rückgeführt ist.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein zweiter Eingang (11) an der
weiteren negativen UND-Schaltung (10) für die Eingabe von Kontrollsignalen fC,/vorgesehen ist.
5. Anordnung nach den Ansprüchen I bis 4, dadurch gekennzeichnet, daß die Verriegelungianordnung
(1) samt einer dieser zugeordneten negativen UND-Schaltung (10) auf einer einzelnen
Montagestruktur (17), einer Schaltungskarte, einem Modul oder auf einem Halbleiterchip gebildet sind.
6. Anordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß eine einzelne Montagestruktur
für die Verriegelungsanordnung (1) Anschluß- und Verbindungsstifte für die Verbindung
mit anderen Schaltungen trägt und daß ein gemeinsamer Eingabe-Ausgabe-Stift für die Verriegelung
(1) vorgesehen ist
7. Anordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß eine Signal-Verzögerungsvorrichtung
vorgesehen ist
8. Anordnung nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet daß der Verriegelung (1)
Torschaltungen (12,15) vorgeschaltet sind.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die der Verriegelung (1) vorgesetzten
Torschaltungen negative UND-Schaltungen (12,13) enthalten.
10. Anordnung nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß eine Kontrolle der der
Verriegelung (1) zugeordneten logischen Schaltung (10) mit dem gleichen Signal erreicht wird, das zur
Einstellung und Rückstellung der Verriegelung (1) dient (F i g. 3).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12109871A | 1971-03-04 | 1971-03-04 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2210541A1 DE2210541A1 (de) | 1972-10-26 |
DE2210541B2 true DE2210541B2 (de) | 1980-01-31 |
DE2210541C3 DE2210541C3 (de) | 1980-09-25 |
Family
ID=22394531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2210541A Granted DE2210541B2 (de) | 1971-03-04 | 1972-03-04 | Polaritäts-Halteverriegelungsanordnung mit Eingangs-Verknüpfungsschaltungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3679915A (de) |
JP (1) | JPS538182B1 (de) |
DE (1) | DE2210541B2 (de) |
FR (1) | FR2166799A5 (de) |
GB (1) | GB1334508A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3784918A (en) * | 1972-10-20 | 1974-01-08 | Rca Corp | Storage circuits |
USRE29917E (en) * | 1973-09-13 | 1979-02-20 | Naigai Industries, Inc. | Logic circuit equivalent to a relay contact circuit |
JPS5054047U (de) * | 1973-09-13 | 1975-05-23 | ||
US3882325A (en) * | 1973-12-10 | 1975-05-06 | Ibm | Multi-chip latching circuit for avoiding input-output pin limitations |
US4019144A (en) * | 1975-09-12 | 1977-04-19 | Control Data Corporation | Conditional latch circuit |
US4274017A (en) * | 1978-12-26 | 1981-06-16 | International Business Machines Corporation | Cascode polarity hold latch having integrated set/reset capability |
US4564772A (en) * | 1983-06-30 | 1986-01-14 | International Business Machines Corporation | Latching circuit speed-up technique |
US4692633A (en) * | 1984-07-02 | 1987-09-08 | International Business Machines Corporation | Edge sensitive single clock latch apparatus with a skew compensated scan function |
FR2864730B1 (fr) * | 2003-12-26 | 2006-03-17 | Temento Systems | Dispositif de memorisation |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3524080A (en) * | 1966-09-26 | 1970-08-11 | Burroughs Corp | Complementary storage and driver flip-flop circuits |
US3569842A (en) * | 1968-07-29 | 1971-03-09 | Bendix Corp | Pulse delay circuit |
-
1971
- 1971-03-04 US US121098A patent/US3679915A/en not_active Expired - Lifetime
-
1972
- 1972-01-31 GB GB435172A patent/GB1334508A/en not_active Expired
- 1972-02-14 FR FR7205456A patent/FR2166799A5/fr not_active Expired
- 1972-02-24 JP JP1853772A patent/JPS538182B1/ja active Pending
- 1972-03-04 DE DE2210541A patent/DE2210541B2/de active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS538182B1 (de) | 1978-03-25 |
DE2210541C3 (de) | 1980-09-25 |
US3679915A (en) | 1972-07-25 |
FR2166799A5 (de) | 1973-08-17 |
DE2210541A1 (de) | 1972-10-26 |
GB1334508A (en) | 1973-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3544820A1 (de) | Taktfrequenzteilerschaltung | |
DE1499673C3 (de) | Binäres mehrstufiges Schieberegister | |
DE2223196C3 (de) | Verfahren und Anordnung zur Impulsbreitensteuerung | |
DE3725821A1 (de) | Integrierte halbleiterschaltvorrichtung mit prueffunktion | |
DE2210541B2 (de) | Polaritäts-Halteverriegelungsanordnung mit Eingangs-Verknüpfungsschaltungen | |
EP0114268A2 (de) | Schaltkreis-Baustein | |
DE2131443A1 (de) | Speichersystem mit veraenderlichem Aufbau | |
DE1237177B (de) | Asynchrone Zaehleinrichtung | |
DE3543471C1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE69515018T2 (de) | Schaltung zur konversion serieller in parallele daten | |
DE3715159A1 (de) | Ic-halbleitervorrichtung | |
EP0009549B2 (de) | Schaltungsanordnung zum Entstören von Übertragungseinrichtungen für digitale Signale, insbesondere zum Ausblenden von höherfrequenten Störimpulsen beliebiger Polarität | |
DE3018509C2 (de) | Schieberegister | |
DE2608983C2 (de) | Logische Flip-Flop-Schaltungsanordnung in I↑2↑L-Technik | |
DE2636957C2 (de) | Zahnärztliches Gerät mit mehreren Instrumenten | |
EP0060909B1 (de) | Anordnung in einer Datenverarbeitungseinrichtung zur Verkürzung der Zykluszeit | |
DE10107835A1 (de) | Vorrichtung mit einem Speicherelement und Speicherelement | |
DE3314655A1 (de) | Cmos-pufferverstaerker | |
DE2312648C3 (de) | Datenverarbeitungsgerät | |
DE1774168A1 (de) | UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen | |
DE1163905B (de) | Logische Folgeschaltung aus getakteten bilateralen logischen Vorrichtungen | |
AT237932B (de) | Logische Folgeschaltung | |
DE3826266C2 (de) | ||
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
DE2540785C2 (de) | Schaltungsanordnung zur Steuerung des Informationsflusses in taktgesteuerten Einrichtungen, zum Beispiel Steuerwerken von Datenverarbeitungseinrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |