DE10107835A1 - Vorrichtung mit einem Speicherelement und Speicherelement - Google Patents

Abstract

Speicherelement und Vorrichtung mit einem Prozessor und einem Speicherelement, wobei das Speicherelement außerhalb des Prozessors angeordnet ist und über Adress- und/oder Datenleitungen mit einem Prozessor verbindbar ist, wobei die Adress- und/oder Datenleitungen jeweils in LVDS-Struktur mit entsprechenden Treibern und Empfängern ausgebildet sind und die Treiber und Empfänger jeweils in das Speicherelement bzw. den Prozessor integriert sind.

Description

Stand der Technik

Die Erfindung betrifft eine Vorrichtung mit einem Prozessor und einem außerhalb des Prozessors angeordneten Speicherelement sowie einem Speicherelement gemäß den unabhängigen Ansprüchen.

Steuergeräte zur Steuerung von Betriebsabläufen insbesondere bei einem Fahrzeug sind bekannt. Dies sind z. B. Steuergeräte für Motorsteuerung, Bremsensteuerungen, Getriebesteuerungen usw. Die in den Steuergeräten enthaltenen Digitalteile umfassen neben dem Prozessor bzw. dem Rechner, welcher internen Speicher enthält, auch externe Speicher, welche über eine Leiterplatte mit dem Rechner bzw. Prozessor verbunden werden. Die Ankopplung der externen Speicher an den Prozessor geschieht im Allgemeinen über eine Leiterplatte. Die Verbindung via Leiterplatte stellt allerdings eine Limitierung der Arbeitsfrequenz der Ankopplung dar, da diese sowohl eine kapazitive als auch eine induktive Last darstellt. Die Leistungsfähigkeit dieser Verbindung, also zwischen Rechner und externem Speicher, insbesondere die Übertragungsrate, hat direkten Einfluss auf die gesamte Leistungsfähigkeit des Systems, bezogen auf die jeweilige Steuerung.

Um eine erhöhte Leistungsfähigkeit zu erreichen, sind moderne Verbindungsstrukturen wie bei SDRAM (Synchronous Dynamic RAM) bekannt, die eine Steigerung der Frequenz zulassen, allerdings mit der oben genannten geltenden Limitierung. Ein weiteres Problem bei diesen Verbindungen ist, dass diese für relativ lange Distanzen zwischen Rechner und Speicher entwickelt wurden und deshalb bei gewissen Grenzen keine höhere Frequenz erreichen können.

Weitere Erhöhungen der Taktfrequenz der Verbindung zwischen Rechner und externem Speicher versprechen Techniken wie DDRRAM (Double Data Rate RAM), welches auf vorgenanntem SDRAM aufsetzt sowie RAMBUS-Technologien wie RDRAM (Rambus DRAM) oder DRDRAM (Direct Rambus Dynamic RAM).

Ein weiteres bei Erhöhung der Verbindungsfrequenz auftretendes Problem ist die Abstrahlung bzw. Einkopplung elektromagnetischer Signale bzw. Energie, wodurch bei höheren Taktfrequenzen mehr Aufwand im Design für eine ausreichende Schirmung erforderlich ist, um beispielsweise die gesetzlichen Anforderungen einzuhalten und auch ein unerwünschtes Einkoppeln von Signalen zu verhindern.

Allerdings zeigt sich, dass der Stand der Technik nicht in jeder Hinsicht optimale Ergebnisse zu liefern vermag.

Daneben sind auf anderem technischen Gebiet Busse bzw. Bussysteme als Point-to-Point-Verbindung zur Ankopplung von Geräten an einen Computer bekannt, welche in LVDS (low voltage differencial signal)-Struktur dargestellt sind. Diese LVDS-Struktur ist als Standard gemäß ANSI/TIA/EIA-644 genormt und bekannt. Gemäß diesem Standard dient LVDS als Kommunikationsverbindung beispielsweise zwischen einem Computer und zugehörigem Bildschirm.

Des Weiteren definiert der IEEE-Standard P1596.3-1995 genanntes LVDS als Kommunikationsverbindung zwischen Prozessoren in Multiprozessorsystemen, wobei dabei ebenfalls eine Point-to-Point-Verbindung auch bidirektional im Halbduplexbetrieb dargestellt wird.

Vorteile der Erfindung

Es wird nun vorgeschlagen, die LVDS(low voltage differencial signal)-Struktur zur Ankopplung externer Speicher an einen Prozessor bzw. Rechner einzusetzen. Dabei entsteht zunächst ein erhöhter Aufwand gegenüber herkömmlicher externer Speicheranbindung, vor allem deshalb, weil die Anzahl der Leitungen pro Datenbit von ein auf zwei verdoppelt wird. Unerwarteter Weise wird dadurch jedoch eine wesentlich höhere Übertragungsrate als mit der herkömmlichen externen Speicheranbindung erreicht, wodurch diese Verbindung und damit das Gesamtsystem eine höhere Leistungsfähigkeit erreicht. Damit ergibt sich ein Speicherelement, welches über Adress- und/oder Datenleitungen mit einem Prozessor verbindbar ist, wobei das Speicherelement außerhalb des Prozessors angeordnet ist und die Adress- und/oder Datenleitungen jeweils in LVDS-Struktur mit entsprechenden Treibern und Empfängern ausgebildet sind, wobei die Treiber und Empfänger auf der Seite des Speicherelementes in dieses integriert sind.

Weiterhin ergibt sich eine Vorrichtung mit einem Prozessor und einem außerhalb des Prozessors angeordneten Speicherelement, wobei der Prozessor und das Speicherelement über Adress- und/oder Datenleitungen verbunden sind und die Adress- und/oder Datenleitungen jeweils in LVDS-Struktur mit entsprechenden Treibern und Empfängern ausgebildet sind.

Neben der erhöhten Leistungsfähigkeit, insbesondere Übertragungsrate, kann dabei auch die verbesserte Einstrahlfestigkeit gegenüber Signalen, die durch die differenzielle Struktur gegeben ist, genutzt werden. Ebenso ist durch die Nutzung geringer Busspannungen auch die Abstrahlung bei gleicher Taktfrequenz geringer durch den kleineren Signalhub.

Weiterhin von Vorteil ist, dass auch eine Anpassung an neue Technologien durch das differenzielle Prinzip einfacher möglich ist, da keine Versorgungsspannungsabhängigkeit auf dem Bus besteht.

Durch die parallele Verwendung der eigentlich als Point-to- Point-Verbindung vorgesehenen LVDS-Struktur wird der Durchsatz über die Verbindung zwischen Rechner und externem Speicher so wesentlich gesteigert, dass der Rechner bzw. Prozessor auch bei höheren Taktfrequenzen bzw. Übertragungsraten ausreichend Instruktionen fetchen, also aufnehmen bzw. abrufen kann.

Damit können Systeme, insbesondere Steuerungssysteme, zur Steuerung von Betriebsabläufen bei einem Fahrzeug eine vergleichbare Leistungsfähigkeit aus dem externen Speicher, insbesondere einem externen Flash, erreichen, wie dies bisher nur aus dem internen Speicher, insbesondere dem internen Flash, möglich war. Fällt aber beim internen Speicher der Vorteil der höheren Leistungsfähigkeit, insbesondere Übertragungsrate, weg, kann aus Kostengründen sinnvollerweise ausschließlich externer Speicher, insbesondere externes Flash, welcher mit LVDS-Struktur an den Rechner bzw. Prozessor angebunden wird, verwendet werden.

Weiterhin von Vorteil ist, dass auch die Adressinformationen über diese LVDS-Verbindung übertragen werden können und damit die Leistungsfähigkeit, insbesondere die Übertragungsrate bzw. Schnelligkeit, weiter erhöht werden kann oder es kann der Pincount für die Busschnittstelle erhöht werden.

Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus der Beschreibung und den Ansprüchen.

Zeichnung

Die Erfindung wird im Weiteren anhand der in der Zeichnung dargestellten Figuren näher erläutert.

Fig. 1 zeigt dabei eine bidirektionale, im Halbduplex betreibbare LVDS-Verbindung, wie sie im Weiteren eingesetzt wird.

Fig. 2 zeigt die erfindungsgemäße Ankopplung eines externen Speichers an einen Rechner bzw. Prozessor.

Fig. 3 beschreibt die Möglichkeit der Anbindung mehrerer externer Speicher an den Rechner bzw. Prozessor mittels LVDS-Struktur.

Beschreibung der Ausführungsbeispiele

Fig. 1 zeigt als Point-to-Point-Verbindung eine bidirektionale Halbduplexübertragungsstrecke in LVDS- Struktur. Hervorgerufen durch eine nicht dargestellte Stromquelle, im Treiber 10 fällt über dem Abschlusswiderstand 14 der aus den beiden Leitungen 16 und 17 bestehenden Übertragungsstrecke eine kleine Spannung ab (z. B. 200 bis 350 mV), die an den Eingängen des Empfängers 11 anliegt. Durch Umschalten der Stromrichtung im Treiberbaustein kann eine gültige 0- oder 1-Information über die Übertragungsstrecke übermittelt werden. Um bidirektionalen Betrieb zu ermöglichen, wird nun ein weiterer Treiber 12 auf der Empfängerseite, wie in Fig. 1 dargestellt, angeschlossen, und auf der Treiberseite ein Empfänger 13, welcher seinerseits einen Abschlusswiderstand 15 enthält bzw. dem ein Abschlusswiderstand 15 vorgeschaltet ist. Die dargestellte Schaltungsanordnung zeigt somit eine bidirektionale Halbduplexübertragungsstrecke in LVDS- Technologie, wobei zur Beschreibung der LVDS-Technologie konkret Bezug zu den in der Beschreibungseinleitung genannten Normen genommen wird.

Gestrichelt in Fig. 1 angedeutet ist das die bezeichneten Schaltungen bzw. Schaltungsteile erfindungsgemäß im Rechner bzw. Prozessor und im Speicher eingebracht werden und zwar wie nachfolgend dargestellt für jede gewünschte Bitleitung.

Fig. 2 zeigt einen Rechner bzw. Prozessor 201 und einen Speicher 200, welche über verschiedene Leitungen miteinander verbunden sind. Zum Einen sind dies Steuersignalleitungen 202 bis 204, welche beispielsweise Adressen ADR, die Schreib-Lese-Information RD/WR, wenigstens ein Chipselektsignal CS umfassen. Diese Bussteuersignale entsprechen den bei heutigen Speicherbussen eingesetzten Steuersignalen.

Des Weiteren sind mit 205 und 206 Taktsignalleitungen dargestellt, wobei die jeweiligen Eingänge bzw. Ausgänge am Rechner bzw. Speicher mit Clock-Out und Clock-In bezeichnet sind. Die Anschlüsse Clock-In (CLKIN) und Clock-Out (CLKOUT) des Speichers werden dabei zur Eliminierung des Clock-Skew, des Bitversatzes eingesetzt.

Mit 207 ist die Masseleitung G (Ground) dargestellt, welche als Schirmung eingesetzt wird.

Mit 208 bis 215 sind acht LVDS-Bitleitungen dargestellt, wobei jede der in Fig. 1 dargestellten Übertragungsstrecke entspricht. Damit kann ein gemultiplexter 8-Bit-Adress- Datenbus dargestellt werden, wobei die acht Datenleitungen durch LVDS-Strukturen bzw. Schnittstellen gebildet werden.

Die Erfindung ist dabei nicht auf die acht Bitleitungen beschränkt, eine beliebige andere Anzahl von Bitleitungen kann ebenso eingesetzt werden. Beispielsweise könnte ein System mit 32 Datenleitungen und 24 Adressleitungen auf 16- Bit-Daten in LVDS-Struktur umgestellt werden. Bei einer Übertragung der Adressen auf den Datenleitungen im Halbduplexbetrieb, eben als gemultiplexter Bus, kann dies sogar in noch breiterer Form geschehen. Ein Vergleich soll dies erläutern. Bei 32 Datenleitungen bei einer Übertragungsfrequenz von 100 MHz werden 400 MByte pro Sekunde übertragen. Dies ist für 100 MHz Systemfrequenz ausreichend, würde aber bei 200 bzw. 400 MHz nicht genügen. Werden 16 Datenleitungen differenziell, also in LVDS- Struktur, entsprechend 32 Signalleitungen eingesetzt, bedeutet dies, dass bei einer möglichen Übertragungsrate von 1 GBit pro Datenleitung 16 GBit pro Sekunde für die 16 Datenleitungen erzielbar sind, womit eine Leistungsfähigkeit, insbesondere Übertragungsrate des Busses von 2 GByte pro Sekunde erreicht werden kann.

Wie bereits in den Vorteilen erwähnt, können auch die Adressinformationen über den Bus übertragen werden und damit entweder der Pincount für die Busschnittstelle oder die Leistungsfähigkeit des Busses selbst erhöht werden. Mit den oben genannten und in der PC-Technik bekannten Bussschnittstellen kann eine solche Datenrate nicht erreicht werden, da die physikalischen Randbedingungen, gegeben durch die Leiterplatten bzw. Boards, dies nicht gestatten.

Bei der in Fig. 2 dargestellten Struktur sind somit jeweils entsprechend dem Empfänger 11 und dem Treiber 12 und dem Abschlusswiderstand 14 diese Bauteile je LVDS-Bitleitung im Speicher integriert und das entsprechende Gegenstück mit Treiber 10, Empfänger 13 und Abschlusswiderstand 15 für jede der Bitleitungen im Rechner integriert.

Fig. 3 zeigt in einem weiteren Ausführungsbeispiel die Anbindung mehrerer externer Speicher bzw. Speicherelemente mittels LVDS-Struktur an einen Rechner bzw. Prozessor. Dabei sind wieder die Treiber 10 und 12 sowie die Empfänger 11 und 13 mit zugehörigen Abschlusswiderständen 14 und 15 dargestellt. Die Schaltung, bestehend aus Treiber 10, Empfänger 13 und Abschlusswiderstand 15 ist dabei wiederum im Rechner integriert, die Schaltung mit Empfänger 11, Treiber 12 und Abschlusswiderstand 14 in einem ersten Speicherelement entsprechend Fig. 2. Die Leitungen 16 und 17 der Übertragungsstrecke werden nun gleichzeitig angekoppelt an Leitungen 18 und 19, wodurch sich eine weitere Übertragungsstrecke ergibt. Diese weitere Übertragungsstrecke enthält wiederum einen Empfänger 21 sowie einen Treiber 20 und einen Abschlusswiderstand 22.

Diese LVDS-Schaltung mit Empfänger 21 und Abschlusswiderstand 22 sowie Treiber 20 ist in einem zweiten Speicherelement integriert. Somit können durch Anbindung neuer LVDS-Schaltungen und damit Generierung weiterer Übertragungsstrecken zusätzliche Speicher bzw. Speicherelemente externer Art mit dem Rechner bzw. Prozessor verbunden werden.

Durch die sich ergebende Leistungsfähigkeit der in den Fig. 1, 2 und 3 beschriebenen Strukturen bei Anbindung externer Speicher an einen Prozessor kann auf internen Speicher im Rechner bzw. Prozessor gänzlich verzichtet werden. Dadurch ist der zunächst erhöhte Aufwand durch Verwendung von LVDS-Strukturen bei Anbindung externer Speicher an Rechner bzw. Prozessoren leicht kompensierbar, da externer Speicher selbst in Verbindung mit eingesetzter LVDS-Struktur kostengünstiger realisierbar ist als interner Speicher.

Claims (6)

1. Speicherelement, welches über Adress- und/oder Datenleitungen mit einem Prozessor verbindbar ist, wobei das Speicherelement außerhalb des Prozessors angeordnet ist, dadurch gekennzeichnet, dass die Adress- und/oder Datenleitungen jeweils in LVDS-Struktur mit entsprechenden Treibern und Empfängern ausgebildet sind, wobei die Treiber und Empfänger auf der Seite des Speicherelementes in dieses integriert sind.

2. Vorrichtung mit einem Prozessor und einem außerhalb des Prozessors angeordneten Speicherelement, wobei der Prozessor und das Speicherelement über Adress- und/oder Datenleitungen verbunden sind, dadurch gekennzeichnet, dass die Adress- und/oder Datenleitungen jeweils in LVDS-Struktur mit entsprechenden Treibern und Empfängern ausgebildet sind.

3. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass nur die Datenleitungen als LVDS-Struktur ausgebildet sind.

4. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass eine beliebige Anzahl der Adress- und/oder Datenleitungen in LVDS-Struktur als Bitleitungen ausgebildet ist.

5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass nur die Datenleitungen als LVDS-Struktur ausgebildet sind.

6. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass wenigstens zwei Speicherelemente über LVDS-Struktur derart an den Prozessor angeschlossen sind, dass im Prozessor und in jedem Speicherelement jeweils nur ein Empfänger und Treiber sowie ein Abschlusswiderstand je Adress- und/oder Datenleitung enthalten sind.