DE69811795T2 - Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE69811795T2
DE69811795T2 DE69811795T DE69811795T DE69811795T2 DE 69811795 T2 DE69811795 T2 DE 69811795T2 DE 69811795 T DE69811795 T DE 69811795T DE 69811795 T DE69811795 T DE 69811795T DE 69811795 T2 DE69811795 T2 DE 69811795T2
Authority
DE
Germany
Prior art keywords
buffers
flip
clock
supply voltage
operated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69811795T
Other languages
English (en)
Other versions
DE69811795D1 (de
Inventor
Masatoshi Minato-ku Hozumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE69811795D1 publication Critical patent/DE69811795D1/de
Application granted granted Critical
Publication of DE69811795T2 publication Critical patent/DE69811795T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung
  • Die vorliegende Erfindung betrifft eine integrierte Schaltung mit Speichermitteln und einer Schaltung zum Zuführen eines Taktsignals sowie ein Verfahren zum Aufbau derselben, und spezieller eine integrierte Taktsignal-Zufuhrschaltung, die „Taktbaum" genannt wird und in einem LSI mit einer Anzahl von Versorgungsspannungen eingebaut ist, um einem Schaltkreis zum Übertragen von Daten zwischen Speichermitteln, die jeweils mit unterschiedlichen Versorgungsspannungen betrieben werden, ein Taktsignal zuzuführen.
  • In einem LSI (hochintegrierter Schaltkreis) ist es in vielen Fällen so, dass ein Schaltkreis ausgelegt wird, um aus Synchronschaltungen zu bestehen, die mit einem Taktsignal im Gleichlauf arbeiten. Die Synchronschaltungen besitzen den Vorteil, dass eine Schaltungslogik leicht zusammengesetzt werden kann. Andererseits kann eine Datenübertragung zwischen den Speichermitteln normalerweise oftmals nicht erzielt werden, wenn eine Phasenabweichung zwischen Taktsignalen, die den Speichermitteln jeweils zugeführt werden, auftritt.
  • Als Taktsignal-Zufuhrschaltung ist eine „Taktbaum" genannte Taktsignal-Zufuhrschaltung bekannt geworden, um Taktsignale zueinander phasengleich zu machen. Dieser Taktbaum ist ein Takttreiber, der aus einer Anzahl von in der Form eines Baumes verbundenen Puffern zusammengesetzt ist, um jeweils phasengleiche Taktsignale zum Beispiel einer Anzahl von Speichermitteln zuzuführen.
  • Hier ist, ausgehend davon, dass die Speichermittel zum Beispiel aus einem Flip-Flop gebildet sind, der Taktbaum derart gebildet, dass ein Ausgang eines Erststufenpuffers mit einem Eingang von jedem einer Anzahl von Zweitstufenpuffern verbunden ist und ein Ausgang von jedem der Zweitstufenpuffer mit einem Takteingang von jedem der gleichen Anzahl von Flip-Flops verbunden ist. In den in Form des Baumes so verbundenen Puffern werden, wenn ein Taktsignal an einen Eingang des Erststufenpuffers zugeführt wird, dem Takteingang der Flip-Flops, der an einem abschließenden Ende des Taktbaumes angeschlossen ist, die zueinander phasengleichen Taktsignale zugeführt.
  • Dieser Taktbaum besitzt den Vorteil, dass es selbst dann, wenn die Anzahl von Flip-Flops und/oder die Chipfläche des LSI im Verlaufe eines Entwurfes verändert werden, möglich ist, die phasengleichen Taktsignale an die Flip-Flops zu liefern, die an dem abschließenden Ende des Taktbaumes angeordnet sind, indem eine Gatelänge und / oder eine Gatebreite von in den Puffern enthaltenen Transistoren verändert wird und / oder durch Veränderung der Anzahl von kaskadierten Pufferstufen.
  • Jedoch hätte mit einem fortgeschrittenen Verfahren der Halbleiterherstellung ein LSI mit hoher Integrationsdichte mit dem Ergebnis entwickelt worden sein können, dass die Anzahl von im LSI eingebauten Transistoren erhöht und deshalb die verbrauchte elektrische Leistung entsprechend erhöht wird. Unter diesen Umständen ist ein Lösungsweg angenommen worden, die Versorgungsspannung für ein gewisses Verhältnis von Funktionblöcken, die innerhalb des LSI vorgesehen sind, zum Zweck der Reduzierung der verbrauchten elektrischen Leistung abzusenken.
  • In diesem Falle wird in dem LSI eine Anzahl von Versorgungsspannungen genutzt, wobei der LSI so ausgelegt wurde, dass die Schaltkreisstellenflächen den Versorgungsspannungen entsprechend paarweise angeordnet sind. Der Taktbaum für Funktionsblöcke, die mit einer Versorgungsspannung betrieben werden, die unterschiedlich zu der für die anderen Funktionsblöcke ist, wird unabhängig von dem Taktbaum für die anderen Funktionsblöcke hergestellt, so dass die zuerst erwähnten Funktionsblöcke mit der unterschiedlichen Versorgungsspannung betrieben werden.
  • Im Allgemeinen ändert sich eine Verzögerungszeit von dem Augenblick an, wo sich ein Eingangssignal einer Gate-Schaltung zu dem Augenblick verändert, wo sich ein Ausgangssignal des gleichen Gate tatsächlich verändert, wenn die Versorgungsspannung für das gleiche Gate verändert wird. Deshalb verändert sich die Verzögerungszeit auch in dem im Taktbaum verwendeten Pufferschaltkreis, wenn sich die Versorgungsspannung ändert. Diese Situation ist in 5 dargestellt, die ein Steuerungsdiagramm zur Darstellung der Änderung der Verzögerungszeit ist, wenn der Taktbaum mit zwei kaskadierten Pufferstufen mit unterschiedlichen Versorgungsspannungen betrieben wird.
  • Nach dem Steuerungsdiagramm von 5 ist das Taktsignal, das vom Zweitstufenpuffer des mit der niedrigen Versorgungsspannung betriebenen Taktbaumes ausgegeben wird, um die Zeit T1 später als das Taktsignal, das vom Zweitstufenpuffer des mit der hohen Versorgungsspannung betriebenen Taktbaumes ausgegeben wird, wenn das gleiche Taktsignal dem mit einer hohen Versorgungsspannung betriebenen Taktbaum und dem mit einer niedrigen Versorgungsspannung betriebenen Taktbaum zugeführt wird. Wenn zum Beispiel ein in 3 dargestellter Schaltkreis, der anschließend beschrieben werden wird, in einem 0,35 Mikrometer-Verfahren hergestellt wird, beträgt die Zeitdifferenz T1 zwischen dem Betrieb mit einer Versorgungsspannung von 3,3 V und dem Betrieb mit einer Versorgungsspannung von 2,5 V 0,6 ns.
  • In einer Synchronschaltung zum Übertragen von Daten zwischen einem mit einer niedrigen Versorgungsspannung betriebenen Funktionsblock und dem anderen Funktionsblock ist es notwendig, die gleiche Frequenz und Phase aufweisenden Taktsignale nicht nur den mit der normalen Versorgungsspannung betriebenen Flip-Flops, sondern auch den mit der niedrigen Versorgungsspannung betriebenen Flip-Flops zuzuführen. Zu diesem Zweck wird eine Verzögerungsschaltung genutzt, um die Zeitdifferenz T1 zu kompensieren, so dass die allen Flip-Flops zugeführten Taktsignale miteinander phasengleich gehalten werden und die Daten deshalb normalerweise zwischen den mit unterschiedlichen Versorgungsspannungen betriebenen Funktionsblöcken übertragen werden können.
  • Der Grund zur Kompensierung der Zeitdifferenz durch Nutzung der Verzögerungsschaltung ist der: Wenn versucht wird, die Zeitdifferenz zur Veränderung der Gatelänge und / oder der Gatebreite von Transistoren in den Puffern des Taktbaumes zu verändern, wird es notwendig, die Fläche des Pufferschaltkreises mit dem Ergebnis zu verändern, dass es möglich ist, dass die modifizierten Pufferschaltkreise nicht mehr angeordnet werden können.
  • Mit Bezug auf 3 ist das Blockdiagramm eines Beispiels der Taktsignal-Zufuhrschaltung im Stand der Technik dargestellt, um phasengleiche Taktsignale an mit unterschiedlichen Versorgungsspannungen betriebene Funktionsblöcke zuzuführen. Das gezeigte Beispiel im Stand der Technik weist zwei Arten von Versorgungsspannungen auf, die eine Versorgungsspannung von 3,3 V und eine Versorgungsspannung von 2,5 V umfasst.
  • In 3 wird ein Takteingangsanschluss 100 mit einem Taktsignal versorgt, das entweder durch einen externen Anschluss des LSI zugeführt oder in einem Taktgenerator, der im LSI eingebaut ist, erzeugt wird. Dieser Takteingangsanschluss 100 ist direkt mit einem Taktbaum 129 verbunden und außerdem durch eine mit einer Versorgungsspannung von 3,3 V betriebenen Verzögerungsschaltung 127 mit einem anderen Taktbaum 128 verbunden.
  • Der Taktbaum 128 ist ein Taktbaum für einen mit der Versorgungsspannung von 3,3 V betriebenen Schaltungsblock, und der Taktbaum 129 ist ein Taktbaum für den mit einer Versorgungsspannung von 2,5 V betriebenen Schaltungsblock. Die Flip-Flop-Gruppen 110 bis 113, die mit der Versorgungsspannung von 3,3 V betriebene Schaltungsblöcke sind, werden mit dem Taktbaum 128 verbunden; und Flip-Flop-Gruppen 123 bis 126, die mit der Versorgungsspannung von 2,5 V betriebene Schaltungsblöcke sind, werden mit dem Taktbaum 129 verbunden.
  • Als nächstes wird die Struktur der Taktbäume 128 und 129 ausführlich beschrieben. Der Taktbaum 128 besteht aus bei 3,3 V arbeitenden Puffern 101, 102, 103, 104 und 105 (mit der Versorgungsspannung von 3,3 V betrieben), die in einer baumförmigen Struktur mit zwei kaskadierten Pufferstufen verbunden sind. Deshalb ist der Taktbaum 128 nur aus Schaltkreisen aufgebaut, die mit der Versorgungsspannung von 3,3 V arbeiten. Ein Eingang des Puffers 101 ist an einen Ausgang der Verzögerungsschaltung 127 angeschlossen, und ein Eingang von jedem der Puffer 102 bis 105 ist an einen Ausgang des Puffers 101 angeschlossen. Mit 3,3V arbeitende Flip-Flops, die an die Ausgänge der mit 3,3 V arbeitenden Puffer 102 bis 105 angeschlossen sind, werden in die mit 3,3 V arbeitenden Flip-Flop-Gruppen 110 bis 113 derart geteilt, dass die gleiche Anzahl von Flip-Flops mit dem Ausgang von jedem Puffer verbunden ist.
  • Die mit 3,3 V arbeitende Flip-Flop-Gruppe 110 enthält mit 3,3 V arbeitende Flip-Flops 106 bis 109, wobei ein Takteingang von jedem an den Ausgang des mit 3,3 V arbeitenden Puffers 102 angeschlossen ist. Ähnlich ist ein Takteingang von einer Anzahl von in den Flip-Flop-Gruppen 111 bis 113 enthaltenen Flip-Flops an jeweils einen Ausgang der mit 3,3 V arbeitenden Puffer 103 bis 105 angeschlossen.
  • Der Taktbaum 129 ist aus mit 2,5 V arbeitenden Puffern 114, 115, 116, 117 und 118 (mit der Versorgungsspannung von 2,5 V betrieben) zusammengesetzt, die in einer baumförmigen Struktur mit zwei kaskadierten Pufferstufen verbunden sind. Deshalb ist der Taktbaum 129 nur aus den Schaltkreisen zusammengesetzt, die mit der Versorgungsspannung von 2,5 V arbeiten. Ein Eingang des Puffers 114 ist mit dem Takteingangsanschluss 100 verbunden, und ein Eingang von jedem der Puffer 115 bis 118 ist mit einem Ausgang des Puffers 114 verbunden. Die mit 2,5 V arbeitenden Flip-Flops, die an die Ausgänge der mit 2,5 V arbeitenden Puffer 115 bis 118 angeschlossen sind, werden in die mit 2,5 V arbeitenden Flip-Flop-Gruppen 123 bis 126 geteilt, derart, dass die gleiche Anzahl von Flip-Flops mit dem Ausgang jedes Puffers verbunden ist.
  • Die mit 2,5 V arbeitende Flip-Flop-Gruppe 123 enthält Flip-Flops 119 bis 122, die mit 2,5 V arbeiten, wobei ein Takteingang von jedem mit dem Ausgang des mit 2,5 V ar beitenden Puffers 115 verbunden ist. Ähnlich ist ein Takteingang von einer Anzahl von in den Flip-Flop-Gruppen 124 bis 126 enthaltenen Flip-Flops jeweils an einen Ausgang der mit 2,5 V arbeitenden Puffer 116 bis 118 angeschlossen.
  • Mit Bezug auf 4 ist das Layout-Diagramm von einem Beispiel der Schaltungsanordnung der in 3 gezeigten Taktsignal-Zufuhrschaltung nach dem Stand der Technik dargestellt.
  • In 4 sind in einem 3,3 V-Versorgungsspannungsteil 301 eine Masse-Zwischenverbindung 302, eine 3,3 V-Versorgungsspannungs-Zwischenverbindung 303, die Puffer 101 bis 105 des Taktbaumes 128, die mit 3,3 V arbeitenden Flip-Flops 106 bis 109, die jeweils zwischen den Flip-Flops angeordneten Zufallsschaltungen 131 und 132 und die mit 3,3 V arbeitende Zufallsschaltung 127 angeordnet. Andererseits sind in einem 2,5 V-Versorgungsspannungsteil 325 eine Masse-Zwischenverbindung 313, eine 2,5 V-Versorgungsspannungsteil-Zwischenverbindung 314, die Puffer 114 bis 118 des Taktbaumes 129 und die mit 2,5 V arbeitenden Flip-Flops 119 bis 122 angeordnet.
  • In 4 sind die mit 3,3 V arbeitenden Puffer 101 bis 105, die mit 2,5 V arbeitenden Puffer 114 bis 118, die mit 3,3 V arbeitenden Flip-Flops 106 bis 109, die mit 2,5 V arbeitenden Flip-Flops 119 bis 122, die mit 3,3 V arbeitende Verzögerurigsschaltung 127 und die Zufallsschaltungen 131 und 132 die Layout-Zellen.
  • Hier ist die Layout-Zelle ein graphisches Stück, das Layout-Informationen von Schaltkreiselementen, wie ein Flip-Flop, einen Puffer usw., angibt. Die Layout-Zelle besitzt einen Masseanschluss und einen Versorgungsspannungsanschluss, die jeweils an gegenüber liegenden Enden angeordnet sind. Wenn die Layout-Zelle positioniert ist, wird der Versorgungsspannungsanschluss der Layout-Zelle mit der Versorgungsspannung-Zwischenverbindung verbunden, und der Masseanschluss der Layout-Zelle wird mit der Masse-Zwischenverbindung verbunden, indem die Layout-Zelle bei Bedarf um 90 Grad gedreht wird.
  • Als nächstes werden die Masse-Zwischverbindungen 302 und 313, die 3,3 V- Versorgungsspannung-Zwischenverbindung 303 und die 2,5 V-Versorgungsspannung-Zwischenverbindung 314 ausführlich beschrieben Die Masse-Zwischenverbindung 302 ist in einem Rand des 3,3 V-Versorgungsspannungsteils 301 ausgelegt und erstreckt sich in einer Anzahl von hortzontalen Richtungen, und die 3,3 V-Versorgungsspannung-Zwischenverbindung 303 ist ebenfalls in einem Rand des 3,3 V-Versorgungsspannungsteils 301 ausgelegt und erstreckt sich in einer Anzahl von horizontalen Richtungen, derart, dass die Masse-Zwischenverbindung 302 und die 3,3 V-Versorgungsspannung-Zwischenverbindung 303 paarweise angeordnet sind, jedoch durch einen konstanten Abstand voneinander getrennt sind.
  • Ähnlich ist die Masse-Zwischenverbindung 313 in einem Rand des 2,5 V- Versorgungsspannungsteils 325 ausgelegt und erstreckt sich in einer Anzahl von hortzontalen Richtungen, wobei die 2,5 V-Versorgungsspannung-Zwischenverbindung 314 ebenfalls in einem Rand des 2,5 V-Versorgungsspannungsteils 325 ausgelegt ist und sich in mehreren horizontalen Richtungen erstreckt, derart, dass die Masse-Zwischenverbindung 313 und die 2,5 V-Versorgungsspannung-Zwischenverbindung 314 paarweise angeordnet sind, jedoch durch einen konstanten Abstand voneinander getrennt werden.
  • Als nächstes werden der Taktbaum und die Flip-Flops im 3,3 V-Versorgungsspannungsteil 301 beschrieben. Jedes der mit 3,3 V arbeitenden Flip-Flops 106 bis 109 ist zwischen der Masse-Zwischenverbindung 302 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 303 angeordnet. Jeder der mit 3,3 V arbeitenden Puffer 101 bis 105 ist ebenfalls zwischen der Masse-Zwischenverbindung 302 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 303 angeordnet. Der Takteingang von jedem der mit 3,3 V arbeitenden Flip-Flops 106 bis 109 ist an den Ausgang des mit 3,3 V arbeitenden Puffers 102 angeschlossen. Der Eingang von jedem der mit 3,3 V arbeitenden Puffer 102 bis 105 ist an den Ausgang des mit 3,3 V arbeitenden Puffers 101 angeschlossen. Darüber hinaus ist, obwohl es in 4 nicht gezeigt wird, der Ausgang der mit 3,3 V arbeitenden Puffer 103 bis 105 mit jeweiligen Takteingängen der Flip-Flops in den mit 3,3 V arbeitenden Flip-Flop-Gruppen 111 bis 113 verbunden.
  • Darüber hinaus werden der Taktbaum und die Flip-Flops im 2,5 V-Versorgungsspannungsteil 325 beschrieben. Jedes der mit 2,5 V arbeitenden Flip-Flops 119 bis 122 ist zwischen der Masse-Zwischenverbindung 313 und der 2,5 V-Versorgungsspannung-Zwischenverbindung 314 angeordnet. Jeder der mit 2,5 V arbeitenden Puffer 114 bis 118 ist ebenfalls zwischen der Masse-Zwischenverbindung 313 und der 2,5 V-Versorgungsspannung-Zwischenverbindung 314 angeordnet. Der Takteingang von jedem der mit 2,5 V arbeitenden Flip-Flops 119 bis 122 ist mit dem Ausgang des mit 2,5 V arbeitenden Puffers 115 verbunden. Der Eingang von jedem der mit 2,5 V arbeitenden Puffer 115 bis 118 ist an den Ausgang des mit 2,5 V arbeitenden Puffers 114 angeschlossen. Darüber hinaus ist, obwohl es in 4 nicht gezeigt wird, der Ausgang der mit 2,5 V arbeitenden Puffer 116 bis 118 mit jeweiligen Takteingängen der Flip-Flops in den mit 2,5 V arbeitenden Flip-Flop-Gruppen 124 bis 126 verbunden.
  • Außerdem wird eine Struktur zwischen dem Takteingangsanschluss 100 und den Taktbäumen 128 und 129 ausführlich beschrieben. Die mit 3,3 V arbeitende Verzögerungsschaltung 127 ist zwischen der Masse-Zwischenverbindung 302 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 303 angeordnet. Der Eingang des mit 3,3 V arbeitenden Puffers 101 ist mit dem Ausgang der Verzögerungsschaltung 127 verbunden. Der Takteingangsanschluss 100 ist mit dem Eingang des mit 2,5 V arbeitenden Puffers 114 und dem Eingang der mit 3,3 V arbeitenden Verzögerungsschaltung 127 verbunden.
  • Darüber hinaus ist jede der Zufallsschaltungen 131 und 132 zwischen der Masse-Zwischenverbindung 302 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 303 angeordnet. Ein Dateneingang der Zufallsschaltung 132 ist mit dem Dateneingangsanschluss 130 verbunden, und ein Datenausgang der Zufallsschaltung 132 ist mit einem Dateneingang des mit 3,3 V arbeitenden Flip-Flop 106 verbunden. Ein Datenausgang des mit 3,3 V arbeitenden Flip-Flop 106 ist mit einem Eingang der Zufallsschaltung 131 verbunden, die wiederum einen Ausgang aufweist, der mit einem Dateneingangsanschluss des mit 2,5 V arbeitenden Flip-Flop 119 verbunden ist.
  • In dem in 3 gezeigten Schaltkreis ist die Übertragungszeit des Taktsignals von dem Takteingangsanschluss 100 zu dem mit 2,5 V arbeitenden Flip-Flop 119 die Gesamtzeit einer Verzögerungszeit der Zwischenverbindung von dem Takteingangsanschluss 100 zu dem Eingang des mit 2,5 V arbeitenden Puffers 114, einer Gate-Verzögerungszeit des mit 2,5 V arbeitenden Puffers 114, einer Verzögerungszeit der Zwischenverbindung von dem mit 2,5 V arbeitenden Puffer 114 zu dem Eingang des mit 2,5 V arbeitenden Puffers 115, einer Gate-Verzögerungszeit des mit 2,5 V arbeitenden Puffers 115 und einer Verzögerungszeit der Zwischenverbindung von dem mit 2,5 V arbeitenden Puffer 115 zu dem Takteingang der mit 2,5 V arbeitenden Flip-Flops 119 bis 122.
  • Um das Taktsignal mit der gleichen zeitlichen Steuerung zu dem Takteingang aller mit dem Taktbaum 129 verbundenen Flip-Flops zuzuführen, wurde deshalb so konstruiert, dass die oben erwähnte Gesamtzeit den gleichen Wert am Takteingang der jeweiligen Flip-Flops annimmt. Zu diesem Zweck sind speziell die Zwischenverbindug-Verzögerungszeiten von dem mit 2,5 V betriebenen Erststufenpuffer 114 zu dem Eingang der jeweiligen mit 2,5 V betriebenen Zweitstufenpuffer 115 bis 118 gleich gemacht, die Gate-Verzögerungszeiten der mit 2,5 V betriebenen Puffer 115 bis 118 sind ebenfalls gleich gemacht und ferner sind die Zwischenverbindug-Verzögerungszeiten von jedem der mit 2,5 V arbeitenden Puffer 115 bis 118 zu dem Takteingang der jeweiligen mit 2,5 V arbeitenden Flip-Flops (119 bis 122 und nicht gezeigte andere), die in den Flip-Flop-Gruppen 123 bis 126 enthalten sind, gleich gemacht.
  • Die Verzögerungszeit des Gate wird durch die Gatelänge und die Gatebreite von Transistoren bestimmt, und die Verzögerungszeit der Zwischenverbindung wird durch die Gatelänge und die Gatebreite von Transistoren und dem kapazitiven Widerstand der Verdrahtung, die am Ausgang des Transistors parasitär ist, bestimmt. Daher sind die Gatelänge und die Gatebreite von Transistoren in Puffern auf gleicher Stufenhöhe in der kaskadierten Verbindungsstruktur gleich gemacht, und die Verdrahtungskapazität der Zwischenverbindungen auf gleicher Stufenhöhe in der kaskadierten Verbindungsstruktur ist gleich gemacht. Infolgedessen sind zugeordnete Taktsignale, die dem Takteingang aller mit dem Taktbaum 129 verbundenen Flip-Flops zugeordnet werden, so gemacht, dass sie die gleiche zeitliche Steuerung, nämlich die gleiche Phase, besitzen. Das trifft auch im Taktbaum 128 zu.
  • Die Verzögerungszeiten von dem Eingang von jedem der Taktbäume 128 und 129 zu dem Takteingang von allen Flip-Flops, die am abschließenden Ende des Taktbaumes angeordnet sind, werden in der oben erwähnten Art und Weise zueinander gleich gemacht, so dass die den jeweiligen Flip-Flops zugeführten Taktsignale miteinander phasengleich gemacht sind.
  • Da der Taktbaum 128 und der Taktbaum 129 in der Puffer steuernden Versorgungsspannung unterschiedlich voneinander sind, sind jedoch der Taktbaum 128 und der Taktbaum 129 in der Gate-Verzögerungszeit und der Zwischenverbindung-Verzögerungszeit auch unterschiedlich. Deshalb wird die Verzögerungszeit eingestellt durch das Einsetzen der mit 3,3 V arbeitenden Verzögerungsschaltung 127 zwischen den Takteingangsanschluss 100 und den Eingang des Taktbaumes 128. So werden die Taktsignale, die die gleiche Phase aufweisen (nämlich die gleiche zeitliche Steuerung) jeweils den Flip-Flops, die mit dem Taktbaum 128 verbunden sind, und den Flip-Flops, die mit dem Taktbaum 129 verbunden sind, zugeführt.
  • Mit der oben erwähnten Anordnung kann normalerweise die Datenübertragung zwischen den jeweils mit unterschiedlichen Versorgungsspannungen betriebenen Blöcken realisiert werden, was beispielhaft gezeigt wird durch die Datenübertragung von dem mit 3,3 V arbeitenden Flip-Flop 106 durch die Zufallsschaltung 131 zu dem mit 2,5 V arbeitenden Flip-Flop 119.
  • Es wird jetzt mit Bezug auf 4 ein Verfahren zum Konstruieren der oben erwähnten Taktsignal-Zufuhrschaltung beschrieben werden.
  • Zuerst wird der Abschnitt 301 zur Anordnung von 3,3 V Layout-Zellen und der Abschnitt 325 zur Anordnung von 2,5 V Layout-Zellen bestimmt. Anschließend werden die Masse-Zwischenverbindung 302 und die 3,3 V-Versorgungsspannung-Zwischenverbindung 303 in dem 3,3 V-Versorgungsspannungsteil 301 gemäß 4 sowie die Masse-Zwischenverbindung 313 und die 2,5 V-Versorgungsspannung-Zwischenverbindung 314 in dem 2,5 V Versorgungsspannungsteil 325 gemäß 4 ausgelegt. Darüber hinaus werden die 3,3 V Layout-Zellen, anders als der Taktbaum, zwischen der Masse-Zwischenverbindung 302 und der 3,3 V Versorgungsspannung-Zwischenverbindung 303 in dem 3,3 V Versorgungsspannungsteil 301 angeordnet, und die 2,5 V Layout-Zellen werden, anders als der Taktbaum, zwischen der Masse-Zwischenverbindung 313 und der 2,5 V-Versorgungsspannung-Zwischenverbindung 314 in dem 2,5 V-Versorgungsspannungsteil 325 angeordnet.
  • Danach wird der Taktbaum in dem 3,3 V-Versorgungsspannungsteil 301 ausgelegt und verbunden. Da die mit den bei 3,3 V arbeitenden Puffern 101 bis 105 verbundenen Flip-Flops die gleiche Struktur aufweisen, wird hier im Folgenden der mit 3,3 V arbeitende Puffer 102 als ein Vertreter beschrieben:
  • Zuerst wird der mit 3,3 V arbeitende Puffer 102 zwischen der Masse-Zwischenverbindung 302 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 303 an einer mittleren Position zwischen den mit 3,3 V arbeitenden Flip-Flops 106 bis 109 angeordnet. Anschließend wird der Ausgang des mit 3,3 V arbeitenden Puffers 102 mit den jeweiligen Takteingängen der mit 3,3 V arbeitenden Flip-Flops 106 bis 109 verbunden, indem bei Bedarf eine Umwegverdrahtung genutzt wird, derart, dass die Verdrahtungskapazitäten miteinander gleich werden.
  • Danach wird der mit 3,3 V arbeitende Puffer 101 zwischen der Masse-Zwischenverbindung 302 und der 3,3 V Versorgungsspannung-Zwischenverbindung 303 an einer mittleren Positon zwischen den mit 3,3 V arbeitenden Puffern 102 bis 105 angeordnet. Dann wird der Ausgang des mit 3,3 V arbeitenden Puffers 101 mit den jeweiligen Eingängen der mit 3,3 V arbeitenden Puffer 102 bis 105 verbunden, indem bei Bedarf eine Um wegverdrahtung verwendet wird, derart, dass die Verdrahtungskapazitäten miteinander gleich werden.
  • Das Obenstehende ist ein Verfahren zum Auslegen und Verbinden des Taktbaumes in dem 3,3 V-Versorgungsspannungsteil 301.
  • Anschließend wird der Taktbaum in dem 2,5 V-Versorgungsspannungsteil 325 ausgelegt und verbunden. Da die Flip-Flops, die mit den bei 2,5 V arbeitenden Puffern 115 bis 118 verbunden sind, die gleiche Struktur aufweisen, wird hier im Folgenden der mit 2,5 V arbeitende Puffer 115 als ein Vertreter beschrieben: Zuerst wird der mit 2,5 V arbeitende Puffer 115 zwischen der Masse-Zwischenverbindung 313 und der 2,5 V-Versorgungsspannung-Zwischenverbindung 314 an einer mittleren Position zwischen den mit 2,5 V arbeitenden Flip-Flops 119 bis 122 angeordnet. Dann wird der Ausgang des mit 2,5 V arbeitenden Puffers 115 mit den jeweiligen Takteingängen der mit 2,5 V arbeitenden Flip-Flops 119 bis 122 angeschlossen, indem bei Bedarf eine Umwegverdrahtung verwendet wird, derart, dass die Verdrahtungskapazitäten zueinander gleich werden.
  • Danach wird der mit 2,5 V arbeitende Puffer 114 zwischen der Masse-Zwischenverbindung 313 und der 2,5 V-Versorgungsspannung-Zwischenverbindung 314 an einer mittleren Position zwischen den mit 2,5 V arbeitenden Puffern 115 bis 118 angeordnet. Anschließend wird der Ausgang des mit 2,5 V arbeitenden Puffers 114 mit den jeweiligen Eingängen der mit 2,5 V arbeitenden Puffern 115 bis 118 verbunden, indem bei Bedarf eine Umwegverdrahtung genutzt wird, derart, dass die Verdrahtungskapazitäten zueinander gleich werden.
  • Das Obenstehende ist ein Verfahren zum Auslegen und Verbinden des Taktbaumes in dem 2,5 V-Versorgungsspannungsteil 325.
  • Danach wird eine Übertragungszeit in dem Taktbaum gemessen, der in dem 3,3 V-Versorgungsspannungsteil 301 ausgelegt und angeschlossen ist, und eine Übertragungszeit in dem Taktbaum gemessen, der in dem 2,5 V-Versorgungsspannungsteil 325 ausgelegt und angeschlossen ist. Und es wurden „n" Zeiten der Gate-Verzögerungszeit des Puffers herausgefunden, die fast zur Differenz zwischen den beiden gemessenen Übertragungszeiten approximiert werden kann.
  • Anschließend wird die aus „n" kaskadierten, mit 3,3 V arbeitenden Puffern zusammengesetzte Verzögerungsschaltung 127 hergestellt. Die so hergestellte, mit 3,3 V arbeitende Verzögerungsschaltung 127 wird zwischen der Masse-Zwischenverbindung 302 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 303 in dem 3,3 V-Versorgungsspannungsteil 301 angeordnet. Der Ausgang der mit 3,3 V arbeitenden Verzögerungsschaltung 127 wird mit dem Eingang des mit 3,3 V arbeitenden Puffers 101 verbunden.
  • Schließlich wird der Takteingangsanschluss 100 mit dem Eingang des mit 2,5 V arbeitenden Puffers 114 und dem Eingang der mit 3,3 V arbeitenden Verzögerungsschaltung 127 verbunden. Gleichzeitig wird er bei Bedarf durch Verwendung einer Umwegverdrahtung so eingestellt, dass die Übertragungszeit vom Takteingangsanschluss 100 zum Eingang der mit 3,3 V arbeitenden Verzögerungsschaltung 127 gleich der Übertragungszeit vom Takteingangsanschluss 100 zum Eingang des mit 2,5 V arbeitenden Puffers 114 wird.
  • Übrigens wird zum Beispiel zur Zwischenverbindung eine vertikale Zwischenverbindung aus einer Aluminium-Leiterbahn zweiter Ebene und eine horizontale Zwischenverbindung aus einer Aluminium-Leiterbahn erster Ebene gebildet. Außerdem werden die Versorgungsspannung-Zwischenverbindung und die Masse-Zwischenverbindung jeweils aus Aluminium-Leiterbahnen unterschiedlicher Ebenen gebildet, um zu gewährleisten, dass die Versorgungsspannung-Zwischenverbindung und die Masse-Zwischenverbindung niemals miteinander kurzgeschlossen werden. Darüber hinaus werden die Aluminium-Leiterbahn zweiter Ebene und die Aluminium-Leiterbahn erster Ebene durch Durchgangslöcher zusammengeschaltet, so dass die vertikale Zwischenverbindung mit der horizontalen Zwischenverbindung verbunden ist.
  • In der oben erwähnten Taktsignal-Zufuhrschaltung nach dem Stand der Technik ist man jedoch den folgenden Problemen begegnet.
  • Wie oben erwähnt, ist die Verzögerurigsschaltung 127 zur Kompensierung der Differenz in der Übertragungszeit zwischen dem Taktbaum für den mit geringer Versorgungsspannung betriebenen Funktionsblock und dem Taktbaum für den anderen Funktionsblock eingefügt. In Abhängigkeit vom Diffusionszustand des LSI-Herstellungsverfahrens und bei Änderung der Betriebstemperatur des LSI ändert sich die Gate-Verzögerungszeit, und deshalb ändert sich entsprechend die Verzögerungszeit der Verzögerungsschaltung 127 mit dem Ergebnis, dass eine Phasenabweichung zwischen den Taktsignalen auftritt, die dem Speichermittel der mit unterschiedlichen Versorgungsspannungen betriebenen Funktionsblöcke zugeführt werden. Hierdurch wird in der Synchronschaltung, die zum Übertragen von Daten zwischen dem mit der niedrigen Versorgungsspannung betriebenen Funktionsblock und dem anderen Funktionsblock konfiguriert ist, die normale Datenübertragung unmöglich, wenn sich der Diffusionszustand des LSI-Herstellungsverfahrens und / oder die Betriebstemperatur des LSI ändern. Mit anderen Worten, es wird schwierig, die Synchronschaltung auszulegen.
  • Im Stand der Technik verändern sich darüber hinaus die Lokalisierungspositionen der Layout-Zellen und ihr Zwischenverbindung-Leitweg, wenn das Layout zur Änderung der Funktion modifiziert wird und / oder die Eigenschaften verbessert werden, und ferner verändern sich entsprechend auch die Lokalisierungspositionen der Taktbaum-Puffer und die Speichermittel und ihr Zwischenverbindung-Leitweg mit dem Ergebnis, dass es notwendig wird, die Übertragungszeit der Taktbäume wieder zu messen und die Verzögerungsschaltung erneut auszulegen. Mit anderen Worten, jedesmal wenn der Entwurf verändert wird und / oder die Eigenschaften verbessert werden, muss die Verzögerungsschaltung von neuem ausgelegt werden, und deshalb ist es von Nachteil, dass die zum Auslegen benötigte Zeit lang wird.
  • Die Druckschrift EP-A-O 308 267 offenbart einen Steuersignal-Erzeugungsschaltkreis, der bei einer ersten Spannung betrieben wird und ein Steuersignal an einen funktionalen Schaltkreis, der mit einer zweiten geringeren Spannung betrieben wird, liefert. Der Steuersignal-Erzeugungsschaltkreis weist eine Anzahl von seriell kaskadierten Invertern auf, wobei die Steuersignale von Knoten zwischen Gruppen der Inverter zugeführt werden. Folglich sind die Steuersignale relativ zueinander verzögert und weisen nicht die gleichen Phasen auf.
  • Folglich ist eine Aufgabe der vorliegenden Erfindung die Bereitstellung einer integrierten Schaltung mit Speichermitteln und einer Taktsignal-Zufuhrschaltung sowie eines Verfahrens zum Aufbau derselben, die die oben erwähnten Mängel der herkömmlichen überwunden haben.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer solchen integrierten Schaltung und eines Verfahrens zum Aufbau derselben, die in der Lage ist, phasengleiche Taktsignale an Speicherschaltkreise zuzuführen, die mit unterschiedlichen Versorgungsspannungen betrieben werden, selbst wenn sich der Diffusionszustand des Herstellungsverfahrens für LSI und/oder die Betriebstemperatur des LSI ändern, um es dadurch zu ermöglichen, Daten zwischen mit unterschiedlichen Versorgungsspannungen betriebenen Blöcken normal zu übertragen.
  • Eine noch andere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer solchen integrierten Schaltung und eines Verfahrens zum Aufbau derselben, die in der Lage ist, an Speicherschaltkreise, die mit unterschiedlichen Versorgungsspannungen betrieben werden, phasengleiche Taktsignale zuzuführen, indem keine Verzögerungsschaltung verwendet wird, selbst wenn sich der Diffusionszustand des Herstellungsverfahrens für LSI und / oder die Betriebstemperatur des LSI ändern.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer solchen integrierten Schaltung und eines Verfahrens zum Aufbau derselben, die in der Lage ist, die Entwurfszeit zu verkürzen.
  • Diese Aufgaben werden durch eine integrierte Schaltung wie sie in dem Anspruch 1 definiert ist bzw. durch ein Verfahren wie es in dem Anspruch 6 definiert ist, erfüllt. Die restlichen Ansprüche sind auf Weiterentwicklungen der Erfindung bezogen.
  • Mit der oben erwähnten Anordnung tritt in den ausgegebenen Taktsignalen, die eigentlich an die Anzahl von mit jeweils unterschiedlichen Versorgungsspannungen betriebenen Speichermittel angelegt werden, kein Phasenunterschied auf da das Taktsignal der Anzahl von mit unterschiedlichen Versorgungsspannungen betriebenen Speichermitteln durch die Einlage der Anzahl von Puffern zugeführt wird, die in der Form des Taktbaumes mit zumindest zwei kaskadierten Stufen verbunden sind und alle mit der gleichen Versorgungsspannung (die nämlich die höchste Versorgungsspannung der unterschiedlichen Versorgungsspannungen ist) selbst dann betrieben werden, wenn der Diffusionszustand des Herstellungsverfahrens für LSI und / oder die Betriebstemperatur des LSI variieren und deshalb selbst dann, wenn sich die Ausbreitungszeit in dem LSI speziell im Taktbaum ebenfalls ändert. Der Grund dafür ist, dass die Gate-Verzögerungszeiten in dem Taktbaum zueinander gleich gemacht werden können und die Verdrahtungskapazitäten im Taktbaum ebenfalls zueinander gleich gemacht werden können da alle von der Anzahl von Puffern, die in der Form des Taktbaumes mit zumindest zwei kaskadierten Stufen verbunden sind, mit der gemeinsamen Versorgungsspannung betrieben werden. Darüber hinaus ist die Verzögerungsschaltung, die im Stand der Technik zwischen dem Takteingangsanschluss und dem Eingang des Taktbaumes erforderlich war, nicht mehr notwendig.
  • Gemäß dem oben erwähnten Verfahren wird bei Verwendung einer Versorgungsspannung A und einer Versorgungsspannung B nach der Masse-Zwischenverbindung in dem Lokalisierungsteil eine Zwischenverbindung für die Versorgungsspannung A und eine Zwischenverbindung für die Versorgungsspannung B ausgelegt, wobei die mit der Ver sorgungsspannung A betriebenen Speichermittel zwischen der Masse-Zwischenverbindung und der Zwischenverbindung für die Versorgungsspannung A angeordnet sind und die mit der Versorgungsspannung B betriebenen Speichermittel zwischen der Masse-Zwischenverbindung und der Zwischenverbindung für die Versorgungsspannung B angeordnet sind. Jeder der Puffer ist zwischen der Masse-Zwischenverbindung und der Zwischenverbindung für die höhere Versorgungsspannung der Versorgungsspannungen A und B angeordnet, wobei die Puffer angeschlossen sind, um einen Taktbaum mit zumindest zwei kaskadierten Stufen zu bilden. Folglich wird es leicht, den mit einer von mehreren Versorgungsspannungen betriebenen Taktbaum zu lokalisieren.
  • Die obigen und anderen Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung von bevorzugten Ausführungsbeispielen der Erfindung mit Bezug auf die begleitenden Zeichnungen deutlich.
  • 1 ist ein Blockdiagramm eines Ausführungsbeispiels der integrierten Taktsignal-Zufuhrschaltung gemäß der vorliegenden Erfindung zum Zuführen von phasengleichen Taktsignalen an mit unterschiedlichen Versorgungsspannungen betriebene Funktionsblöcke;
  • 2 ist ein Layout-Diagramm von einem Beispiel der Schaltungsanordnung der in 1 gezeigten integrierten Taktsignal-Zufuhrschaltung;
  • 3 ist ein Blockdiagramm von einem Beispiel der integrierten Taktsignal-Zufuhrschaltung im Stand der Technik zum Zuführen von Taktsignalen an mit unterschiedlichen Versorgungsspannungen betriebene Funktionsblöcke;
  • 4 ist ein Layout-Diagramm eines Beispiels der Schaltungsanordnung der in 3 gezeigten integrierten Taktsignal-Zufuhrschaltung im Stand der Technik;
  • 5 ist ein Steuerungsdiagramm zur Darstellung der Änderung der Verzögerungszeit, wenn der aus zwei kaskadierten Pufferstufen zusammengesetzte Taktbaum mit unterschiedlichen Versorgungsspannungen betrieben wird; und
  • 6 ist ein Schaltungsdiagramm einer typischen Eingangsstufe des Flip-Flop.
  • Es wird jetzt ein Ausführungsbeispiel der integrierten Taktsignal-Zufuhrschaltung gemäß der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Mit Bezug auf 1 ist das Blockdiagramm von einem Ausführungsbeispiel der integrierten Taktsignal-Zufuhrschaltung gemäß der vorliegenden Erfindung zum Zuführen von phasengleichen Taktsignalen an mit unterschiedlichen Versorgungsspannungen betriebene Funktionsblöcke gezeigt. In 1 werden Elementen, die den in 3 gezeigten ähnlich sind, gleiche Bezugszahlen gegeben. Das in 1 dargestellte Ausführungsbeispiel besitzt ähnlich dem in 3 gezeigten Beispiel im Stand der Technik zwei Arten von Versorgungsspannungen einschließlich einer 3,3 V-Versorgungsspannung und einer 2,5 V-Versorgungsspannung, das im Teil des Taktbaumes anders ist als das in 3 gezeigte Beispiel im Stand der Technik.
  • In 1 ist der Takteingangsanschluss 100 direkt mit einem Taktbaum 227 verbunden, der an die mit der Versorgungsspannung von 3,3 V betriebenen Flip-Flop-Gruppen 110 bis 113 und die mit der Versorgungsspannung von 2,5 V betriebenen Flip-Flop-Gruppen 123 bis 126 angeschlossen ist.
  • Zuerst wird der Aufbau des Taktbaumes 227 ausführlich beschrieben. Der Taktbaum 227 ist aus den mit 3,3 V arbeitenden Puffern 201 bis 210 und 228 (mit der Versorgungsspannung von 3,3 V betrieben) zusammengesetzt, die in einer drei kaskadierte Stufen aufweisenden, baumförmigen Struktur verbunden sind. Deshalb ist der Taktbaum 227 nur aus den mit der Versorgungsspannung von 3,3 V arbeitenden Schaltkreisen gebildet. Ein Eingang des mit 3,3 V arbeitenden Erststufenpuffers 201 ist mit dem Takteingangsanschluss 100 verbunden, und entsprechende Eingänge der mit 3,3 V arbeitenden Zweitstufenpuffer 202 und 228 sind mit einem Ausgang des mit 3,3 V arbeitenden Erststufenpuffers 201 gemeinsam verbunden. Entsprechende Eingänge der mit 3,3 V arbeitenden Drittstufenpuffer 203 bis 206 in einer ersten Gruppe sind gemeinsam mit einem Ausgang des mit 3,3 V arbeitenden Zweitstufenpuffers 202 verbunden, und jeweilige Eingänge der mit 3,3 V arbeitenden Puffer 207 bis 210 in einer zweiten Gruppe sind gemeinsam mit einem Ausgang des mit 3,3 V arbeitenden Zweitstufenpuffers 228 verbunden.
  • Ein Ausgang der mit 3,3 V arbeitenden Drittstufenpuffer 203 bis 210 ist an Flip-Flops, die mit der Versorgungsspannung von 3,3 V arbeiten, und an Flip-Flops, die mit der Versorgungsspannung von 2,5 V arbeiten, angeschlossen. Diese Flip-Flops sind in die Flip-Flop-Gruppen 110 bis 113, die mit 3,3 V arbeiten, und die Flip-Flop-Gruppen 123 bis 126, die mit 2,5 V arbeiten, geteilt, wobei jede Gruppe die gleiche Anzahl von Flip-Flops umfasst. Hier ist es nicht unbedingt erforderlich, die Flip-Flops in Einheiten der mit gleicher Versorgungsspannung arbeitenden Flip-Flops in Gruppen anzuordnen. Jedoch sind in diesem Ausführungsbeispiel die Flip-Flops in Gruppen, die nur aus Flip-Flops bestehen, die mit der Versorgungsspannung von 3,3 V arbeiten, und in Gruppen geteilt, die nur aus Flip-Flops bestehen, die mit der Versorgungsspannung von 2,5 V arbeiten, ähnlich dem Beispiel im Stand der Technik, wobei die Flip-Flops mit einem mit 3,3 V arbeitenden Drittstufenpuffer in Einheiten von einer Gruppe verbunden sind.
  • Die mit 3,3 V arbeitende Flip-Flop-Gruppe 110 enthält die mit 3,3 V arbeitenden Flip-Flops 106 bis 109, deren einer Takteingang an den Ausgang des mit 3,3 V arbeitenden Drittstufenpuffers 203 angeschlossen ist. Die mit 2,5 V arbeitende Flip-Flop-Gruppe 123 enthält die mit 2,5 V arbeitenden Flip-Flops 119 bis 122, deren einer Takteingang an den Ausgang des mit 3,3 V arbeitenden Drittstufenpuffers 207 angeschlossen ist. Ähnlich ist ein Takteingang einer Anzahl von in den mit 3,3 V arbeitenden Flip-Flop-Gruppen 111 bis 113 und den mit 2,5 V arbeitenden Flip-Flop-Gruppen 124 bis 126 enthaltenen Flip-Flops mit einem Ausgang der mit 3,3 V arbeitenden Puffer 204 bis 206 bzw. 208 bis 210 verbunden.
  • Als nächstes wird das Verfahren zum Aufbau der oben erwähnten integrierten Taktsignal-Zufuhrschaltung (das Verfahren zum Auslegen der Bestandteile des Taktbaumes) mit Bezug auf 2 beschrieben, die ein Layout-Diagramm eines Beispiels der Schaltungsanordnung der in 1 gezeigten integrierten Taktsignal-Zufuhrschaltung ist. In
  • 2 sind Elementen, die den in den 1 und 4 gezeigten ähnlich sind, die gleichen Bezugszahlen gegeben.
  • In 2 sind in einem gemeinsamen 3,3 V/2,5 V-Versorgungsspannungsteil 404 eine Masse-Zwischenverbindung (Kabelleiter) 401, eine 3,3 V-Versorgungsspannung-Zwischenverbindung (Kabelleiter) 402, eine 2,5 V-Versorgungsspannung-Zwischenverbindung (Kabelleiter) 403, die mit 3,3 V arbeitenden Flip-Flops 106 bis 109, die mit 2,5 V arbeitenden Flip-Flops 119 bis 122, die jeweils zwischen Flip-Flops angeordneten Zufallsschaltungen 131 und 132 und der mit 3,3 V arbeitende Taktbaum 227 angeordnet.
  • Es wird jetzt die Masse-Zwischenverbindung 401, die 3,3 V-Versorgungsspannung-Zwischenverbindung 402 und die 2,5 V-Versorgungsspannung-Zwischenverbindung 403 ausführlich beschrieben.
  • Die 3,3 V-Versorgungsspannung-Zwischenverbindung 402 und die 2,5 V- Versorgungsspannung-Zwischenverbindung 403 sind in einem Rand des gemeinsamen 3,3 V/ 2,5 V-Versorgungsspannungsteils 404 ausgelegt und erstrecken sich in mehrere horizontale Richtungen innerhalb des gemeinsamen 3,3 V/2,5 V-Versorgungsspannungsteils 404, wobei die 3,3 V-Versorgungsspannung-Zwischenverbindung 402 und die 2,5 V-Versorgungsspannung-Zwischenverbindung 403 durch einen konstanten Abstand voneinander getrennt sind. Die Masse-Zwischenverbindung 401 ist in einem Rand des gemeinsamen 3,3/2,5 V-Versorgungsspannungsteils 404 angeordnet und erstreckt sich in mehrere horizontale Richtungen in dem gemeinsamen 3,3 V/2,5 V-Versorgungsspannungsteil 404, derart, dass die Masse-Zwischenverbindung 401 und die 3,3 V-Versorgungsspannung-Zwischenverbindung 402 paarweise angeordnet sind aber durch einen konstanten Abstand voneinander getrennt werden und die Masse-Zwischenverbindung 401 und die 2,5 V-Versorgungsspannung-Zwischenverbindung 403 paarweise angeordnet sind, jedoch durch einen konstanten Abstand voneinander getrennt werden.
  • Als nächstes werden der Taktbaum 227 und die Flip-Flops in dem gemeinsamen 3,3 V/ 2,5 V-Versorgungsspannungsteil 404 beschrieben. Jedes der gemäß l mit dem Taktbaum 227 verbundenen, mit 3,3 V arbeitenden Flip-Flops 106 bis 109 ist zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 gemäß 2 angeordnet. Der mit 3,3 V arbeitende Puffer 203 im Taktbaum 227 ist ebenfalls zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet. Der Takteingang von jedem der mit 3,3 V arbeitenden Flip-Flops 106 bis 109 ist mit dem Ausgang des mit 3,3 V arbeitenden Puffers 203 verbunden.
  • Der mit 3,3 V arbeitende Puffer 202 im Taktbaum 227 ist ebenfalls zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet, und der Eingang von jedem der mit 3,3 V arbeitenden Puffer 203 bis 206 ist mit dem Ausgang des mit 3,3 V arbeitenden Puffers 202 verbunden. Der mit 3,3 V arbeitende Puffer 201 im Taktbaum 227 ist ebenfalls zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet, und der Eingang von jedem der mit 3,3 V arbeitenden Puffer 202 und 228 ist mit dem Ausgang des mit 3,3 V arbeitenden Puffers 201 verbunden.
  • Der Takteingangsanschluss 100 ist mit dem Eingang des mit 3,3 V arbeitenden Puffers 201 verbunden. Jedes der mit 2,5 V arbeitenden Flip-Flops 119 bis 122 ist zwischen der Masse-Zwischenverbindung 401 und der 2,5 V-Versorgungsspannung-Zwischenverbindung 403 angeordnet. Der mit 3,3 V arbeitende Puffer 207 ist ebenfalls zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet. Der Takteingang von jedem der mit 2,5 V arbeitenden Flip-Flops 119 bis 122 ist mit dem Ausgang des mit 2,5 V arbeitenden Puffers 207 verbunden.
  • Der mit 3,3 V arbeitende Puffer 228 im Taktbaum 227 ist ebenfalls zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet, und der Eingang von jedem der mit 3,3 V arbeitenden Puffer 207 bis 210 ist mit dem Ausgang des mit 3,3 V arbeitenden Puffers 228 verbunden.
  • Obwohl es in 2 nicht dargestellt ist, sind der Ausgang der mit 3,3 V arbeitenden Puffer 204 bis 206 und 208 bis 210 mit den Flip-Flops in den mit 3,3 V arbeitenden Flip-Flop-Gruppen 111 bis 113 bzw. mit den Flip-Flops in den mit 2,5 V arbeitenden Flip-Flop-Gruppen 124 bis 126 verbunden.
  • In dem in 1 dargestellten Schaltkreis wird das Taktsignal, das dem mit 3,3 V arbeitenden Flip-Flop 106, das mit der 3,3 V Versorgungsspannung betrieben wird, zuzuführen ist, durch die mit 3,3 V arbeitenden Puffer 201 bis 203 dem Takteingang des mit 3,3 V arbeitenden Flip-Flops 106 zugeführt. In diesem Fall ist die Übertragungszeit des Taktsignals von dem Taktsignalanschluss 100 zu dem mit 3,3 V arbeitenden Flip-Flop 106 die Gesamtzeit einer Zwischenverbindung-Verzögerungszeit vom Takteingangsanschluss 100 zum Eingang des mit 3,3 V arbeitenden Puffers 201, einer Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 201, einer Zwischenverbindung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 201 zu dem Eingang des mit 3,3 V arbeitenden Puffers 202, einer Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 202, einer Zwischenverbindung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 202 zu dem Eingang des mit 3,3 V arbeitenden Puffers 203, einer Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 203 und einer Zwischenverbindung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 203 zum Takteingang des mit 3,3 V arbeitenden Flip-Flops 106.
  • Andererseits wird das Taktsignal, das dem mit 2,5 V arbeitenden Flip-Flop 119, das mit der Versorgungsspannung von 2,5 V betrieben wird, durch die mit 3,3 V arbeitenden Puffer 201, 228 und 207 dem Takteingang des mit 2,5 V arbeitenden Flip-Flop 119 zugeführt. In diesem Fall ist die Übertragungszeit des Taktsignals von dem Takteingangsanschluss 100 zu dem mit 2,5 V arbeitenden Flip-Flop 119 die Gesamtzeit der Zwischenverbindung-Verzögerungszeit vom Takteingangsanschluss 100 zu dem Eingang des mit 3,3 V arbeitenden Puffers 201, der Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 201, einer Zwischenverbindung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 201 zu dem Eingang des mit 3,3 V arbeitenden Puffers 228, einer Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 228, einer Zwischenverbin dung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 228 zu dem Eingang des mit 3,3 V arbeitenden Puffers 207, einer Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 207 und einer Zwischenverbindung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 207 zu dem Takteingang des mit 2,5 V arbeitenden Flip-Flops 119.
  • Um die Übertragungszeit des Taktsignals vom Takteingangsanschluss 100 zum Takteingang des mit 3,3 V arbeitenden Flip-Flop 106 der Übertragungszeit des Taktsignals von dem Takteingangsanschluss 100 zum Takteingang des mit 2,5 V arbeitenden Flip-Flops 119 gleich zu machen, wird hier zuerst die Zwischenverbindung-Verzögerungszeit vom Ausgang des mit 3,3 V arbeitenden Puffers 201 zu dem Eingang des mit 3,3 V arbeitenden Puffers 202 mit der Zwischenverbindung-Verzögerungszeit vom Ausgang des mit 3,3 V arbeitenden Puffers 201 zum Eingang des mit 3,3 V arbeitenden Puffers 228 gleich gemacht.
  • Zweitens wird die Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 202 mit der Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 228 gleich gemacht. Drittens wird die Zwischenverbindung-Verzögerungszeit vom Ausgang des mit 3,3 V arbeitenden Puffers 202 zu dem Eingang des mit 3,3 V arbeitenden Puffers 203 mit der Zwischenverbindung-Verzögerungszeit vom Ausgang des mit 3,3 V arbeitenden Puffers 228 zu dem Eingang des mit 3,3 V arbeitenden Puffers 207 gleich gemacht. Viertens wird die Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 203 mit der Gate-Verzögerungszeit des mit 3,3 V arbeitenden Puffers 207 gleich gemacht. Fünftens wird die Zwischenverbindung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 203 zum Takteingang des mit 3,3 V arbeitenden Flip-Flop 106 mit der Zwischenverbindung-Verzögerungszeit von dem mit 3,3 V arbeitenden Puffer 207 zum Takteingang des mit 2,5 V arbeitenden Flip-Flops 119 gleich gemacht.
  • Um den Taktbaum ähnlich dem Stand der Technik aufzubauen, werden, wie oben erwähnt, die Gatelänge und die Gatebreite von Transistoren in Puffern der gleichen Stufenhöhe in der Taktbaumstruktur zueinander gleich gemacht, und die Verdrahtungskapazität der Zwischenverbindungen mit der gleichen Stufenhöhe in der Taktbaumstruktur werden ebenfalls zueinander gleich gemacht. Infolgedessen werden die Taktsignale tatsächlich mit der gleichen zeitlichen Steuerung dem Takeingang von allen der Flip-Flops zugeführt, die in den mit dem Taktbaum 227 verbundenen Flip-Flop-Gruppen 110 bis 113 und 123 bis 126 enthalten sind.
  • Da der Taktbaum 227 aus den mit 3,3 V arbeitenden Schaltkreisen gebildet ist, werden in diesem Ausführungsbeispiel die Taktsignale mit der Amplitude von 3,3 V den mit 2,5 V arbeitenden Flip-Flop-Gruppen 123 bis 126 zugeführt. Dies ist jedoch eigentlich kein Problem.
  • Der Grund dafür wird hier beschrieben. Unter Berücksichtigung, dass das mit 2,5 V arbeitende Flip-Flop eine CMOS-Inverter-Eingangsstufe gemäß 6 aufweist, die aus einem P-Kanal-Transistor 605 und einem N-Kanal-Transistor 606 mit gemeinsam verbundenen Gates 604 und gemeinsam verbundenen Drains 602 zusammengesetzt ist, wird das Taktsignal mit der Amplitude von 3,3 V an die gemeinsam verbundenen Gates 604 des P-Kanal-Transistors 605 und des N-Kanal-Transistors 606 angelegt. Die Versorgungsspannung von 2,5 V wird an einen Versorgungsspannungsanschluss 607 angelegt, der mit einer Sourceelektrode 601 des P-Kanal-Transistors 605 verbunden ist. Eine Sourceelektrode 603 des N-Kanal-Transistors 606 ist mit Masse verbunden.
  • Da die Sourceelektrode 601 des P-Kanal-Transistors 605 gewöhnlicherweise einer Lastkapazität 608 zugeordnet ist, fällt im Allgemeinen, wenn Null Volt an das Gate 604 des P-Kanal-Transistors 605 angelegt sind, das Potenzial der Sourceelektode 601 des P-Kanal-Transistors 605 ab, und der P-Kanal-Transistor 605 wird eingeschaltet. Deshalb wird eine Zeit benötigt, bis der Strom von der Sourceelektrode 601 zum Drain 602 des P-Kanal-Transistors 605 zu fliessen beginnt. Andererseits wird der N-Kanal-Transistor 606 ausgeschaltet. Somit wird die Spannung von 2,5 V von dem Drain 602 des P-Kanal-Transistors 605 ausgegeben. In diesem Prozess hängt die Übergangszeit nicht wesentlich davon ab, welches von Taktsignal mit der Amplitude von 3,3 V und den Taktsignalen mit der Amplitude von 2,5 V an die Gates 604 des P-Kanal-Transistors 605 und des N-Kanal-Transistors 606 angelegt wird, da Null Volt an das Gate 604 des P-Kanal-Transistors 605 angelegt sind.
  • Andererseits wird, wenn die Spannung von 3,3 V an das Gate 604 angelegt ist, der P-Kanal-Transistor 605 ausgeschaltet und der N-Kanal-Transistor 606 ausgeschaltet, da der in dem mit 2,5 V arbeitenden Flip-Flop enthaltene P-Kanal-Transistor 605 und N-Kanal-Transistor 606 einen absoluten Schwellenwert aufweisen, der ausreichend größer als Null Volt und ausreichend kleiner als 2,5 V ist. Eher wird das Einschalten des N-Kanal-Transistors 606 und das Ausschalten des P-Kanal-Transistors 605 etwas schnell im Vergleich zu dem Fall, dass die Spannung von 2,5 V an das Gate 604 angelegt ist, wenn die Spannung von 3,3 V an das Gate 604 angelegt wird. Jedoch wird diese geringe Schnelligkeit des Ein- und Ausschaltens keinen nachteiligen Einfluss ergeben.
  • Es tritt außerdem kein Durchschlag auf da der LSI mit den bei 2,5 V arbeitenden Funktionsblöcken und den bei 3,3 V arbeitenden Funktionsblöcken in einem gemischten Zustand ausgelegt ist, um eine Durchbruchspannung von größer als 3,3 V zu haben, selbst wenn 3,3 V an das Gate der Transistoren, die in dem mit 2,5 V arbeitenden Flip-Flop enthalten sind, angelegt werden.
  • Deshalb tritt beim eigentlichen Betrieb des Flip-Flops kein Problem auf.
  • Es wird jetzt mit Bezug auf 2 ein Verfahren zum Aufbau der oben erwähnten integrierten Taktsignal-Zufuhrschaltung beschrieben werden.
  • Zuerst werden der Abschnitt 404 zur Lokalisierung von 3,3 V-Layout-Zellen und 2,5 V-Layout-Zellen bestimmt. Anschließend wird die Masse-Zwischenverbindung 401, die 3,3 V-Versorgungsspannung-Zwischenverbindung 402 und die 2,5 V-Versorgungsspannung-Zwischenverbindung 403 in dem gemeinsamen 3,3 V/2,5 V-Versorgungsspannungsteil 404 gemäß 2 ausgelegt. Darüber hinaus werden in dem gemeinsamen 3,3 V/2,5 V- Versorgungsspannungsteil 404 die 3,3 V-Layout-Zellen anders als der Taktbaum zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungs spannung-Zwischenverbindung 402 angeordnet, und die 2,5 V-Layout-Zellen werden zwischen der Masse-Zwischenverbindung 401 und der 2,5 V-Versorgungsspannung-Zwischenverbindung 403 angeordnet.
  • Anschließend wird der Taktbaum in dem gemeinsamen 3,3 V/2,5 V- Versorgungsspannungsteil 404 ausgelegt und angeschlossen. Da die Flip-Flops, die mit den bei 3,3 V arbeitenden Puffer 202 bis 206 verbunden sind, und die Flip-Flops, die mit den bei 3,3 V arbeitenden Puffern 207 bis 210 verbunden sind, den gleichen Aufbau haben, werden hier im Folgenden die mit 3,3 V arbeitenden Puffer 203 und 207 als ein Vertreter beschrieben: Zuerst wird der mit 3,3 V arbeitende Drittstufenpuffer 203 zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 an einer Position in der Nähe der mit 3,3 V arbeitenden Flip-Flops 106 bis 109 angeordnet. Anschließend wird der Ausgang des mit 3,3 V arbeitenden Puffers 203 mit den jeweiligen Takteingängen der mit 3,3 V arbeitenden Flip-Flops 106 bis 109 verbunden, bei Bedarf unter Verwendung einer Umwegverdrahtung, derart, dass die Verdrahtungskapazitäten zueinander gleich werden.
  • Danach wird der mit 3,3 V arbeitende Zweitstufenpuffer 202 zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet. Anschließend wird der Ausgang des mit 3,3 V arbeitenden Puffers 202 mit den jeweiligen Eingängen der mit 3,3 V arbeitenden Drittstufenpuffer 203 bis 206, bei Bedarf unter Verwendung einer Umwegverdrahtung verbunden, derart, dass die Verdrahtungskapazitäten zueinander gleich werden.
  • Darüber hinaus wird der mit 3,3 V arbeitende Drittstufenpuffer 207 zwischen der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 in einer mittleren Position zwischen den mit 2,5 V arbeitenden Flip-Flops 119 bis 122 und einer benachbarten Masse-Zwischenverbindung 401 angeordnet. Der Ausgang des mit 3,3 V arbeitenden Puffers 207 ist mit den jeweiligen Takteingängen der mit 2,5 V arbeitenden Flip-Flops 119 bis 122 verbunden, bei Bedarf unter Verwendung einer Umwegverdrahtung, derart, dass die Verdrahtungskapazitäten zueinander gleich werden.
  • Danach wird der mit 3,3 V arbeitende Zweitstufenpuffer 228 zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet. Anschließend wird der Ausgang des mit 3,3 V arbeitenden Puffers 228 mit den jeweiligen Eingängen der mit 3,3 V arbeitenden Puffer 207 bis 210 verbunden, bei Bedarf unter Verwendung einer Umwegverdrahtung, derart, dass die Verdrahtungskapazitäten zueinander gleich werden.
  • Darüber hinaus wird der mit 3,3 V arbeitende Erststufenpuffer 201 zwischen der Masse-Zwischenverbindung 401 und der 3,3 V-Versorgungsspannung-Zwischenverbindung 402 angeordnet. Anschließend wird der Ausgang des mit 3,3 V arbeitenden Puffers 201 mit den jeweiligen Eingängen der mit 3,3 V arbeitenden Puffer 202 und 228 verbunden, derart, dass die Verdrahtungskapazitäten zueinander gleich werden.
  • Das Obengenannte ist ein Verfahren zum Auslegen und Verbinden des Taktbaumes in dem gemeinsamen 3,3 V/2,5 V-Versorgungsspannungsteil 404. Schließlich wird der Takteingangsanschluss 100 mit dem Eingang des bei 3,3 V arbeitenden Puffers 201 verbunden.
  • In dem in 1 gezeigten Ausführungsbeispiel sind die Flip-Flops 106 bis 109, die mit dem bei 3,3 V arbeitenden Puffer 203 verbunden sind, die mit 3,3 V arbeitenden Flip-Flops; und die Flip-Flops 119 bis 122, die mit dem bei 3,3 V arbeitenden Puffer 207 verbunden sind, sind die mit 2,5 V arbeitenden Flip-Flops. Die mit den Drittstufenpuffern verbundenen Flip-Flops im Taktbaum werden im Grunde genommen in Gruppen geteilt, die jeweils nur aus mit der gleichen Versorgungsspannung arbeitenden Flip-Flops bestehen.
  • Als eine Modifizierung werden die mit den Drittstufenpuffern verbundenen Flip-Flops im Taktbaum in Gruppen geteilt, die jeweils nur aus Flip-Flops bestehen, die nahe zu einander, unabhängig von der Versorgungsspannung angeordnet sind. In diesem Fall kann jede Gruppe Flip-Flops enthalten, die mit unterschiedlichen Versorgungsspannungen arbeiten. Zum Beispiel sind in der in 2 dargestellten Schaltungsanordnung die mit 3,3 V arbeitenden Flip-Flops 107 und 109 und die mit 2,5 V arbeitenden Flip-Flops 119 und 121 paarweise als eine Gruppe angeordnet und mit dem Ausgang des bei 3,3 V arbeitenden Puffers 203 verbunden. In dieser Modifizierung kann die Länge der Zwischenverbindung zwischen den Puffern im Taktbaum gekürzt werden, und deshalb wird es leicht, die Verzögerungszeit beim Konstruieren des Taktbaumes einzustellen.
  • Im Stand der Technik besteht der Taktbaum für den mit der Versorgungsspannung von 2,5 V arbeitenden Funktionsblock aus den mit 2,5 V arbeitenden Puffern. Jedoch besteht in diesem Ausführungsbeispiel der Taktbaumabschnitt für den mit der Versorgungsspannung von 2,5 V arbeitenden Funktionsblock aus den mit 3,3 V arbeitenden Puffern. Deshalb erhöht sich die verbrauchte elektrische Leistung im Vergleich zum Stand der Technik, da aber die verbrauchte elektrische Leistung nur der im Taktbaum enthaltenen Puffer erhöht ist, ist die Zunahme der verbrauchten elektrischen Leistung im Wesentlichen vernachlässigbar.
  • Wie aus dem Obenstehenden ersichtlich wird, ist die vorliegende Erfindung dadurch gekennzeichnet, dass das Taktsignal auf die Anzahl von mit unterschiedlichen Versorgungsspannungen betriebenen Speichermitteln durch die Einlage der Anzahl von Puffern verteilt wird, die in der Form des Taktbaumes mit zumindest zwei kaskadierten Stufen verbunden sind und alle mit der gemeinsamen Versorgungsspannung betrieben werden, selbst wenn der Diffusionzustand des Herstellungsverfahrens für LSI und / oder die Betriebstemperatur des LSI variieren, und deshalb, selbst wenn die Ausbreitungszeit in dem LSI speziell im Taktbaum ebenfalls variiert, die jeweiligen Ausbreitungszeiten der tatsächlich an die Anzahl von Speichermitteln, die mit unterschiedlichen Versorgungsspannungen betrieben werden, angelegten abgegebenen Taktsignale die gleichen wie jede andere sind und deshalb die abgegebenen Taktsignale, die tatsächlich an die Anzahl von jeweils mit unterschiedlichen Versorgungsspannungen betriebenen Speichermitteln angelegt werden, phasengleich sind. Folglich ist es möglich, Daten zwi schen Speichermitteln zu übertragen, die mit unterschiedlichen Versorgungsspannungen betrieben werden.
  • Da keine Verzögerungsschaltung zum Einstellen der Ausbreitungszeit enthalten ist, ist es außerdem möglich, die Entwurfszeit für die Schaltungsanordnung des Taktbaumes zu verkürzen.
  • Damit ist die Endung mit Bezug auf spezifische Ausführungsbeispiele dargestellt und beschrieben worden. Es soll jedoch angemerkt werden, dass die vorliegende Erfindung in keiner Weise auf die Einzelheiten der veranschaulichten Strukturen beschränkt ist, sondern Änderungen und Modifizierungen innerhalb des Umfangs der angefügten Ansprüche vorgenommen werden können.

Claims (6)

  1. Integrierte Schaltung mit einer Anzahl von Speichermitteln (106–109, 119–122), die mit unterschiedlichen Versorgungsspannungen betrieben werden, und einer Taktsignal-Zufuhrschaltung mit einer Anzahl von Puffern (201–210), die in Form eines Taktbaumes mit zumindest zwei kaskadierten Stufen verbunden sind, zum Verteilen von Taktsignalen mit im wesentlichen der gleichen Phase an die Anzahl von Speichermitteln (106–109, 119–122), wobei die Anzahl von Puffern, die in Form eines Taktbaumes verbunden sind, mit der höchsten Versorgungsspannung der unterschiedlichen Versorgungsspannungen betrieben werden, so dass das Taktsignal in dem Taktbaum mit im wesentlichen der gleichen Verzögerung weitergeleitet wird, einem Eingangstaktsignal (100), das an einen Erststufenpuffer (201) der Anzahl von Puffern, die in Form eines Taktbaumes verbunden sind, angelegt wird, und einer Anzahl von Ausgabetaktsignalen mit im wesentlichen der gleichen Phase, die von Endstufenpuffern (203–210) der Anzahl von Puffern, die in Form eines Taktbaumes geschaltet sind, an die Anzahl von Speichermitteln (106–109, 119–122), die mit den unterschiedlichen Versorgungsspannungen jeweils betrieben werden, geliefert werden, wobei jedes der Anzahl von Speichermitteln (106, 113, 119–126) ein Flip-Flop ist und die Endstufenpuffer (203–210) der Anzahl von Puffern eine Anzahl von Puffer sind, die parallel angeordnet sind, wobei jeder mit einer Anzahl von Flip-Flops verbunden ist.
  2. Integrierte Schaltung nach Anspruch 1, wobei jeder der Endstufenpuffer (203–210) mit der gleichen Anzahl von Flip-Flops verbunden ist.
  3. Integrierte Schaltung nach Anspruch 1, wobei die Anzahl von Speichermitteln, die mit den unterschiedlichen Versorgungsspannungen betrieben werden, eine Anzahl von bei 3,3 V betriebenen Flip-Flops (110–113) und einer Anzahl von bei 2,5 V betriebenen Flip-Flops (123–126) aufweisen und wobei die Anzahl von Puffern, die in Form eines Taktbaumes verbunden sind, aus nur einer Anzahl von mit 3,3 V betriebenen Puffern zusammengesetzt sind, die in Form eines Taktbaumes geschaltet sind, mit zumindest zwei kaskadierten Stufen.
  4. Integrierte Schaltung nach Anspruch 3, wobei jedes der Anzahl von mit 2,5 V betriebenen Flip-Flops eine CMOS-Invertereingangsstufe aufweist, die ein Taktsignal mit einer Amplitude von 3,3 V von zumindest einem Endstufenpuffer der Anzahl von bei 3,3 V betriebenen Puffer, die in Form eines Taktbaumes verbunden sind, empfängt.
  5. Integrierte Schaltung nach Anspruch 3, wobei die Anzahl von bei 3,3 V betriebenen Puffern in Form eines Taktbaumes mit drei kaskadierten Stufen verbunden sind.
  6. Verfahren zum Aufbau einer integrierten Schaltung mit einer Anzahl von Speichermitteln (106–109, 119–122), die mit unterschiedlichen Versorgungsspannungen betrieben werden, und einer Taktsignal-Zufuhrschaltung, die einer Anzahl von Puffern (201–210) aufweist, die in Form eines Taktbaumes mit zumindest zwei kaskadierten Stufen verbunden sind, zur Verteilung von Taktsignalen mit im wesentlichen der gleichen Phase an die Anzahl von Speichermitteln (106–109, 119–122), wobei das Verfahren die Schritte aufweist des Auslegers einer Massenzwischenverbunden (401) und einer Anzahl von Versorgungsspannungszwischenverbindungen (402 und 403) für unterschiedliche Versorgungsspannungen in einem Anordnungsabschnitt, Anordnen jedes der Speichermittel, die mit den unterschiedlichen Versorgungsspannungen betrieben werden, zwischen der Massenzwischenverbindung und der Versorgungsspannungsverbindung einer entsprechenden Versorgungsspannung, Plazieren jedes der Anzahl von Puffern zwischen der Massenzwischenverbindung (401) und der Versorgungsspannungszwischenverbindung (402) für die höchste Versorgungsspannung der Versorgungsspannungszwischenverbindungen und Verbinden der Anzahl von Puffern zur Bildung eines Taktbaumes mit zumindest zwei kaskadierten Stufen, Verbinden eines Eingangs eines Erststufenpuffers (201) des Taktbaumes mit einen Takteingangsanschluss (100) und Verbinden des Ausgangs von Endstufenpuffern (203-210) des Taktbaumes mit einem Takteingang der Anzahl von Speichermitteln, die mit unterschiedlichen Versorgungsspannungen betrieben werden, wobei jedes der Anzahl von Speichermitteln (106-122) ein Flip-Flop ist und die Endstufenpuffer (203-210) der Anzahl von Puffern eine Anzahl von Puffern sind, die parallel angeordnet sind, wobei jeder mit einer Anzahl von Flip-Flops verbunden ist.
DE69811795T 1997-08-14 1998-08-14 Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung Expired - Fee Related DE69811795T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21946797 1997-08-14
JP9219467A JP3022426B2 (ja) 1997-08-14 1997-08-14 クロック信号供給用集積回路及びその構成方法

Publications (2)

Publication Number Publication Date
DE69811795D1 DE69811795D1 (de) 2003-04-10
DE69811795T2 true DE69811795T2 (de) 2004-02-12

Family

ID=16735898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69811795T Expired - Fee Related DE69811795T2 (de) 1997-08-14 1998-08-14 Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US6092211A (de)
EP (1) EP0897145B1 (de)
JP (1) JP3022426B2 (de)
KR (1) KR100414758B1 (de)
DE (1) DE69811795T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052951B1 (ja) * 1999-02-16 2000-06-19 日本電気株式会社 クロックツリ―シンセシス配置配線装置および方法
JP2001210718A (ja) 2000-01-26 2001-08-03 Nec Corp 半導体集積回路及びその設計方法
WO2001055824A2 (en) * 2000-01-27 2001-08-02 Primarion, Inc. Apparatus suitable for providing synchronized clock signals to a microelectronic device
JP2001332693A (ja) * 2000-05-23 2001-11-30 Nec Corp バッファ回路ブロック及びこれを用いた半導体集積回路装置の設計方法
JP4717233B2 (ja) * 2001-03-14 2011-07-06 ルネサスエレクトロニクス株式会社 クロック供給バイアス回路及びそれを用いた単相クロック駆動分周回路
AU2002357305A1 (en) * 2001-12-18 2003-06-30 Silicon Perspective Corporation Gated clock tree synthesis
DE10164424A1 (de) * 2001-12-29 2003-07-17 Philips Intellectual Property Elektrische oder elektronische Schaltungsanordnung sowie zugeordnetes Verfahren
JP4127684B2 (ja) 2004-07-26 2008-07-30 株式会社東芝 半導体集積回路
TW200620938A (en) * 2004-09-07 2006-06-16 Nec Electronics Corp Synchronization device and semiconductor device
US7369453B2 (en) 2006-02-28 2008-05-06 Samsung Electronics Co., Ltd. Multi-port memory device and method of controlling the same
US7778077B2 (en) * 2006-05-15 2010-08-17 Sandisk Corporation Non-volatile memory system with end of life calculation
US7523013B2 (en) * 2006-05-15 2009-04-21 Sandisk Corporation Methods of end of life calculation for non-volatile memories
US9256245B2 (en) 2014-04-02 2016-02-09 Mediatek Inc. Clock tree circuit and memory controller
KR20150140047A (ko) * 2014-06-05 2015-12-15 삼성전기주식회사 적분 회로, 접촉 감지 장치 및 터치스크린 장치
KR102601216B1 (ko) * 2016-09-29 2023-11-10 삼성전자주식회사 반도체 장치의 설계 방법
KR20190055568A (ko) 2017-11-15 2019-05-23 (주)지앤브이 잔불 정리용 이동식 소화장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477314A (en) * 1987-09-18 1989-03-23 Nec Corp Semiconductor circuit
US5638291A (en) * 1994-10-14 1997-06-10 Vlsi Technology, Inc. Method and apparatus for making integrated circuits by inserting buffers into a netlist to control clock skew
US5570045A (en) * 1995-06-07 1996-10-29 Lsi Logic Corporation Hierarchical clock distribution system and method
US5744991A (en) * 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
US5717229A (en) * 1996-03-26 1998-02-10 Intel Corporation Method and apparatus for routing a clock tree in an integrated circuit package
US5912820A (en) * 1997-01-22 1999-06-15 Unisys Corporation Method and apparatus for distributing a clock tree within a hierarchical circuit design

Also Published As

Publication number Publication date
DE69811795D1 (de) 2003-04-10
EP0897145A1 (de) 1999-02-17
EP0897145B1 (de) 2003-03-05
KR100414758B1 (ko) 2004-05-31
JP3022426B2 (ja) 2000-03-21
JPH1168046A (ja) 1999-03-09
US6092211A (en) 2000-07-18
KR19990023575A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
DE69811795T2 (de) Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung
DE69528393T2 (de) Programmierbarer Logikbaustein für ein anwenderprogrammierbares Gate-Array
DE69933525T2 (de) Architekturen für programmierbare logische Vorrichtungen
DE69631351T2 (de) ASIC-Busstruktur auf Basis von Multiplexern
DE69317091T2 (de) Leitweglenkung mit geringer Signalverschiebung in einem programmierbaren Feld
DE60128960T2 (de) Architektur für ziegelförmig aufbaubares nutzerprogrammierbares gatterfeld
DE69924173T2 (de) Integrierte Halbleiterschaltung mit Schlafmodus mit geringem Stromverbrauch und geringem Flächenbedarf
DE3712178C2 (de)
DE102004063926A1 (de) Konfigurierbare Treiberzelle eines logischen Zellenfeldes
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE3716868A1 (de) Integrierte schaltung mit hohem integrationsgrad
DE3879813T2 (de) Integrierte Halbleiterschaltung mit Signallinien.
EP0202456A2 (de) In integrierter Technik hergestellter Logik-Array-Baustein
DE69501285T2 (de) Stromschaltende Schaltung
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE60012639T2 (de) Verbindungsressourcen für programmierbare logische integrierte schaltungen
DE19652870B4 (de) Halbleiterspeichervorrichtung
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE2846957A1 (de) Binaerer zaehler
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
DE69129445T2 (de) Integrierte halbleiterschaltungsanordnung
DE60000981T2 (de) Vorrichtung und verfahren zur verzögerung von pulssignalen und pulstaktsignalen
DE19749600C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen wie ein Gate-Array oder ein eingebettetes Zellen-Array (embedded cell array ECA), und im einzelnen eine in der integrierten Halbleiterschaltungseinrichtung vorgesehene Takttreiberschaltung
DE69823417T2 (de) Konvertershaltung für analoge Pegel

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee