DE19731714C2

DE19731714C2 - Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen

Info

Publication number: DE19731714C2
Application number: DE19731714A
Authority: DE
Inventors: Takenobu Iwao; Nobuyuki Ikeda; Miho Yokota
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-11-29
Filing date: 1997-07-23
Publication date: 2001-08-09
Anticipated expiration: 2017-07-24
Also published as: KR19980041807A; TW333710B; JPH10163328A; KR100261900B1; US5945846A; DE19731714A1; JP3556416B2

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen wie ein Gate-Array oder ein eingebettetes Zellen-Array (embedded cell array ECA), und im einzelnen eine in der integrierten Halbleiterschaltungseinrichtung vorgesehene Takttreiberschaltung.

Bei einer integrierten Halbleiterschaltungseinrichtung einschließlich Gate-Arrays oder eingebetteten Zellen-Arrays umfassen deren Kernbereiche zwei Arten darin ausgebildeter Makrozellen: ein Vielzahl von als Logikschaltungen (wie AND- und/oder OR- Schaltungen) arbeitende Makrozellen und eine Vielzahl von als interne Schaltungen (wie Flip-Flop-Schaltungen) arbeitende Makrozellen, wobei jede Art ein Taktsignal erfordert. Takttreiberschaltungen sind dabei vorgesehen zur Versorgung der vielen internen Schaltungen mit entsprechenden Taktsignalen.

Aus der JP 3-276 742 (A) ist eine integrierte Halbleiter schaltungseinrichtung bekannt, bei der zur Verminderung von Taktlaufzeitunterschieden und Störungen der Leistungsversorgung Takttreiberschaltungen in einer Mehrfachzelle zumindest in einer Linie angeordnet werden, wobei die Größe eines Transistors und die Breite einer Leistungsversorgungsleitung der Takttreiberschaltung größer als die Größe anderer Mehrfachzellen ausgeführt werden.

Aus der JP 7-22 511 (A) ist eine Halbleiterschaltungs einrichtung bekannt, bei der eine Vortreiberzelle zur Verteilung eines Takts auf eine Vielzahl von Positionen auf der Halbleiterschaltungseinrichtung vorgesehen ist. Hierbei werden Leitungen gleicher Länge bei der Verteilung der Taktsignale über Haupttakttreiber und eine Verteilungsschaltung verwendet.

Aus der US 5 172 330 ist ferner eine Anordnung von Taktpuffern im Randbereich einer logischen Schaltungsanordnung bekannt, bei der die Auslegung der im Randbereich angeordneten Takt versorgungsschaltungen durchgeführt werden kann, bevor der in der Mitte der Halbleiterschaltungseinrichtung angeordnete Bereich der Logikschaltungen fertig ausgelegt ist. Im einzelnen sind die Taktpuffer im Randbereich angeordnet und mit entsprechenden Leitungen, teilweise mittels eines Taktversorgungs-Leitungsbaums mit den ein Taktsignal benötigenden Logikschaltungen im mittleren Bereich der Halbleiterschaltungseinrichtung verbunden.

Aus der US 5 045 725 ist eine integrierte Standardzelle einschließlich Taktversorgungsleitungen bekannt, wobei jede Standardzelle einen Bereich mit logischen Zellen aufweist und zwei Versorgungsleitungen, bestehend aus einer Masseleitung und einer Spannungsversorgungsleitung die Leistungsversorgung zu dem Logikzellenbereich übernehmen. Parallel zu den Leistungs versorgungsleitungen sind Taktsignalversorgungsleitungen vorgesehen, welche zu beiden Seiten der Logikzellen verlaufen und wobei die Logikzellen nach beiden Richtungen mit beiden Taktsignalversorgungsleitungen zur Übertragung eines Taktsignals verbunden sind. Auf diese Weise kann ein Laufzeitunterschied bei der Taktversorgung der Logikzellen vorherbestimmt werden.

Aus der JP 4-96 251 (A) ist eine integrierte Halbleiter schaltungseinrichtung bekannt, bei der eine einheitliche Belastung der den Logikzellen zugeführten Taktimpulse im Bereich jeder Standardzellenreihe gewährleistet ist. Am Anfang jeder Standardzellenreihe sind Taktsignalverstärkerzellen angeordnet, von welchen aus mittels einer Leitungsverbindung die Standardzellenreihe mit Taktsignalen versorgt wird. Sämtliche Taktsignalverstärker sind mit einer zentralen Taktquelle in Form eines Takttreibers verbunden.

Aus der JP 4-48 778 (A) ist schließlich eine integrierte Halbleiterschaltungseinrichtung bekannt, bei der zur Verminderung der Leitungsbelastung und zur Erzielung geringer Taktlaufzeitunterschiede im voraus Taktsignalversorgungs leitungen in gleicher Weise wie vorbestimmte Leistungsversorgungsleitungen angeordnet werden. Die Taktsignalversorgungsleitungen sind dabei in einem besonderen reservierten Bereich angeordnet und sind über einen Taktversorgungsbaum zur Zuführung eines Taktsignals mit den in den Logikzellen angeordneten Schaltungen verbunden.

In neuerer Zeit wird von den integrierten Halbleiterschaltungseinrichtungen gefordert, daß sie im Vergleich zu früheren Entwicklungen höher integriert sind und eine größere Arbeitsgeschwindigkeit aufweisen.

Diese Anforderungen haben u. a. zu einem Vorschlag geführt, die Anzahl der internen Schaltungen in jeder integrierten Halbleiterschaltungseinrichtung zu vergrößern und die Schaltungen effektiver mit Taktsignalen mit einem kleineren zeitlichen Versatz des Takts (Taktlaufzeitunterschied, "skew") zu versorgen. Fig. 14 zeigt eine Draufsicht auf eine bekannte integrierte Halbleiter schaltungseinrichtung gemäß dem vorstehenden Vorschlag. Die bekannte integrierte Halbleiterschaltungseinrichtung ist in der Japanischen Offenlegungsschrift JP 7-14994 (A) offenbart.

Gemäß Fig. 14 umfaßt ein Halbleitersubstrat 100 eine Gruppe interner integrierter Schaltungen (Kernbereich) 101 und jeweils einander gegenüber angeordnete äußere Schaltungsgruppen (Pufferbereiche) 102. Eine erste Signaltreiberschaltung (Takteingangstreiber) 103 ist in einer der gegenüberliegenden äußeren Schaltungsgruppen 102 angeordnet. Die erste Signaltreiberschaltung verstärkt ein Referenzsignal (Taktsignal). Eine Vielzahl von zweiten Signaltreiberschaltungen (Spaltentreiber) 104 ist in einer anderen der jeweils einander gegenüberliegenden äußeren Schaltungsgruppen 102 benachbart zur ersten äußeren Schaltungsgruppe angeordnet. Die zweiten Signaltreiberschaltungen 104 sind an beiden Enden der internen integrierten Schaltungsgruppe 101 benachbart zu den äußeren Schaltungsgruppen 102 angeordnet. Erste Signalleitungen 105 verbinden die ersten und zweiten Signaltreiberschaltungen 103 und 104. Zweite Signalleitungen 106 verbinden die zweiten Signaltreiberschaltungen 104 mit der internen integrierten Schaltungsgruppe 101.

Gemäß dem vorstehenden Aufbau verstärkt die erste Signaltreiberschaltung 103 das Bezugssignal. Das verstärkte Bezugssignal wird den zweiten Signaltreiberschaltungen 104 über die ersten Signalleitungen 105 zugeführt, die symmetrisch aus der Sicht der ersten Signaltreiberschaltungen 103 angeordnet sind. Die zweiten Signaltreiberschaltungen 104 verstärken das Bezugssignal und ermöglichen, daß ein einheitliches Bezugssignal den zweiten, kammförmig angeordneten zweiten Signalleitungen 106 zugeführt wird. Dies führt zu einer Verminderung von Änderungen im Bezugssignal, das die innere integrierte Schaltungsgruppe 101 erreicht. Unter Verwendung des mit verminderten Signalverzögerungen (Laufzeitunterschieden) bereitgestellten Bezugssignals verarbeitet die interne integrierte Schaltungsgruppe 101 eine Vielzahl von Signalen.

Ein weiterer technischer Vorschlag in Verbindung mit der vorstehend angegebenen integrierten Halbleiterschaltungseinrichtung umfaßt das Einbauen einer einfach einbaubaren Takttreiberschaltung mit hoher Ansteuerungsleistung ohne Vergrößerung der Fläche des Halbleitersubstrats. Fig. 15 zeigt eine Draufsicht auf eine weitere bekannte integrierte Halbleiterschaltungseinrichtung gemäß dem vorstehenden Vorschlag, die in der Japanischen Offenlegungsschrift JP-6- 236923 offenbart ist.

In Fig. 15 ist ein Makrozellenlayoutbereich 201 auf einem Halbleitersubstrat 100 angeordnet. Eine Leistungsversorgungsleitung 202a dient zur Versorgung mit dem Versorgungspotential VDD. Die Leistungsversorgungsleitung 202a besteht aus einer zweiten Aluminiumverdrahtungsschicht, die senkrecht zum Makrozellenlayoutbereich 201 angeordnet ist. Eine Masseleitung 202b dient zur Versorgung mit dem Massepotential GND. Die Masseleitung 202b besteht ebenfalls aus der zweiten Aluminiumverdrahtungsschicht, die senkrecht zum Makrozellenlayoutbereich 201 parallel zur Leistungsversorungsleitung 202a angeordnet ist. Die Masseleitung 202b und die Leistungsversorgungsleitung 202a bilden ein Leistungsversorgungsleitungspaar. Eine Leistungsversorgungsleitung 203 ist über dem Makrozellenlayoutbereich angeordnet. Die Leistungsversorgungsleitung 203a ist mit der Leistungsversorgungsleitung 202a über Durchgangslöcher 204a verbunden und besteht aus einer ersten Aluminiumverdrahtungsschicht. Eine Masseleitung 203b ist unterhalb des Makrozellenlayoutbereichs angeordnet. Die Masseleitung 203b ist über Durchgangslöcher 204b mit der Masseleitung 202b verbunden und besteht aus der ersten Aluminiumverdrahtungsschicht.

Ferner ist eine Makrozelle 205 unterhalb der Leistungsversorgungsleitungen im Makrozellenlayoutbereich angeordnet und umfaßt Funktionen einschließlich derjenigen von Treiberschaltungen. Eine Eingangssignalleitung 206 ist mit dem Eingangsknoten der Makrozelle 205 über ein Durchgangsloch 207 zur Eingabe eines Signals in die Zelle verbunden. Die Eingangssignalleitung 206 erstreckt sich zwischen die Leistungsversorgungsleitung 202a und die Masseleitung 202b und parallel zu diesen und besteht aus der zweiten Aluminiumverdrahtungsschicht. Eine Ausgangssignalleitung 208 ist mit dem Ausgangsknoten der Makrozelle 205 über Durchgangslöcher 209 zur Ausgabe eines Signals durch die Zelle verbunden. Die Ausgangssignalleitung 208 erstreckt sich ebenfalls zwischen die Leistungsversorgungsleitung 202a und die Masseleitung 202b und parallel zu diesen und besteht aus der zweiten Aluminiumverdrahtungsschicht. Bei der bekannten integrierten Halbleiterschaltungseinrichtung des vorstehend angegebenen Typs ist die Makrozelle 205 mit Funktionen einschließlich derjenigen von Treiberschaltungen, unterhalb des Leistungsversorgungsleitungspaars, bestehend aus der Leitungsversorgungsleitung 202a und der Masseleitung 202b angeordnet. Diese Anordnung erleichtert die Leistungsversorgung zur Makrozelle 205 und dient zur Verminderung der durch die Makrozelle 205 belegten Fläche auf den Halbleitersubstrat.

Da für integrierte Halbleiterschaltungen weiterhin eine höhere Integration und eine größere Verarbeitungsgeschwindigkeit als bisher gefordert wird, entsteht ein steigender Bedarf an Takttreiberschaltungen mit einer Treiberfähigkeit, die wesentlich größer als die bisherige Treiberfähigkeit ist, und wobei die Takttreiberschaltungen einen kleineren zeitlichen Versatz der Taktsignale (Laufzeitunterschiede) aufweisen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen wie ein Gate-Array oder ein eingebettetes Zellen-Array einschließlich einer Vielzahl von internen Schaltungen, die jeweils ein Taktsignal erfordern, und in jeder der Vielzahl der Makrozellenlayoutbereich angeordnete Takttreiberschaltungen derart auszugestalten, daß eine Versorgung mit einem Taktsignal mit einem minimalen Laufzeitunterschied gewährleistet ist, ohne daß die für andere Makrozellen zur Verfügung stehende Fläche verkleinert wird.

Diese Aufgabe wird erfindungsgemäß mit den im Patentanspruch 1 angegebenen Mitteln gelöst.

Hierbei umfaßt eine integrierte Halbleiterschaltungseinrichtung ein Halbleitersubstrat mit einer Vielzahl von in einer ersten Richtung in einer Hauptebene des Halbleitersubstrats angeordneten Makrozellenlayoutbereichen.

Eine Vielzahl von Elektrodenpaaren ist in einer zweiten Richtung senkrecht zur ersten Richtung in jeder der Vielzahl der Makrozellenlayoutbereiche des Halbleitersubstrats angeordnet.

Jede der Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat umfaßt eine Vielzahl von jeweils in der zweiten Richtung angeordneten N-Diffusionsbereichen und eine Vielzahl von jeweils in der zweiten Richtung angeordneten P-Diffusionsbereichen, wobei die Vielzahl der N-Diffusionsbereiche und die Vielzahl der P- Diffusionsbereiche in der ersten Richtung ausgerichtet ist.

Jedes der Vielzahl der Elektrodenpaare besteht aus einer ersten und einer zweiten Elektrode. Die erste Elektrode ist zusammen mit einem dazwischen liegenden Isolierfilm zwischen zwei benachbarten N- Diffusionsbereichen der Vielzahl der N-Diffusionsbereiche, die in jedem der Vielzahl der Makrozellenlayoutbereiche angeordnet sind, ausgebildet. Die zweite Elektrode ist zusammen mit einem dazwischen liegenden Isolierfilm zwischen zwei benachbarten P-Diffusionsbereichen der Vielzahl der P-Diffusionsbereiche ausgebildet, die entlang der ersten Elektrode in der ersten Richtung angeordnet sind und die in dem betreffenden Makrozellenlayoutbereich vorgesehen sind. Jedes der Vielzahl der Elektrodenpaare und jeder der N- und P-Diffusionsbereiche, die auf beiden Seiten des betreffenden Elektrodenpaars angeordnet sind, bilden eine Grundzelle.

Eine erste Makrozelle, bestehend aus einer vorbestimmten Anzahl benachbarter Grundzellen (Basiszellen), die als Logikschaltung arbeitet, ist in jeder der Vielzahl der Makrozellenlayoutbereiche des Halbleitersubstrats vorgesehen. Eine zweite Makrozelle, bestehend aus einer vorbestimmten Anzahl benachbarter Grundzellen, die als eine interne, ein Taktsignal erfordernde Schaltung dient, ist in jeder von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche vorgesehen.

Die integrierte Halbleiterschaltungseinrichtung umfaßt ferner eine erste Takttreiberschaltung einschließlich einer Vielzahl von Vortreibern und einer Vielzahl von Haupttreibern. Die Vielzahl der Haupttreiber ist in vorbestimmten Abständen zueinander angeordnet und aus einer vorbestimmten Anzahl von Grundzellen in den Makrozellenlayoutbereichen ausgebildet, die mit der Vielzahl der Vortreiber auf dem Halbleitersubstrat angeordnet sind.

Eine erste gemeinsame Leitung ist linear in der zweiten Richtung entlang des Makrozellenlayoutbereichs angeordnet. Der Makrozellenlayoutbereiche umfaßt die Vielzahl der Vortreiber und die Vielzahl der Haupttreiber. Die erste gemeinsame Leitung ist elektrisch mit den Eingangsknoten der Vielzahl der Vortreiber in der ersten Takttreiberschaltung verbunden.

Eine zweite gemeinsame Leitung ist linear in der zweiten Richtung entlang dem Makrozellenlayoutbereich ausgebildet. Der Makrozellenlayoutbereich umfaßt die Vielzahl der Vortreiber und die Vielzahl der Haupttreiber. Die zweite gemeinsame Leistung ist elektrisch mit den Ausgangsknoten der Vielzahl der Vortreiber und ebenfalls mit den Eingangsknoten der Vielzahl der Haupttreiber in der ersten Takttreiberschaltung verbunden.

Eine dritte gemeinsame Leitung ist linear in der zweiten Richtung entlang dem Makrozellenlayoutbereich ausgebildet. Der Makrozellenlayoutbereich umfaßt die Vielzahl der Vortreiber und die Vielzahl der Haupttreiber.

Die dritte gemeinsame Leitung ist elektrisch mit den Ausgangsknoten der Vielzahl der Haupttreiber verbunden. Die Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat ist aufgeteilt in eine Vielzahl von Abschnitten in der zweiten Richtung, und jeder der aufgeteilten Abschnitte ist mit einer Takttreiberschaltung ausgestattet. Jeder der Takttreiberschaltungen im entsprechenden aufgeteilten Abschnitt umfaßt eine Vielzahl von Vortreibern, bestehend aus einer vorbestimmten Anzahl von benachbarten, in linearer Anordnung vorgesehenen Grundzellen. Die Vielzahl der Vortreiber ist vorgesehen für jeden von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat. Eine Vielzahl von Haupttreibern bestehend aus einer vorbestimmten Anzahl benachbarter Grundzellen umfaßt jeweils die Vielzahl der Vortreiber und ist linear angeordnet. Die Vielzahl der Haupttreiber ist für jede der zumindest zwei Makrozellenlayoutbereiche vorgesehen, und für andere Makrozellenlayoutbereiche als diejenigen, die die Vielzahl von Vortreibern auf dem Halbleitersubstrat aufweisen.

In jedem der aufgeteilten Abschnitte ist eine vierte gemeinsame Leitung linear in der ersten Richtung auf der Vielzahl von Vortreibern und der Vielzahl von Haupttreibern in der zweiten Takttreiberschaltung der betreffenden aufgeteilten Abschnitte vorgesehen. Die vierte gemeinsame Leitung ist elektrisch mit den Eingangsknoten der Vielzahl der Vortreiber in der zweiten Takttreiberschaltung der betreffenden aufgeteilten Abschnitte vorgesehen und ist ferner elektrisch mit der dritten gemeinsamen Leitung verbunden.

Eine fünfte gemeinsame Leitung ist linear in der ersten Richtung auf der Vielzahl der Vortreiber und der Vielzahl der Haupttreiber in der zweiten Takttreiberschaltung des betreffenden aufgeteilten Abschnitts vorgesehen. Die fünfte gemeinsame Leitung ist elektrisch mit den Ausgangsknoten der Vielzahl der Vortreiber in der zweiten Takttreiberschaltung des betreffenden aufgeteilten Abschnitts verbunden. Die fünfte gemeinsame Leitung ist ferner elektrisch mit den Eingangsknoten der Vielzahl der Haupttreiber in der zweiten Takttreiberschaltung des betreffenden aufgeteilten Abschnitts verbunden.

Eine sechste gemeinsame Leitung ist linear in der ersten Richtung auf der Vielzahl der Vortreiber und der Vielzahl der Haupttreiber in der zweiten Takttreiberschaltung des betreffenden aufgeteilten Abschnitts verbunden. Die sechste gemeinsame Leitung ist elektrisch mit den Ausgangsknoten der Vielzahl der Haupttreiber in der zweiten Takttreiberschaltung des betreffenden aufgeteilten Abschnitts verbunden.

Eine Vielzahl von Taktsignalversorgungsleitungen entspricht der Vielzahl der Makrozellenlayoutbereiche, die jeweils die zweite Makrozelle beinhalten. Die Vielzahl der Taktsignalversorgungsleitungen ist linear in der zweiten Richtung ausgebildet und elektrisch mit der sechsten gemeinsamen Leitung verbunden. Die Vielzahl der Taktsignalversorgungsleitungen ist ferner elektrisch mit einem Takteingangsknoten einer internen, als zweite Makrozelle arbeitenden Schaltung verbunden, die im entsprechenden Makrozellenlayoutbereich vorgesehen ist.

Erfindungsgemäß ist in der integrierten Halbleiterschaltungseinrichtung der mit der ersten Takttreiberschaltung ausgestattete Makrozellenlayoutbereich zentral in der ersten Richtung angeordnet.

In der integrierten Halbleiterschaltungseinrichtung gemäß der vorliegenden Erfindung sind die dritte und vierte gemeinsame Leitung elektrisch miteinander an einem gemeinsamen Schnittpunkt verbunden.

Erfindungsgemäß umfaßt die integrierte Halbleiterschaltungseinrichtung fernen einen in der Hauptebene des Halbleitersubstrats ausgebildeten Takteingangstreiber. Ein Eingangsknoten des Takteingangstreibers ist elektrisch über eine Takteingangsleitung mit einem in der Hauptebene des Halbleitersubstrats ausgebildeten Takteingangspad ausgebildet. Ein Ausgangsknoten des Takteingangstreibers ist elektrisch mit der ersten gemeinsamen Leitung verbunden.

Bei der integrierten Halbleiterschaltungseinrichtung gemäß der vorliegenden Erfindung ist der Takteingangstreiber in dem mit der ersten Takttreiberschaltung ausgestatteten Makrozellenlayoutbereich angeordnet.

Bei der integrierten Halbleiterschaltungseinrichtung gemäß der Erfindung sind die vierte, fünfte und sechste gemeinsame Leitung zentral in der zweiten Richtung in dem betreffendem aufgeteilten Abschnitt angeordnet, und der zentrale Bereich (mittlerer Bereich) der Vielzahl der Taktsignalversorgungsleitungen der betreffenden aufgeteilten Abschnitte ist elektrisch mit der sechsten gemeinsame Leitung verbunden.

Desweiteren umfaßt erfindungsgemäß in der integrierten Halbleiterschaltungseinrichtung jeder der aufgeteilten Abschnitte zumindest ein Leistungsversorgungsleitungspaar. Das Leistungsversorgungsleitungspaar besteht aus einer Leistungsversorgungsleitung, der ein Versorgungspotential zugeführt wird, und einer dazu benachbarten und parallel zur Leistungversorgungsleitung angeordneten Masseleitung, der ein Massepotential zugeführt wird. Das Leistungsversorgungleitungspaar ist linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats ausgebildet. Die Vielzahl der Vortreiber und die Vielzahl der Haupttreiber in jedem der aufgeteilten Abschnitte ist zwischen der Leistungsversorgungsleitung und der Masseleitung zur Bildung des Leistungsversorgungsleitungspaars für den entsprechenden aufgeteilten Abschnitt angeordnet.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine Draufsicht auf einen vorgefertigten Chip (Masterchip) zur Verwendung bei der integrierten Halbleiterschaltungseinrichtung gemäß dem vorliegendem Ausführungsbeispiel,

Fig. 2 eine teilweise vergrößerte Ansicht der in Fig. 1 schematisch dargestellten Einrichtungen,

Fig. 3 eine Schaltungsanordnung gemäß dem ersten Ausführungsbeispiel,

Fig. 4 eine Schaltungsanordnung der Vortreiber 15 (1) bis 15 (n) und 22 (1) bis 22 (n) gemäß Fig. 3,

Fig. 5 eine Schaltungsanordnung der Haupttreiber 19 (1) bis 19 (m) und 25 (1) bis 25 (m) gemäß Fig. 3,

Fig. 6 eine Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß dem ersten Ausführungsbeispiel,

Fig. 7 eine teilweise vergrößerte Draufsicht auf die Vortreiber 15 (1) bis 15 (n) der in Fig. 6 gezeigten ersten Takttreiberschaltung 14,

Fig. 8 eine teilweise vergrößerte Draufsicht auf die Haupttreiber 19 (1) bis 19 (m) der in Fig. 6 gezeigten ersten Takttreiberschaltung 14,

Fig. 9 eine teilweise vergrößerte Draufsicht auf die Vortreiber 22a (1) bis 22a (n), 22b (1) bis 22b (n) und 22c (1) bis 22c (n) der in Fig. 6 gezeigten zweiten Takttreiberschaltungen 21a bis 21c,

Fig. 10 eine teilweise vergrößerte Draufsicht auf die Haupttreiber 25a (1) bis 25a (n), 25b (1) bis 25b (n) und 25c (1) bis 25c (n) der in Fig. 6 gezeigten zweiten Takttreiberschaltungen 21a bis 21c,

Fig. 11 eine Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß einem zweiten Ausführungsbeispiel,

Fig. 12 eine Draufsicht auf die dritten gemeinsamen Leitungen 22a, 22b und 22c, sowie auf die Taktsignalversorgungsleitungen 21a (1) bis 21a (s), 21b (1) bis 21b (s) und 21c (1) bis 21c (s) gemäß der Darstellung in Fig. 11,

Fig. 13 eine Draufsicht auf die vierten bis sechsten gemeinsamen Leitungen 23a bis 23c, 24a bis 24c und 28a bis 28c gemäß der Darstellung in Fig. 11,

Fig. 14 eine Draufsicht auf eine bekannte integrierte Halbleiterschaltungseinrichtung, und

Fig. 15 eine teilweise Draufsicht auf eine weitere bekannte integrierte Halbleiterschaltungseinrichtung.

Erstes Ausführungsbeispiel

Unter Bezugnahme auf die Fig. 1 bis 10 wird nachstehend ein erstes Ausführungsbeispiel beschrieben. Nachstehend wird zuerst unter Bezugnahme auf die Fig. 1 und 2 ein Halbleitersubstrat und ein vorgefertigter Chip (Masterchip) einer integrierten Halbleiterschaltungseinrichtung wie ein Gate-Array oder ein eingebettetes Zellen-Array als praktische Ausführung des ersten Ausführungsbeispiels beschrieben.

Gemäß Fig. 1 umfaßt in dem ersten Ausführungsbeispiel ein Halbleitersubstrat 1 einen Zellenbereich (interner Bereich oder Kernbereich) 2 in einer Hauptebene, die von Pufferbereichen (Außenbereiche) 3 umgeben ist. In dem Zellenbereich 2 (Fig. 2) in der Hauptebene des Halbleitersubstrats 1 bilden erste Elektroden 4 und zweite Elektroden 5, die jeweils in der ersten Richtung (in der Figur in Längsrichtung) angeordnet sind, Elektrodenpaare, die in einer zweiten Richtung (in Querrichtung in der Figur) angeordnet sind. Die Elektrodenpaare bilden eine Vielzahl von in der ersten Richtung angeordneten Elektrodenpaargruppen.

In dem Zellenbereich in der Hauptebene des Hautpleitersubstrats 1 ist gemäß Fig. 2 eine Vielzahl von N-Diffusionsbereichen 6 in der zweiten Richtung entsprechend den ersten Elektroden 4 jeder Elektrodenpaargruppe angeordnet. Ferner ist eine Vielzahl von P-Diffusionsbereichen 7 in der zweiten Richtung entsprechend den zweiten Elektroden 5 jeder Elektrodenpaargruppe angeordnet. Diese Elektrodenpaargruppen sind in der ersten Richtung angeordnet.

Jede erste Elektrode 4 und die benachbarten beiden N-Diffusionsbereiche 6 bilden einen N-MOS-Transistor, und jede zweite Elektrode 5 und die beiden benachbarten P- Diffusionsbereiche 7 bilden einen P-MOS-Transistor. Ein N- MOS-Transistor und P-MOS-Transistor, die in der ersten Richtung angeordnet sind, bilden eine Grundzelle 8. Der Zellenbereich 2 des Halbleitersubstrats 1 ist mit Grundzellen 8 gefüllt, wobei jede aus einem N- und einem P- MOS-Transistor besteht und in der ersten und zweiten Richtung matrixartig angeordnet ist. Der Zellenbereich 2 des Halbleitersubstrat 1 bildet den sog. vorgefertigten Chip oder Masterchip, wenn er entsprechende Grundzellen aufweist.

Logikschaltungen einschließlich AND- oder OR- Schaltungen und die internen Schaltungen wie Flip-Flop- Schaltungen, die jeweils ein Taktsignal erfordern, sind in einer Zellenstruktur angeordnet und bestehen aus einer vorbestimmten Anzahl von Grundzellen. In der nachfolgenden Beschreibung werden die Logikschaltungen und die internen Schaltungen jeweils als erste Makrozelle und zweite Makrozelle bezeichnet. Somit sind in dem Zellenbereich 2 des Halbleitersubstrats 1 gemäß der Darstellung in Fig. 1 eine Vielzahl von Makrozellenlayoutbereichen 9 in der ersten Richtung vorgesehen. Zwischen jeweils zwei Makrozellenlayoutbereichen 9 befindet sich ein Verdrahtungsbereich 10. Jeder Verdrahtungsbereich 10 verbindet elektrisch die Makrozellen in den Makrozellenlayoutbereichen 9. Jeder Makrozellenlayoutbereich 9 besteht aus einer Reihe von in der zweiten Richtung angeordneten Grundzellen 8. Jeder Verdrahtungsbereich 10 besteht aus einer Leitung oder einer Vielzahl von in der zweiten Richtung entsprechend der Anzahl der Reihen der in der zweiten Richtung angeordneten Grundzellen ausgebildeten Leitungen. Die Pufferbereiche 3 auf dem Halbleitersubstrat nehmen Schaltungen einschließlich Eingangspufferschaltungen, Ausgangspufferschaltungen und Eingangs/Ausgangspufferschaltungen auf.

Bei den integrierten Halbleiterschaltungseinrichtungen gemäß dem vorstehend beschriebenen Aufbau ist jede Takttreiberschaltung in jeder zweiten Makrozelle zur Bildung einer internen Schaltung wie Flip-Flop-Schaltungen, die ein Taktsignal erfordern, ausgebildet. Takttreiberschaltungen werden verwendet zur Versorgung der integrierten Halbleiterschaltungseinrichtung mit externen Taktsignalen.

Unter Bezugnahme auf die Fig. 3 wird nachstehend eine Takttreiberschaltung gemäß dem ersten Ausführungsbeispiel beschrieben. In Fig. 3 umfaßt eine Takttreiberschaltung einen elektrisch mit einem Takteingangspad 12 über eine Takteingangsleitung 13 verbundenen Eingangsknoten. Eine erste Takttreiberschaltung 14 gibt in Abhängigkeit vom Empfang eines Taktsignals vom Takteingangstreiber 11 ein Taktsignal ab. Die erste Takttreiberschaltung 14 ist in dem Makrozellenlayoutbereich 9 angeordnet, der mittig in der ersten Richtung im Zellenbereich 2 des vorgefertigten Chips gemäß Fig. 1 angeordnet ist. Die erste Takttreiberschaltung 14 umfaßt eine Vielzahl von Vortreibern 15 (1) bis 15 (n) und eine Vielzahl von Haupttreibern 19 (1) bis 19 (m).

Die Vielzahl der Vortreiber 15 (1) bis 15 (n) zur Bildung der ersten Takttreiberschaltung 14 weisen elektrisch mit einer ersten gemeinsamen Leitung 16 verbundene Eingangsknoten IN auf, und ihre Ausgangsknoten OUT sind elektrisch mit einer zweiten gemeinsamen Leitung 18 verbunden. Die erste gemeinsame Leitung 16 ist elektrisch mit dem Ausgangsknoten des Takteingangstreibers 11 über eine Taktausgangsleitung 17 verbunden. Gemäß der Darstellung in Fig. 4 umfaßt jeder Vortreiber zwei in Reihe geschaltete (kaskadierte) Inverterschaltungen, wobei jede kaskadierte Inverter einen in Reihenschaltung verbunden P- MOS-Transistor und einen N-MOS-Transistor umfaßt. Die Vielzahl der Haupttreiber 19 (1) bis 19 (m) weisen elektrisch mit der zweiten gemeinsamen Leitung 18 verbundene Eingangsknoten IN sowie elektrisch mit einer dritten gemeinsamen Leitung 20 verbundene Ausgangsknoten OUT auf. Gemäß der Darstellung in Fig. 5 umfaßt jeder Haupttreiber zwei kaskadierte Inverterschaltungen, wobei jede kaskadierte Inverter einen in Reihe geschalteten P- MOS-Transistor und einen N-MOS-Transistor umfaßt.

Obwohl die Vortreiber 15 (1) bis 15 (n) und die Haupttreiber 19 (1) bis 19 (m) jeweils zwei kaskadierte Inverterschaltungen umfassen, können weitere Inverterschaltungen zur Bildung jeder Treiberschaltung entsprechend der Vorgehensweise des Fachmann kombiniert werden. Vorzugsweise sollte die Anzahl der jeden Vortreiber bildenden Inverterschaltungen und die Anzahl der jeden Haupttreiber bildenden Inverterschaltungen bei der Addition eine gerade Zahl ergeben.

Zweite Takttreiberschaltungen 21a bis 21t entsprechen einem der Vielzahl der Abschnitte (aufgeteilt in t Abschnitte) die bei der Vielzahl der Makrozellenlayoutbereiche 9 aufgeteilt sind. Im einzelnen sind die Makrozellenlayoutbereiche in einer Vielzahl von Abschnitten in der zweiten Richtung im Zellenbereich 2 des in Fig. 1 gezeigten Masterchips aufgeteilt. Jede zweite Takttreiberschaltung 21a bis 21t führt den Makrozellen im betreffenden Abschnitt ein Taktsignal zu.

Insbesondere wird den zweiten Makrozellen in jedem Abschnitt ein Taktsignal der betreffenden zweiten Takttreiberschaltungen 21a bis 21t zugeführt. Während des Betriebs empfangen die zweiten Takttreiberschaltungen 21a bis 21t das Taktsignal der ersten Takttreiberschaltung 14 und führen ihrerseits ein Taktsignal jeder entsprechenden zweiten Makrozelle zu. Da die zweiten Takttreiberschaltungen 21a bis 21t jeweils den gleichen Schaltungsaufbau aufweisen, ist die nachfolgende Beschreibung auf die zweite Takttreiberschaltung 21a als repräsentatives Beispiel für diese Schaltungen beschränkt. In diesem Zusammenhang sind die Zusätze a, b und t der Bezugszeichen weggelassen, da sie lediglich zur Identifikation der einzelnen Takttreiberschaltung dienen.

Jeder der Vielzahl der Vortreiber 22 (1) bis 22 (m) umfaßt Eingangsknoten IN, die elektrisch mit einer vierten gemeinsamen Leitung 23 verbunden sind, und Ausgangsknoten OUT, die elektrisch mit einer fünften gemeinsamen Leitung 24 verbunden sind. Die vierte gemeinsame Leitung 23 ist elektrisch mit der dritten gemeinsamen Leitung 20 verbunden. Gemäß der Darstellung in Fig. 4 umfaßt jeder Vortreiber zwei kaskadierte Inverterschaltungen mit einer Reihenschaltung aus einem P- MOS-Transistor und einem N-MOS-Transistor.

Jeder Haupttreiber aus der Vielzahl der Haupttreiber 25 (1) bis 25 (m) umfaßt Eingangsknoten IN, die elektrisch mit der fünften gemeinsamen Leitung 24 verbunden sind, und Ausgangsknoten OUT, die elektrisch mit einer sechsten gemeinsamen Leitung 28 verbunden sind. Die sechste gemeinsame Leitung 28 ist mit einer Vielzahl von Taktsignalversogungsleitungen 27 (1) bis 27 (s) verbunden, die ihrerseits elektrisch mit den Takteingangsknoten der internen Schaltungen (zweite Makrozellen) 26 verbunden sind, die jeweils ein Taktsignal benötigen. Gemäß Fig. 5 umfaßt jeder Haupttreiber beispielsweise zwei kaskadierte Inverterschaltungen mit einer Reihenschaltung aus einem P- MOS-Transistor und einem N-MOS-Transistor.

Obwohl die Vortreiber 22 (1) bis 22 (m) und die Haupttreiber 25 (1) bis 25 (m) jeweils zwei kaskadierte Inverterschaltungen umfassen, sind alternative Anordnungen im Rahmen des vorliegenden Ausführungsbeispiels möglich. Beispielsweise können wesentlich mehr Inverterschaltungen zur Bildung einer Treiberschaltung miteinander kombiniert werden. Dabei sollte jedoch vorzugsweise die Anzahl der Inverterschaltungen zur Bildung der Vortreiber und die Anzahl der Inverterschaltungen zur Bildung der Haupttreiber bei einer Addition eine gerade Zahl ergeben. In einer weiteren Alternative kann der Takteingangstreiber 11 zwei kaskadierte Inverterschaltungen in gleicher Weise wie bei den Vortreibern 15 (1) bis 15 (n) und 22 (1) bis 22 (m), sowie bei den Haupttreibern 19 (1) bis 19 (m) und 25 (1) bis 25 (m) gemäß den Fig. 4 und 5 aufweisen.

Nachstehend werden im einzelnen die erste Takttreiberschaltung 14 und die zweiten Takttreiberschaltungen 21a bis 21t beschrieben, deren Schaltungsaufbau in Fig. 3 gezeigt ist und die auf dem in den Fig. 1 und 2 gezeigten Masterchip angeordnet sind. Bei dem nachstehend beschriebenen Beispiel sind die Treiberschaltungen in 3 Abschnitte in der zweiten Richtung im Zellenbereich 2 des Masterchips aufgeteilt. Jeder der drei Abschnitte umfaßt die zweiten Takttreiberschaltungen 21a bis 21t. Obwohl bei diesem Beispiel 3 zweite Takttreiberschaltungen 21a bis 21c in der Beschreibung veranschaulicht sind, ist der Zusatz t nicht auf ein Maximum von drei Takttreiberschaltungen beschränkt, sondern kann eine ganze Zahl größer als 2 sein. Während Fig. 6 im Hinblick auf eine vereinfachte Darstellung keine Leistungsversorgungsleitungspaare, bestehend aus einer Leistungsversorgungsleitung und einer Masseleitung zeigt, sind die Leistungsversorgungsleitungspaare des ersten Ausführungsbeispiels linear in vorbestimmten Abständen zueinander (beispielsweise um 210 Grundzellen BC, wobei eine Grundzelle eine Breite in der ersten Richtung aufweist, die gemäß dem vorliegendem Ausführungsbeispiel 2.65 µm beträgt) über dem Zellenbereich 2 in der zweiten Richtung in der Hauptebene des Halbleitersubstrats 1 angeordnet. Da sich der Zellenbereich 2 auf dem Halbleitersubstrat 1 bei dem ersten Ausführungsbeispiel in der zweiten Richtung um 9 mm erstreckt, ist jeder Aufteilungsabschnitt mit einer Vielzahl von Leistungsversorgungsleitungspaaren ausgestattet.

Nachstehend wird die erste Takttreiberschaltung 14 beschrieben. Die Vielzahl der Vortreiber 15 (1) bis 15 (n) mit der ersten Takttreiberschaltung 14 sind in vorbestimmten Abständen zueinander angeordnet und in eine der Vielzahl der Makrozellenlayoutbereiche 9, d. h. im mittig angeordneten Makrozellenlayoutbereich 9 (dem sog. Treiber-Makrozellenlayoutbereich 9) im Fall des ersten Ausführungsbeispiels angeordnet. Gemäß der detailierten Darstellung in Fig. 7 sind die Vortreiber 15 (1) bis 15 (n) jeweils dort angeordnet, wo der Treiber- Makrozellenlayoutbereich 9 einen Schnittpunkt mit dem Leistungsversorgungsleitungspaar, bestehend aus einer Leistungsversorgungsleitung 31 und einer Masseleitung 32 bildet, d. h. jeder Vortreiber 15 (1) bis 15 (n) ist im Treiber-Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32, die das Leistungsversorgungsleitungspaar bilden, angeordnet. Die Verdrahtung in jedem der Vortreiber 15 umfaßt zumindest eine erste oder zweite Verdrahtung wie bei der Verdrahtung der als erste Makrozellen 40 arbeitenden Logikschaltungen, der Verdrahtung in den als zweite Makrozellen 20 arbeitenden internen Schaltungen, der Verdrahtung zwischen der Logikschaltungen und der Verdrahtung zwischen der Logikschaltungen einerseits und den internen Schaltungen andererseits. Die erste Verdrahtung ist linear in der zweiten Richtung (in Querrichtung in Fig. 7) ausgebildet, und die zweite Verdrahtung ist linear in der ersten Richtung (in Längsrichtung in Fig. 7) ausgebildet. Die erste Verdrahtung umfaßt die erste elektrische Leitungsschicht, die zusammen mit einem dazwischen liegenden Isolierfilm über den Elektrodenpaaren zur Bildung der Grundzelle 8 angeordnet ist. Die zweite Verdrahtung umfaßt die zweite elektrische Leitungsschicht, die zusammen mit einem dazwischen liegenden Isolierfilm über der ersten elektrischen Leitungsschicht ausgebildet ist. Die Positionen der ersten und zweiten elektrischen Leitungsschichten können beispielsweise auch in vertikaler Richtung vertauscht werden. Die erste und zweite elektrische Leitungsschicht umfaßt Aluminiumschichten einschließlich Aluminiumlegierungsschichten.

Der Leistungsversorgungsleitung 31 wird ein Leistungsversorgungspotential zugeführt, und die Masseleitung 32 erhält ein Massepotential. Die Leistungsversorgungsleitung 31 und die Masseleitung 32 zur Bildung jedes Leistungsversorgungsleitungspaars sind parallel zueinander angeordnet und mittels der zweiten elektrischen Leitungsschicht ausgebildet. Die Leistungsversorgungsleitungspaare umfassen jeweils die Leistungsversorgungsleitung 31 und die Masseleitung 32 und sind linear über dem Zellenbereich 2 in der ersten Richtung in der Hauptebene des Halbleitersubstrats 1 ausgebildet. Bei dem ersten Ausführungsbeispiel beträgt der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 31 und demjenigen der Masseleitung 32, die jedes Leistungsversorgungsleitungspaar bilden, 46 BC (Grundzellen). Dies bedeutet, daß jeder Vortreiber 15 zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 ausgebildet ist.

In Fig. 7 ist die Länge des Vortreibers 15 in der zweiten Richtung für einen Bereich vom Außenbereich der Leistungsversorgungsleitung 31 zu demjenigen der paarweise zugehörigen Masseleitung 32 gezeigt. Es sind jedoch auch alternative Anordnungen möglich. Beispielsweise kann in Abhängigkeit vom Aufbau der Vortreiber 15 alternativ kürzer als der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 31 und demjenigen der paarweise zugehörigen Masseleitung 32 ausgeführt sein, solange jeder Vortreiber 15 zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars angeordnet ist.

Gemäß der Darstellung in Fig. 7 wird jedem Vortreiber 15 das Leistungspotential Vcc mittels der Leistungsversorgungsleitung 31 über eine weitere Leistungsversorgungsleitung 29 zugeführt. Den Vortreibern 15 wird ebenfalls das Massepotential GND mittels der Masseleitung 32 zugeführt, die mit dem Vortreiber über eine weitere Masseleitung 30 verbunden ist. Die Leistungsversorgungsleitungen 29 umfassen die erste elektrische Leitungsschicht und sind elektrisch mit den Vortreibern 15 über Kontaktlöcher 33 (Durchgangslöcher), sowie mit den Leistungsversorgungsleitungen 31 über Kontaktlöcher 34 verbunden. Die Masseleitungen 30 umfassen die erste elektrische Leitungsschicht und sind elektrisch mit den Vortreibern 15 über Kontaktlöcher 35 sowie mit den Masseleitungen 32 über Kontaktlöcher 36 verbunden.

Die Haupttreiber 19 (1) bis 19 (m) mit der ersten Takttreiberschaltung 14 sind in vorbestimmten Abständen zueinander angeordnet. Bei dem ersten Ausführungsbeispiel sind die Haupttreiber 19 und die Vortreiber 15 im Treiber- Makrozellenlayoutbereich 9 in wechselnder Reihenfolge (alternierend) angeordnet. Hierbei sind doch alternative Anordnungen denkbar. Beispielsweise kann die Anordnung der Treiber in Abhängigkeit davon abgewandelt werden, wie viele Vortreiber 15 und Haupttreiber 19 vorgesehen sind. Gemäß der detaillierten Darstellung in Fig. 8 ist jeder Haupttreiber 19 dort ausgebildet, wo jedes Leistungsversorgungsleitungspaar, bestehend aus der Leistungsversorgungsleitung 31 und der Masseleitung 32, einen Schnittpunkt mit dem Makrozellenlayoutbereich 9 bildet, d. h. jeder Haupttreiber 19 ist im Treiber- Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zur Bildung jedes Leistungsversorgungsleitungspaars angeordnet.

In gleicher Weise wie bei den Vortreibern 15 ist die Verdrahtung innerhalb der Haupttreiber 19 durch zumindest eine der ersten oder zweiten Verdrahtungen gebildet, wobei die erste Verdrahtung linear in der zweiten Richtung und die zweite Verdrahtung linear in der ersten Richtung ausgerichtet ist. Jeder Haupttreiber 19 kann zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 angeordnet sein. Gemäß Fig. 8 erstreckt sich die Länge jedes Haupttreibers 19 in der zweiten Richtung in einen Bereich vom Außenbereich der Leistungsversorgungsleitung 31 zu demjenigen der paarweise zugehörigen Masseleitung 32. Hierbei sind jedoch weitere alternative Anordnungen denkbar. Beispielsweise können die Haupttreiber in Abhängigkeit vom Aufbau alternativ kürzer als der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 31 und demjenigen der paarweise zugehörigen Masseleitung 32 ausgeführt sein, solange jeder Haupttreiber 19 zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars angeordnet ist.

Gemäß Fig. 8 wird jedem Haupttreiber 19 das Leistungsversorgungspotential Vcc mittels der Leistungsversorgungsleitung 31 über eine weitere Leistungsversorgungsleitung 29 zugeführt. Dem Haupttreiber 19 wird ebenfalls das Massepotential GND mittels der Masseleitung 32 zugeführt, die mit dem Haupttreiber über eine weitere Masseleitung 30 verbunden ist. Die Leistungsversorgungsleitungen 29 sind elektrisch mit den Haupttreibern 19 über Kontaktlöcher 37, sowie mit den Leistungsversorgungsleitungen 31 über Kontaktlöcher 38 verbunden. Die Masseleitungen 30 sind elektrisch mit den Haupttreibern 19 über Kontaktlöcher 39 und mit den Masseleitungen 32 über Kontaktlöcher 40 verbunden. In den anderen Bereichen als denen zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars im Treiber- Makrozellenlayoutbereich 9 sind erste Makrozellen 55 und zweite Makrozellen 26 in geeigneter Weise angeordnet.

Gemäß Fig. 6 ist die erste gemeinsame Leitung 16 linear in der zweiten Richtung entlang dem Treiber- Makrozellenlayoutbereich 9 angeordnet. Die erste gemeinsame Leitung 16 ist mittels der ersten elektrischen Leitungsschicht gebildet. Gemäß Fig. 7 ist die erste gemeinsame Leitung 16 elektrisch über eine Verdrahtung 41 mit den Eingangsknoten der Vortreiber 15 (1) bis 15 (n) zur Bildung eines Kurzschlusses mit diesen Knoten verbunden. Die Verdrahtung 41 ist mittels der zweiten elektrischen Leitungsschicht ausgebildet und linear in der ersten Richtung angeordnet.

Gemäß Fig. 6 ist die zweite gemeinsame Leitung 18 linear in der zweiten Richtung entlang des Treiber- Makrozellenlayoutbereichs 9 angeordnet. Die zweite gemeinsame Leitung 18 ist mittels der zweiten elektrischen Leitungsschicht gebildet. Gemäß Fig. 7 ist die zweite gemeinsame Leitung 18 elektrisch über eine Verdrahtung 42 mit den Ausgangsknoten der Vortreiber 15 (1) bis 15 (n) zum Kurzschließen dieser Ausgangsknoten verbunden. Die Verdrahtung 42 ist mittels der zweiten elektrischen Leitungsschicht ausgebildet und linear in der ersten Richtung angeordnet. Ferner ist gemäß Fig. 8 die zweite gemeinsame Leitung 18 elektrisch durch eine Verdrahtung 43 mit den Eingangsknoten der Haupttreiber 19 (1) bis 19 (m) zum Kurzschließen dieser Eingangsknoten verbunden. Die Verdrahtung 43 ist mittels der zweiten elektrischen Leitungsschicht ausgebildet und linear in der ersten Richtung angeordnet.

Gemäß Fig. 6 ist die dritte gemeinsame Leitung 20 ebenfalls linear in der zweiten Richtung entlang des Treiber-Makrozellenlayoutbereichs 9 angeordnet. Die dritte gemeinsame Leitung 20 ist mittels der ersten elektrischen Leitungsschicht gebildet. Gemäß Fig. 8 ist die dritte gemeinsame Leitung 20 elektrisch über eine Verdrahtung 44 mit den Ausgangsknoten der Haupttreiber 19 (1) bis 19 (m) zum Kurzschließen dieser Ausgangsknoten verbunden. Die Verdrahtung 44 ist mittels der zweiten elektrischen Leitungsschicht ausgebildet und linear in der ersten Richtung angeordnet. Die Leitungsbreite der dritten gemeinsamen Leitung 20 ist größer als diejenige der ersten oder zweiten gemeinsamen Leitungen 16 oder 18 entsprechend den nachfolgenden Gründen ausgeführt.

Die erste gemeinsame Leitung 16 ist mit den Eingangsknoten der Vielzahl der Vortreiber 15 (1) bis 15 (n) verbunden. Gemäß Fig. 4 sind die Eingangsknoten IN mit den Gate-Elektroden der P- und N-MOS-Transistoren verbunden. Daher ist die Anschlußbelastung der ersten gemeinsamen Leitung 16 gering. Die zweite gemeinsame Leitung 18 ist mit den Eingangsknoten der Vielzahl der Haupttreiber 19 (1) bis 19 (m) verbunden. Gemäß der Darstellung in Fig. 5 sind die Eingangsknoten IN ebenfalls mit den Gate-Elektroden der P- und N-MOS-Transitoren verbunden. Somit ist die Anschlußbelastung der zweiten gemeinsamen Leitung 18 ebenfalls gering. Im Gegensatz hierzu ist die dritte gemeinsame Leitung 20 über vierte gemeinsame Leitungen 23a bis 23c mit den Eingangsknoten einer Vielzahl von Vortreibern 22a (1) bis 22a (m), 22b (1) bis 22b (m) und 22c (1) bis 22c (m) der Takttreiberschaltungen 21a bis 21c verbunden. Dies bedeutet, daß die Anschlußbelastung der dritten gemeinsamen Leitung 20 größer als diejenige der ersten oder zweiten gemeinsamen Leitungen 16 oder 18 ist. Ferner ist die zweite gemeinsame Leitung 18 bezüglich ihrer Leitungsbreite größer als die erste gemeinsame Leitung 16 in Abhängigkeit von den unterschiedlichen Anschlußbelastungen ausgeführt.

Nachstehend werden die drei zweiten Takttreiberschaltungen 21a bis 21c beschrieben. Gemäß Fig. 6 sind die zweiten Takttreiberschaltungen 21a bis 21e entsprechend der drei Aufteilungsabschnitte, bestehend aus einer Vielzahl von in der zweiten Richtung (in Querrichtung in Fig. 6) angeordneten Makrozellenlayoutbereichen 9 im Zellenbereich 2 des Halbleitersubstrat 1 angeordnet. Die zweite Takttreiberschaltung 21a ist in der Mitte des linken Drittels des Aufteilungsabschnitts gemäß Fig. 6 in der zweiten Richtung angeordnet. Die zweite Takttreiberschaltung 21b ist mittig in der Mitte des mittleren Drittels des Aufteilungsabschnitts gemäß Fig. 6 in der zweiten Richtung angeordnet. Die zweite Takttreiberschaltung 21c ist in der Mitte des rechten Drittels des Aufteilungsabschnitts gemäß Fig. 6 in der zweiten Richtung angeordnet. Die drei Takttreiberschaltungen 21a bis 21c sind somit in der zweiten Richtung angeordnet.

Jede der zweiten Takttreiberschaltungen 21a bis 21c entspricht dem Makrozellenlayoutbereich 9, der zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars mittig in der zweiten Richtung im betreffenden Aufteilungsabschnitt angeordnet ist. Der Makrozellenlayoutbereich nimmt die Vortreiber 22a (1) bis 22a (m), 22b (1) bis 22b (m) und 22c (1) bis 22c (m) sowie die Haupttreiber 25a (1) bis 25a (m), 25b (1) bis 25b (m) und 25c (1) bis 25c (m) auf.

Obwohl die drei Takttreiberschaltungen 21a bis 21c an verschiedenen Stellen gemäß der vorstehenden Beschreibung angeordnet sind, weisen sie denselben Schaltungsaufbau auf. Daher wird lediglich die zweite Takttreiberschaltung 21a nachstehend unter Bezugnahme auf Fig. 6 stellvertretend für die drei zweiten Takttreiberschaltungen zur Vereinfachung der Darstellung beschrieben. Die Zusätze a, b und c der Bezugszeichen in Fig. 6 sind in der nachfolgenden Beschreibung zur Vereinfachung weggelassen.

Die Vortreiber 22 (1) bis 22 (m) zur Bildung der zweiten Takttreiberschaltung 21 sind in vorbestimmten Abständen zueinander und entlang einer einzelnen geraden Linie in der ersten Richtung angeordnet und in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche 9 (n-Bereiche in dem vorliegenden Aufbau) angeordnet. Bei dem vorliegenden ersten Ausführungsbeispiel ist der Abstand zwischen jeweils zwei benachbarten Vortreibern 22 gleich dem Abstand zu jedem anderen Makrozellenlayoutbereich. Hierbei sind jedoch alternativ Anordnungen im Rahmen dieses ersten Ausführungsbeispiels denkbar. Beispielsweise kann der Abstand zwischen den Vortreibern 22 in angemessener Weise in Abhängigkeit von der Anzahl der vorgesehenen Vortreibern 22 bestimmt werden.

Im einzelnen ist gemäß Fig. 9 jeder Vortreiber 22 dort ausgebildet, wo das Leistungsversorgungsleitungspaar bestehend aus der Leistungsversorgungsleitung 31 und der Masseleitung 32 einen Schnittpunkt mit dem Makrozellenlayoutbereich 9 bilden, d. h. jeder Vortreiber ist im Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zu Bildung des Leistungsversorgungsleitungspaars angeordnet. In gleicher Weise wie die Verdrahtung innerhalb der Vortreiber 15 der ersten Takttreiberschaltung 14 gemäß Fig. 7 ist die Verdrahtung innerhalb jedes Vortreibers 22 durch zumindest eine der ersten und zweiten Verdrahtungen gebildet. Die erste Verdrahtung ist linear in der zweiten Richtung und die zweite Verdrahtung ist linear in der ersten Richtung angeordnet. Gemäß Fig. 9 erstreckt sich die Länge jedes Vortreibers 22 in der zweiten Richtung in einem Bereich vom Außenbereich der Leistungsversorgungsleitung 31 zu demjenigen der paarweise zugehörigen Masseleitung 32. Hierbei sind jedoch weitere Abwandlungen denkbar. Beispielsweise kann in Abhängigkeit von seinem Aufbau der Vortreiber 22 alternativ kürzer als der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 ausgeführt sein, solange jeder Vortreiber 22 zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars angeordnet ist.

Gemäß der Darstellung in Fig. 9 wird jedem Vortreiber 22 das Leistungsversorgungspotential Vcc mittels der Leistungsversorungsleitung 31 über eine weitere Leistungsversorgungsleitung 29 zugeführt. Dem Vortreiber 22 wird ebenfalls das Massepotential GND mittels der Masseleitung 32 zugeführt, die mit dem Vortreiber über eine weitere Masseleitung 30 verbunden ist. Die Leistungsversorgungsleitungen 29 sind sämtlich in der zweiten Richtung entlang des Makrozellenlayoutbereichs 9 auf einer Seite desselben (obere Seite in Fig. 9) angeordnet. Die Leistungsversorgungsleitungen 29 sind mittels der ersten elektrischen Leitungsschicht ausgebildet und sind elektrisch mit den Vortreibern 22 über Kontaktlöcher 33 sowie mit den Leistungsversorgungsleitungen 31 über Kontaktlöcher 38 verbunden. Die Masseleitungen 30 sind sämtlich in der zweiten Richtung entlang des Makrozellenlayoutbereichs 9 auf der anderen Seite desselben (untere Seite in Fig. 9) angeordnet. Die Masseleitungen 30 sind mittels der ersten elektrischen Leitungsschicht ausgebildet und sind elektrisch mit den Vortreibern 22 über Kontaktlöcher 35, sowie mit den Masseleitungen 32 über Kontaktlöcher 36 verbunden. Die Haupttreiber 25 (1) bis 25 (m) sind in vorbestimmten Abständen zueinander entlang einer einzigen geraden Linie in der ersten Richtung angeordnet und sind in jedem von zumindest zwei (bis zu m bei diesem Ausführungsbeispiel) Makrozellenlayoutbereichen 9 in anderen als denjenigen, in denen die Vortreiber 22 (1) bis 22 (m) ausgebildet sind, angeordnet. Bei dem ersten Ausführungsbeispiel ist der vorbestimmte Abstand zwischen jeweils zwei benachbarten Haupttreibern gleich dem Abstand zu jedem anderen Makrozellenlayoutbereich. Somit sind die Haupttreiber 25 und die Vortreiber 22 entlang einer einzigen geraden Linie in der ersten Richtung in wechselnder Reihenfolge (alternierend) angeordnet. Selbstverständlich sind hierbei ebenfalls andere Anordnungen denkbar. Beispielsweise kann die Anordnung der Treiber in Abhängigkeit von der vorgesehenen Anzahl der Haupttreiber 25 geändert werden. Gemäß der detaillierten Darstellung in Fig. 10 ist jeder Haupttreiber 25 dort ausgebildet, wo jedes Leistungsversorgungsleitungspaar bestehend aus einer Leitungsversorgungsleitung 31 und der Masseleitung 32, einen Schnittpunkt mit dem Makrozellenlayoutbereich 9 bildet, d. h. jeder Haupttreiber ist im Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars angeordnet.

In gleicher Weise wie bei den Vortreibern 22 umfaßt die Verdrahtung innerhalb der Haupttreiber 25 zumindest eine der ersten und zweiten Verdrahtungen. Die erste Verdrahtung ist linear in der zweiten Richtung und die zweite Verdrahtung ist linear in der ersten Richtung angeordnet. Jeder Haupttreiber 25 ist zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 vorgesehen. Gemäß Fig. 10 erstreckt sich die Länge jedes Haupttreibers 25 in der zweiten Richtung gemäß der Darstellung in einen Bereich vom Außenbereich der Leistungsversorgungsleitung 31 zu demjenigen der paarweise zugehörigen Masseleitung 32. Hierbei sind jedoch weitere Abwandlungen denkbar. Beispielsweise kann der Haupttreiber 25 in Abhängigkeit von seinem Aufbau alternativ kürzer als der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 31 und demjenigen der paarweise zugehörigen Masseleitung 32 vorgesehen sein, solange jeder Haupttreiber 25 zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars angeordnet ist.

Gemäß Fig. 10 wird jedem Haupttreiber 25 das Leistungsversorgungspotential Vcc durch die Leistungsversorgungsleitung 31 über eine weitere Leistungsversorgungsleitung 29 zugeführt. Dem Haupttreiber 25 wird ebenfalls das Massepotential GND mittels der Masseleitung 32 zugeführt, die über eine weitere Masseleitung 30 mit dem Haupttreiber 25 verbunden ist. Die Leistungsversorgungsleitungen 29 sind elektrisch mit den Haupttreibern 25 über Kontaktlöcher 37 sowie mit den Leistungsversorgungsleitungen 31 über Kontaktlöcher 38 verbunden. Die Masseleitungen 30 sind elektrisch mit den Haupttreibern 25 über Kontaktlöcher 39 sowie mit den Masseleitungen 32 über Kontaktlöcher 40 verbunden.

Gemäß Fig. 6 ist die vierte gemeinsame Leitung 23 linear in der ersten Richtung über der Vielzahl der Vortreiber 22 (1) bis 22 (m) und der Vielzahl der Haupttreiber 25 (1) bis 25 (m) angeordnet. Die vierte gemeinsame Leitung 23 ist mittels der zweiten elektrischen Leitungsschicht gebildet und ist zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars und parallel zu den paarweisen angeordneten Leitungen vorgesehen. Wie es in Fig. 9 dargestellt ist, ist die vierte gemeinsame Leitung 23 elektrisch mit den Eingangsknoten der Vortreiber 22 (1) bis 22 (m) über Kontaktlöcher 46 zum Kurzschließen dieser Eingangsknoten verbunden. Ferner ist gemäß Fig. 6 die vierte gemeinsame Leitung 23 elektrisch über Kontaktlöcher 45 mit der dritten gemeinsamen Leitung 20 an einem jeweiligen Schnittpunkt derselben verbunden.

Gemäß Fig. 6 ist die fünfte gemeinsame Leitung linear in der ersten Richtung über der Vielzahl der Vortreiber 22 (1) bis 22 (m) und der Vielzahl der Haupttreiber 25 (1) bis 25 (m) angeordnet. Die fünfte gemeinsame Leitung 24 ist mittels der zweiten elektrischen Leitungsschicht gebildet und ist zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zur Bildung des Leitungsversorgungsleitungspaars und parallel zur vierten gemeinsamen Leitung 23 angeordnet. Gemäß Fig. 9 ist die fünfte gemeinsame Leitung 24 elektrisch mit den Ausgangsknoten der Vortreiber 22 (1) bis 22 (m) über Kontaktlöcher 47 zum Kurzschließen dieser Ausgangsknoten verbunden. Ferner ist gemäß Fig. 10 die fünfte gemeinsame Leitung 24 elektrisch mit dem Eingangsknoten der Haupttreiber 25 (1) bis 25 (m) über Kontaktlöcher 48 zum Kurzschließen dieser Eingangsknoten verbunden.

Gemäß der Darstellung in Fig. 6 ist die sechste gemeinsame Leitung 28 linear in der ersten Richtung über der Vielzahl der Vortreiber 22a (1) bis 22 (m) und der Vielzahl der Haupttreiber 25 (1) bis 25 (m) angeordnet. Die sechste gemeinsame Leitung 28 ist mittels der zweiten elektrischen Leitungsschicht ausgebildet und ist zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars und ebenfalls parallel zur vierten gemeinsamen Leitung 23 angeordnet. Gemäß Fig. 10 ist die sechste gemeinsame Leitung 28 elektrisch mit den Ausgangsknoten der Vortreiber 25 (1) bis 25 (m) über Kontaktlöcher 49 zum Kurzschließen dieser Knoten verbunden.

Gemäß Fig. 6 ist die Vielzahl der Taktsignalversorgungsleitungen 27 (1) bis 27 (s) linear in der zweiten Richtung entsprechend der Vielzahl der Makrozellenlayoutbereiche 9 angeordnet, in denen die zweiten Makrozellen 26 vorgesehen sind. Gemäß dem ersten Ausführungsbeispiel ist eine Taktsignalversorgungsleitung 27 für jeweils einen Makrozellenlayoutbereich 9 vorgesehen. Alternativ kann eine Taktsignalversorgungsleitung 27 für jeweils zwei benachbarte Makrozellenlayoutbereiche 9 in einem 1 : 2-Verhältnis vorgesehen sein. In einer weiteren Alternative können die Taktsignalversorgungsleitungen 27 lediglich bei den Makrozellenlayoutbereichen 9 vorgesehen sein, in denen die zweiten Makrozellen 26 vorgesehen sind. Im letzteren Fall, bei dem eine zweite Makrozelle 29 in jeweils zwei benachbarten Makrozellenlayoutbereichen 9 vorgesehen ist, können jeweils zwei benachbarte Makrozellenlayoutbereiche 9 mit einer Taktsignalversorgungsleitung 27 ausgestattet sein.

Die Taktsignalversorgungsleitungen 27 (1) bis 27 (s) sind mit der ersten elektrischen Leitungsschicht ausgebildet und parallel zueinander in den Verdrahtungsbereichen 10 vorgesehen. Die Taktsignalversorgungsleitungen 27 (1) bis 27 (s) sind elektrisch in ihrem mittleren Bereich mit der sechsten gemeinsamen Leitung 28 über Kontaktlöcher 50 verbunden. Die Taktsignalversorgungsleitungen 27 (1) bis 27 (s) sind ebenfalls über eine Verdrahtung 51 mit den Takteingangsknoten der als zweite Makrozellen 26 arbeitenden internen Schaltungen in den betreffenden Makrozellenlayoutbereichen 9 verbunden. Die Verdrahtung 51 wird mittels der zweiten elektrischen Leitungsschicht gebildet.

Die sechste gemeinsame Leitung 28 ist größer in ihrer Breite als die vierte und fünfte gemeinsame Leitung 23 und 24. Die Gründe für die vergrößerte Breite der sechsten gemeinsamen Leitung 28 werden nachfolgend dargestellt. Die vierte gemeinsame Leitung 23 ist mit den Eingangsknoten der Vielzahl der Vortreiber 22 (1) bis 22 (m) verbunden. Gemäß Fig. 4 sind die Eingangsknoten IN mit den Gate-Elektroden der P- und N-MOS-Transistoren verbunden. Daher ist die Anschlußbelastung der vierten gemeinsamen Leitung 23 gering. Die fünfte gemeinsame Leitung 24 ist mit den Eingangsknoten der Vielzahl der Haupttreiber 25 (1) bis 25 (m) verbunden. Gemäß der Darstellung in Fig. 5 sind die Eingangsknoten IN ebenfalls mit den Gate-Elektroden der P- und N-MOS-Transistoren verbunden. Somit ist die Anschlußbelastung der fünfter gemeinsamen Leitung 24 ebenfalls gering. Im Gegensatz hierzu ist die sechste gemeinsame Leitung 28 mit der Vielzahl der Taktsignalversorgungsleitungen 27 (1) bis 27 (s), sowie mit den Takteingangsknoten der Vielzahl der internen Schaltungen 26 verbunden. Dies bedeutet, daß die Anschlußbelastung der sechsten gemeinsamen Leitung 28 groß ist. Ferner ist die Leitungsbreite der fünften gemeinsamen Leitung 24 größer als diejenige der vierten gemeinsamen Leistung 23 in Abhängigkeit von der unterschiedlichen Anschlußbelastung ausgeführt.

Gemäß der Darstellung in Fig. 6 ist der Takteingangstreiber 11 mittig in der zweiten Richtung im Makrozellenlayoutbereich 9 zur Aufnahme der ersten Takttreiberschaltung 14 angeordnet. Bei dem vorliegendem ersten Ausführungsbeispiel ist der Takteingangstreiber 11 zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars mittig in der zweiten Richtung angeordnet. Der Eingangsknoten des Takteingangstreibers 11 ist elektrisch über die Takteingangsleitung 13 mit dem in der Hauptebene des Halbleitersubstrats 1 angeordneten Takteingangspad 12 verbunden. Die Takteingangsleitung 13 wird mittels der ersten und zweiten Verdrahtung gebildet, wobei die erste Verdrahtung mittels der ersten elektrischen Leitungsschicht ausgebildet ist und sich in der zweiten Richtung erstreckt, während die zweite Verdrahtung mittels der zweiten elektrischen Leitungsschicht ausgebildet ist und sich in der ersten Richtung erstreckt.

Der Ausgangsknoten des Takteingangstreibers 11 ist elektrisch mit der ersten gemeinsamen Leitung 16 über die Taktausgangsleitung 17 verbunden. Die Taktausgangsleitung 17 wird mittels der ersten und zweiten Verdrahtung gebildet, wobei die erste Verdrahtung mittels der ersten elektrischen Leitungsschicht gebildet ist und sich in der zweiten Richtung erstreckt und die zweite Verdrahtung mittels der zweiten elektrischen Leitungsschicht gebildet ist und sich in der ersten Richtung erstreckt. Ein Ende der Taktausgangsleitung 17 ist elektrisch mit dem Ausgangsknoten des Takteingangstreibers 11 verbunden, und das andere Ende der Taktausgangsleitung 17 ist elektrisch mit dem mittleren Bereich der ersten gemeinsamen Leitung 16 in der zweiten Richtung verbunden.

Gemäß Fig. 6 sind die als Logikschaltungen arbeitenden ersten Makrozellen 55 und die als interne Schaltungen mit Bedarf an einem Taktsignal arbeitenden zweiten Makrozellen 26 in zufälliger Anordnung im Hinblick auf eine vereinfachte Darstellung gezeigt. In der Praxis werden die ersten und zweiten Makrozellen 55 und 26 nahe beieinander in dem Makrozellenlayoutbereich 9 mit Ausnahme der Flächen zwischen der Leistungsversorgungsleitung 31 und der Masseleitung 32 zur Bildung des Leistungsversorgungsleitungspaars angeordnet, obwohl dort Isolationsbereiche zwischen den Makrozellen im allgemeinen mit einer Grundzelle vorliegen zur Sicherstellung einer elektrischen Isolation zwischen jeweils zwei Makrozellen.

Nachstehend wird im einzelnen die Arbeitsweise der integrierten Halbleiterschaltungseinrichtung mit dem vorstehend angegebenen Aufbau beschrieben, insbesondere von dem Zeitpunkt an, zu dem ein Taktsignal am Takteingangspad 12 eingegeben wird bis zu dem Zeitpunkt, bei dem das Taktsignal die Takteingangsknoten der als interne Schaltungen arbeitenden zweiten Makrozellen 26 erreicht. Wird ein Taktsignal von außerhalb am Takteingangspad 12 zugeführt, dann wird das Takteingangssignal zu dem Takteingangstreiber 11 über die Takteingangsleitung 13 weitergeleitet. Der Takteingangstreiber 11 gibt ein Taktsignal auf der Basis des eingegebenen Taktsignals (Eingangstaktsignal) aus. Das derart ausgegebene Taktsignal wird über die Taktausgangsleitung 17 der ersten gemeinsamen Leitung 16 zugeführt und erreicht die Vortreiber 15a (1) bis 15a (n) in der ersten Takttreiberschaltung 14.

Die Eingangsknoten der Vortreiber 15a (1) bis 15a (n) in der ersten Takttreiberschaltung 14 werden mittels der ersten gemeinsamen Leitung 16 kurzgeschlossen und die Anschlußbelastung der Vortreiber ist vorzugsweise gering bezüglich der ersten gemeinsamen Leitung 16. Daher entstehen an den Eingangsknoten der Vortreiber 15a (1) bis 15a (n) die gleichen Änderungen (Anstiegsflanken und Abfallflanken) des Taktsignals. Die Änderung im Taktsignal sind die gleichen an den Ausgangsknoten der Vortreiber 15a (1) bis 15a (n) in der ersten Takttreiberschaltung 14. Ferner ist der gesamte Verlauf der zweiten gemeinsamen Leitung 18 in verteilter Weise mit den Ausgangsknoten der Vortreiber 15a (1) bis 15a (n) verbunden, die in vorbestimmten Abständen zueinander angeordnet sind. Diese Anordnung bewirkt beim Auftreten des Taktsignals auf der zweiten gemeinsamen Leitung 18, daß Änderungen in gleicher Weise entlang des gesamten Verlaufs der zweiten gemeinsamen Leitung 18 auftreten. Dies trifft ebenfalls für Änderungen in dem an den Ausgangsknoten der Haupttreiber 19 (1) bis 19 (m) auftretenden Taktsignal zu, wobei die Eingangsknoten durch die zweite gemeinsame Leitung 18 kurzgeschlossen werden.

Die Ausgangsknoten der Haupttreiber 19 (1) bis 19 (m) sind in vorbestimmten Abständen zueinander angeordnet und in verteilter Weise mit dem gesamten Verlauf der dritten gemeinsamen Leitung 20 verbunden. Diese Anordnung bewirkt, daß Änderungen in dem auf der dritten gemeinsamen Leitung anliegenden Taktsignal in gleicher Weise entlang des gesamten Verlaufs auftreten. Das die dritte gemeinsame Leitung 20 erreichende Taktsignal wird von dort zu den vierten gemeinsamen Leitungen 23a bis 23t (nachstehend als Leitungen 23a bis 23c beschrieben) über Schnittpunkte zwischen den Leitungen 23a und 23c einerseits und der dritten gemeinsamen Leitung 20 andererseits weitergeleitet. Das Taktsignal wird sodann der Vielzahl der Vortreiber 22a (1) bis 22a (n), . . ., 22t (1) bis 22t (n) (nachstehend als Vortreiber 22c (1) bis 22c (n) bezeichnet) in den zweiten Takttreiberschaltungen 21a bis 21t (nachstehend als Schaltungen 21a bis 21t bezeichnet) zugeführt.

Die Eingangknoten der Vortreiber 22a (1) bis 22a (n), 22b (1) bis 22b (n) und 22c (1) bis 22c (n) in den zweiten Takttreiberschaltungen 21a bis 21c werden jeweils mittels der vierten gemeinsamen Leitungen 23a bis 23c kurzgeschlossen und die Anschlußbelastung der Vortreiber ist erheblich geringer bzgl. der vierten gemeinsamen Leitung 23a bis 23c. Daher entstehen an den Eingangsknoten der Vortreiber 22a (1) bis 22a (n), 22b (1) bis 22b (n) und 22c (1) bis 22c (n) gleiche Änderungen im Taktsignal.

Die Änderungen im Taktsignal sind dieselben an den Eingangsknoten der Vortreiber 22a (1) bis 22a (n), 22b (1) bis 22b (n) und 22c (1) bis 22c (n). Ferner sind die gesamten Verläufe der ersten gemeinsamen Leitungen 24a bis 24c in verteilter Weise mit den Ausgangsknoten der Vortreiber 22a (1) bis 22a (n), 22b (1) bis 22b (n) und 22c (1) bis 22c (n) verbunden, die jeweils in vorbestimmten Abständen zueinander angeordnet sind. Diese Anordnung bewirkt, daß die Änderungen in dem auf dem fünften gemeinsamen Leitungen 24a bis 24c vorliegenden Taktsignal in gleicher Weise entlang des gesamten Verlaufs auftreten. Das gleiche betrifft Veränderungen in dem an den Ausgangsknoten der Haupttreiber 25a (1) bis 25a (m), 25b (1) bis 25b (m) und 25c (1) bis 25c (m) auftretenden Taktsignal, wobei die Eingangsknoten mittels der fünften gemeinsamen Leitungen 24a bis 24c kurzgeschlossen werden.

Die Ausgangsknoten der Haupttreiber 25a (1) bis 25a (m), 25b (1) bis 25b (m) und 25c (1) bis 25c (m) sind in vorbestimmten Abständen zueinander angeordnet und in verteilter Weise mit den gesamten Verläufen der sechsten gemeinsamen Leitungen 28a bis 28c verbunden. Diese Anordnung führt dazu, daß die Änderung des an den sechsten gemeinsamen Leitungen 28a bis 28c anliegenden Taktsignals in gleicher Weise entlang des gesamten Verlaufs auftreten. Somit treten die Änderungen des am Takteingangspads 12 eingegebenen Taktsignals entlang sämtlicher der sechsten gemeinsamen Leitungen 28a bis 28c in gleicher Weise auf. Mit anderen Worten, das Vorliegen von Taktlaufzeitunterschieden, d. h. von zeitweisen Unterschieden in dem am Takteingangspad 12 eingegebenen Taktsigna 21277 00070 552 001000280000000200012000285912116600040 0002019731714 00004 21158l zur Weiterleitung an die sechsten gemeinsamen Leitungen 28a bis 28c ist entlang des gesamten Verlaufs begrenzt.

Das zu den sechsten gemeinsamen Leitungen 28a bis 28c übertragene Taktsignal wird mittels der Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) den Takteingangsknoten der internen Schaltungen (zweite Makrozellen 26), die ein Taktsignal erfordern, zugeführt. In diesem Fall sind Änderungen im Taktsignal jeweils die gleichen an den Verbindungspunkten zwischen den Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) einerseits und den sechsten gemeinsamen Leitungen 28a bis 28c andererseits, d. h. in den mittleren Punkten der Taktsignalversorgungsleitungen. Die Änderungen im Taktsignal an beiden Enden der Taktsignalversorgungsleitungen sind jedoch geringfügig gegenüber denen an den mittleren Punkten verzögert.

Die individuelle Länge der Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) wird auf ein Drittel der sich in der zweiten Richtung erstreckenden Makrozellenlayoutbereiche 9 festgesetzt. Der individuelle Verdrahtungswiderstand und die individuelle Verdrahtungskapazität der Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) sind vernachlässigbar. Ferner ist eine relativ kleine Anzahl von zweiten Makrozellen 26 mit den Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) verbunden. Im Ergebnis sind Verzögerungen in der Änderung des Taktsignals an beiden Enden der Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s), die die größte Verzögerung bzgl. der mittleren Punkte der Leitungen aufweisen, ebenfalls sehr klein. Somit sind die Laufzeitunterschiede des Taktsignals in Bezug zu den zweiten Makrozellen 26 minimiert.

Gemäß der vorstehenden Beschreibung bietet das erste Ausführungsbeispiel die folgenden hauptsächlichen Vorteile.

A) Die Änderungen in dem am Takteingangspad 12 eingegebene Taktsignal treten in gleicher Weise entlang des gesamten Verlaufs der sechsten gemeinsamen Leitungen 28a bis 28c auf. Es treten sehr kleine zeitliche Verzögerungen in Folge der Anordnung der Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) auf. Dies minimiert jegliche Takt- Laufzeitunterschiede, die zwischen Taktsignalen auftreten, die jeweils sämtlichen zweiten Makrozellen 26, die als interne Schaltungen mit einem Bedarf an einem Taktsignal arbeiten, zugeführt werden.
B) Die Vielzahl der Vortreiber 15 (1) bis 15 (n) und der Haupttreiber 19 (1) bis 19 (m) zur Bildung der ersten Takttreiberschaltung 14, und die Vielzahl der Vortreiber 22a (1) bis 22a (n), 22b (1) bis 22b (n) und 22c (1) bis 22c (n) sowie die Haupttreiber 25a (1) bis 25a (m), 25b (1) bis 25b (m) und 25c (1) bis 25c (m) zur Bildung der zweiten Takttreiberschaltungen 21a bis 21c sind zwischen der Leistungsversorgungsleitung 31 und der paarweise zugehörigen Masseleitung 32, die das Leistungsversorgungsleitungspaar bilden, angeordnet, wo weder die erste Makrozelle 55 noch die zweite Makrozelle 26 angeordnet ist. Es werden die erste Takttreiberschaltung 14 und die zweiten Takttreiberschaltungen 21a bis 21c innerhalb des Zellenbereichs 2 angeordnet, ohne daß die Anzahl der in diesem Bereich vorgesehenen ersten und zweiten Makrozellen 55 und 26 vermindert wird.
C) Die Takteingangsleitung 13, die Taktausgangsleitung 17, die ersten bis sechsten gemeinsamen Leitungen 16, 18, 20, 23a bis 23c, 24a bis 24c und 28a bis 28c und die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) können mit einer geringen Leitungsbreite vorgesehen sein. Dies verkleinert ebenfalls bzgl. der zweiten Makrozellen 26 die auftretenden Laufzeitunterschiede. Infolge einer erheblichen Verminderung der gesamten Verdrahtungsfläche, die belegt ist durch die Takteingangsleitung 13, die Taktausgangsleitung 17, die ersten bis sechsten gemeinsamen Leitungen 16, 18, 20, 23a bis 23c, 24a bis 24c und 28a bis 28c und durch die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) ist die Verdrahtungskapazität ebenfalls vermindert. Dies vermindert wiederum einen unnötigen Energieverbrauch durch die erste Takttreiberschaltung 14 und die zweiten Takttreiberschaltungen 21a bis 21c.
D) Eine der zweiten Takttreiberschaltungen 21a bis 21c gemäß der Darstellung in Fig. 6 wird als Grundaufbaublock angesehen. Eine einseitige Erweiterung des Zellenbereichs 2, sofern erforderlich, in der zweiten Richtung wird daher kompensiert durch hinzufügen eines Grundaufbaublocks. Dies führt zu einer Vielzahl von integrierten Halbleiterschaltungseinrichtungen mit jeweils äquivalenten Laufzeitunterschieden.

Im Rahmen des ersten Ausführungsbeispiels ist der Eingangsknoten des Takteingangstreibers 11 mit dem Takteingangspad 12 über die Takteingangsleitung 13 verbunden. Alternativ kann eine PLL-Schaltung zwischen den Eingangsknoten des Takteingangstreibers 11 und das Takteingangspad 12 zur Stabilisierung des dem Takteingangstreiber 11 zugeführten Taktsignals eingefügt werden.

Zweites Ausführungsbeispiel

Die Fig. 11 bis 13 zeigen eine Draufsicht auf ein zweites Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung. Das zweite Ausführungsbeispiel ist ähnlich dem ersten Ausführungsbeispiel mit Ausnahme der folgenden Einzelheiten. Während beispielsweise bei dem ersten Ausführungsbeispiel die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 sowie die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) mittels der ersten elektrischen Leitungsschicht ausgebildet sind, umfaßt das zweite Ausführungsbeispiel eine dritte elektrische Leitungsschicht, die zu den ersten und zweiten elektrischen Leitungsschichten unterschiedlich ist. Das zweite Ausführungsbeispiel umfaßt die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 sowie die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s), die mittels der dritten elektrischen Leitungsschicht gebildet sind. Die dritte elektrische Leitungsschicht ist zusammen mit einem dazwischen liegenden Isolierfilm über der zweiten elektrischen Leitungsschicht ausgebildet. Die dritte elektrische Leitungsschicht besteht aus Aluminiumschichten einschließlich einer Aluminiumlegierungsschicht.

In gleicher Weise wie beim ersten Ausführungsbeispiel sind die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 linear in der zweiten Richtung ausgerichtet und über den Vortreibern 15 (1) bis 16 (n) und den Haupttreibern 19 (1) bis 19 (m) der ersten Takttreiberschaltung 14 angeordnet. Da die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 mittels der dritten elektrischen Leitungsschicht gebildet sind, können sie unmittelbar über dem Treiber-Makrozellenlayoutbereich 9 zur Aufnahme der Vielzahl der Vortreiber 15 (1) bis 15 (n) und der Haupttreiber 19 (1) bis 19 (m) angeordnet werden. Bei dem zweiten Ausführungsbeispiel sind die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 unmittelbar über dem Treiber-Makrozellenlayoutbereich 9 angeordnet. Die erste gemeinsame Leitung 16 ist elektrisch mit den Eingangsknoten der Vielzahl der Vortreiber 15 (1) bis 15 (n) der ersten Takttreiberschaltung 14 über Kontaktlöcher 57 verbunden. Die zweite gemeinsame Leitung 18 ist elektrisch über Kontaktlöcher 58 mit den Ausgangsknoten der Vortreiber 15 (1) bis 15 (n) und über Kontaktlöcher 59 mit den Eingangsknoten der Haupttreiber 19 (1) bis 19 (m) in der ersten Takttreiberschaltung 14 verbunden. Die dritte gemeinsame Leitung 20 ist elektrisch über Kontaktlöcher 16 mit den Ausgangsknoten der Haupttreiber 19 (1) bis 19 (m) in der ersten Takttreiberschaltung 14 verbunden. Die dritte gemeinsame Leitung 20 ist mit den vierten gemeinsamen Leitungen 23a bis 23c über Kontaktlöcher 45 wie im Fall des ersten Ausführungsbeispiels verbunden.

Die Vielzahl der Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) entspricht jeweils einer Vielzahl von Makrozellenlayoutbereichen 9, in welchen die zweite Makrozelle 26 vorgesehen ist, und sind linear in der zweiten Richtung unmittelbar über den betreffenden Makrozellenlayoutbereichen 9 angeordnet. Die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) sind über Kontaktlöcher 56 mit dem Takteingangsknoten der internen Schaltungen (der zweiten Makrozellen 26) verbunden, die jeweils in den betreffenden Makrozellenlayoutbereichen 9 vorgesehen sind. In gleicher Weise wie beim ersten Ausführungsbeispiel sind die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) elektrisch über Kontaktlöcher 50 jeweils mit den sechsten gemeinsamen Leitungen 28a bis 28c verbunden. In Fig. 11 bezeichnen die Bezugszeichen, die jeweils in Verbindung mit dem ersten Ausführungsbeispiel verwendet wurden, gleiche oder gleichartige Teile.

Die vorstehend angegebene integrierte Halbleiterschaltungseinrichtung gemäß dem zweiten Ausführungsbeispiel bietet die gleichen Vorteile gemäß den vorstehend angegebenen Punkten (A) bis (D) des ersten Ausführungsbeispiels, sowie weitere nachfolgend angegebene Vorteile.

A) Da die Taktsignalversorungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) unmittelbar über den betreffenden Makrozellenlayoutbereichen 9 angeordnet sind, können die Verdrahtungsbereiche 10 in wirksamer Weise verwendet werden. Diese Anordnung trägt ebenfalls zur Verminderung der Fläche des Halbleitersubstrats 1 bei und optimiert die Verdrahtung (die mittels der ersten und zweiten elektrischen Leitungsschichten gebildet ist) zur Verbindung der Makrozellen 55 und 26 in den Verdrahtungsbereichen 10.
B) Die Taktsignalversorungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) sind elektrisch mit den Eingangsknoten der zweiten Makrozelle 26 über die Kontaktlöcher 56 verbunden. Dies führt zu einem sehr begrenzten Auftreten von Takt-Laufzeitunterschieden, die aus der elektrischen Verbindung resultieren.
C) Da die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 unmittelbar über den betreffenden Makrozellenlayoutbereichen 9 angeordnet sind, können die Verdrahtungsbereiche 10 in wirksamer Weise verwendet werden. Diese Anordnung trägt ebenfalls zur Verminderung der Fläche des Halbleitersubstrats 1 bei.

Obwohl das zweite Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung dargestellt wurde mit den in gleicher Weise wie beim ersten Ausführungsbeispiel durch die zweite elektrische Leitungsschicht gebildeten vierten bis sechsten gemeinsamen Leitungen 23a bis 23c bis 24a bis 24c und 28a bis 28c, sind weitere alternative Anordnungen denkbar. Beispielsweise kann die gleiche Wirkung erzielt werden, falls die vierten bis sechsten gemeinsamen Leitungen mittels einer vierten elektrischen Leitungsschicht gebildet werden, die zu den ersten bis dritten elektrischen Leitungsschichten unterschiedlich ist. Die vierte elektrische Leitungsschicht kann zusammen mit einem dazwischen liegenden Isolierfilm über der dritten elektrischen Leitungsschicht ausgebildet sein. Die vierte elektrische Leitungsschicht kann dabei aus Aluminiumsschichten einschließlich einer Aluminiumlegierungsschicht bestehen. Die dritten und vierten elektrischen Leitungsschichten können in jeweils in vertikaler Richtung vertauschten Positionen angeordnet werden.

Wird die dritte elektrische Leitungsschicht verwendet oder werden sowohl die dritte als auch die vierte elektrische Leitungsschicht verwendet, dann können die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20, die vierten bis sechsten gemeinsamen Leitungen 23a bis 23c, 24a bis 24c und 28a bis 28c und die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) durch die elektrischen Leitungsschichten in verschiedenen Variationen gemäß der nachfolgenden Darstellung ausgeführt werden. Diese Variationen (Abwandlungen) bieten die gleiche Wirkung wie das vorstehend beschriebene zweite Ausführungsbeispiel.

Erste Abwandlung

Die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 werden mit der ersten elektrischen Leitungsschicht ausgebildet. Die vierten gemeinsamen Leitungen 23a bis 23c, die fünften gemeinsamen Leitungen 24a bis 24c und die sechsten gemeinsamen Leitungen 28a bis 28c werden mittels der zweiten elektrischen Leitungsschicht ausgebildet. Die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) werden mittels der dritten elektrischen Leitungsschicht gebildet.

Zweite Abwandlung

Die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 werden mittels der ersten elektrischen Leitungsschicht gebildet. Die vierten gemeinsamen Leitungen 23a bis 23c und die fünften gemeinsamen Leitungen 24a bis 24c werden mittels der zweiten elektrischen Leitungsschicht gebildet. Die sechsten gemeinsamen Leitungen 28a bis 28c und die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) sind mittels der dritten elektrischen Leitungsschicht gebildet.

Dritte Abwandlung

Die ersten bis dritten gemeinsamen Leitungen 16, 18 und 20 sind mittels der ersten elektrischen Leitungsschicht gebildet. Die vierten gemeinsamen Leitungen 23a bis 23c und die fünften gemeinsamen Leitungen 24a bis 24c sind mittels der vierten elektrischen Leitungsschicht gebildet. Die sechsten gemeinsamen Leitungen 28a bis 28c und die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) sind mittels der dritten elektrischen Leitungsschicht gebildet.

Vierte Abwandlung

Die erste und zweite gemeinsame Leitung 16 und 18 sind mittels der ersten elektrischen Leitungsschicht gebildet. Die dritte gemeinsame Leitung und die vierten gemeinsamen Leitungen 23a bis 23c sind mittels der vierten elektrischen Leitungsschicht gebildet. Die fünften gemeinsamen Leitungen 24a bis 24c sind mittels der zweiten elektrischen Leitungsschicht gebildet. Die sechsten gemeinsamen Leitungen 28a bis 28c und die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) sind mittels der dritten elektrischen Leitungsschicht gebildet.

Fünfte Abwandlung

Die ersten und zweiten gemeinsamen Leitungen 16 und 18 sind mittels der ersten elektrischen Leitungsschicht gebildet. Die dritte gemeinsame Leitung 20 ist mittels der vierten elektrischen Leitungssicht gebildet. Die vierten gemeinsamen Leitungen 23a bis 23c, die fünften gemeinsamen Leitungen 24a bis 24c und die sechsten gemeinsamen Leitungen 28a bis 28c sind mittels der zweiten elektrischen Leitungsschicht gebildet. Die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) sind mittels der dritten elektrischen Leitungsschicht gebildet.

Bei den vorstehend angegebenen Abwandlungen werden insbesondere bei derjenigen Abwandlung, bei der die dritte gemeinsame Leitung 20 und die vierten gemeinsamen Leitungen 23a bis 23c mittels derselben elektrischen Leitungsschicht ausgebildet sind, diese Leitungen elektrisch direkt miteinander ohne Verwendung von Kontaktlöchern (Durchgangslöchern) verbunden. Diese Anordnung vermindert einen Anstieg im Widerstand der beteiligten elektrischen Verbindungen. In gleicher Weise sind bei den Abwandlungen, bei denen die sechsten gemeinsamen Leitungen 28a bis 28c und die Taktsignalversorgungsleitungen 27a (1) bis 27a (s), 27b (1) bis 27b (s) und 27c (1) bis 27c (s) mittels derselben elektrischen Leitungsschicht gebildet sind, elektrisch mit diesen Leitungen direkt und ohne Kontaktlöcher verbunden. Dies unterdrückt ebenfalls eine Vergrößerung im Widerstandswert der beteiligten elektrischen Verbindungen.

Die Takttreiberschaltung ist somit in einem mittig angeordneten Makrozellenlayoutbereich vorgesehen. Die Takttreiberschaltung umfaßt eine Vielzahl von Vortreibern und eine Vielzahl von Haupttreibern. Die Eingangsknoten und Ausgangsknoten der Vortreiber werden mittels einer ersten und einer zweiten gemeinsamen Leitung kurzgeschlossen, und die Eingangsknoten und Ausgangsknoten der Haupttreiber werden mittels der zweiten und dritten gemeinsamen Leitung kurzgeschlossen. Eine Vielzahl der Takttreiberschaltungen ist in vorbestimmten Abständen zueinander und zur Bildung eines rechtwinkligen Schnittpunkts mit der Takttreiberschaltung angeordnet. Jede der Takttreiberschaltungen umfaßt eine Vielzahl von Vortreibern und eine Vielzahl von Haupttreibern. Die Eingangsknoten und Ausgangsknoten der Vortreiber werden mittels einer vierten und einer fünften gemeinsamen Leitung kurzgeschlossen, und die Eingangsknoten und Ausgangsknoten der Haupttreiber werden mittels der fünften und einer sechsten gemeinsamen Leitung kurzgeschlossen. Die dritten und vierten gemeinsamen Leitungen sind miteinander verbunden. Die sechste gemeinsame Leitung ist mit Taktsignalversorgungsleitungen verbunden, die ihrerseits mit einer Vielzahl von zweiten Makrozellen verbunden sind.

Claims

1. Integrierte Halbleiterschaltungseinrichtung, mit
einem Halbleitersubstrat (1) mit einer Vielzahl von in einer ersten Richtung in einer Hauptebene des Halbleitersubstrats (1) angeordneten Makrozellenlayoutbereichen (9), und
einer Vielzahl von Elektrodenpaaren (4, 5) in jeder der Vielzahl der Makrozellenlayoutbereiche (9) des Halbleitersubstrats (1), die in einer zweiten, die erste Richtung senkrecht schneidenden Richtung angeordnet sind,
wobei jeder der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) eine Vielzahl von in der zweiten Richtung angeordneten N-Diffusionsbereichen (6) und eine Vielzahl von in der zweiten Richtung angeordneten P- Diffusionsbereichen (7) aufweist, und jede der Vielzahl der N-Diffusionsbereiche (6) und der Vielzahl der P- Diffusionsbereiche (7) in der ersten Richtung ausgerichtet ist,
wobei jedes der Vielzahl der Elektrodenpaare (4, 5) aus einer ersten und zweiten Elektrode (4, 5) besteht, und die erste Elektrode zusammen mit einem dazwischenliegenden Isolierfilm zwischen benachbarten zwei der Vielzahl der N- Diffusionsbereiche (6) in jedem der Makrozellenlayoutbereiche (9) ausgebildet ist, und die zweite Elektrode (5) zusammen mit einem dazwischenliegenden Isolierfilm zwischen benachbarten zwei der Vielzahl der P- Diffusionsbereiche (7) ausgebildet ist, die entlang der ersten Elektrode (4) in der ersten Richtung angeordnet und in dem betreffenden Makrozellenlayoutbereich (9) vorgesehen sind,
wobei jedes der Vielzahl der Elektrodenpaare (4, 5) und der N- und P-Diffusionsbereiche (6, 7) zu beiden Seiten des betreffenden Elektrodenpaars (4, 5) zur Bildung einer Grundzelle (8) angeordnet sind,
wobei eine erste Makrozelle (55), die aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) besteht und die als eine Logikschaltung dient, in jedem der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) vorgesehen ist, und
wobei eine zweite Makrozelle (26), die aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) besteht und die als eine interne, ein Taktsignal erfordernde Schaltung dient, in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) vorgesehen ist,
wobei die integrierte Halbleiterschaltung ferner umfaßt:
eine erste Takttreiberschaltung (14) einschließlich einer Vielzahl von Vortreibern (15) und einer Vielzahl von Haupttreibern (19), wobei die Vielzahl der Vortreiber (15) in vorbestimmten Abständen zueinander angeordnet und mittels einer vorbestimmten Anzahl benachbarter Grundzellen (8) in einer der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) ausgebildet ist, und die Vielzahl der Haupttreiber (19) in vorbestimmten Abständen zueinander angeordnet und mittels einer vorbestimmten Anzahl von benachbarten Grundzellen (8) in den Makrozellenlayoutbereichen (9), die die Vielzahl der Vortreiber (15) aufweisen, auf dem Halbleitersubstrat (1) angeordnet ist,
eine erste gemeinsame Leitung (16), die linear in der zweiten Richtung entlang dem die Vielzahl der Vortreiber (15) und die Vielzahl der Haupttreiber (19) aufweisenden Makrozellenlayoutbereich (9) ausgebildet ist, und die erste gemeinsame Leitung (16) elektrisch mit den Eingangsknoten der Vielzahl der Vortreiber (15) in der ersten Takttreiberschaltung (14) verbunden ist,
eine zweite gemeinsame Leitung (18), die linear in der zweiten Richtung entlang dem die Vielzahl der Vortreiber (15) und die Vielzahl der Haupttreiber (19) aufweisenden Makrozellenlayoutbereich (9) ausgebildet ist, und die zweite gemeinsame Leitung (18) elektrisch mit den Ausgangsknoten der Vielzahl der Vortreiber (15) sowie mit den Eingangsknoten der Vielzahl der Haupttreiber (19) in der ersten Takttreiberschaltung (14) verbunden ist, und
eine dritte gemeinsame Leitung (20), die linear in der zweiten Richtung entlang dem die Vielzahl der Vortreiber (15) und die Vielzahl der Haupttreiber (19) aufweisenden Makrozellenlayoutbereich (9) ausgebildet ist, und die dritte gemeinsame Leitung elektrisch mit den Ausgangsknoten der Vielzahl der Haupttreiber (19) verbunden ist,
wobei die Vielzahl der Makrolayoutbereiche (9) auf dem Halbleitersubstrat (1) in eine Vielzahl von Abschnitten in der zweiten Richtung aufgeteilt ist und jeder aufgeteilte Abschnitt eine zweite Takttreiberschaltung (21) aufweist,
wobei jede der zweiten Takttreiberschaltungen (21) in dem betreffenden Aufteilungsabschnitt umfaßt:
eine Vielzahl von Vortreibern (22), die aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehen und die linear angeordnet sind, wobei die Vielzahl der Vortreiber (22) in jede von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) vorgesehen ist, und
eine Vielzahl von Haupttreibern (25), die aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) besteht, die jeweils die Vielzahl der Vortreiber (22) aufweisen und die linear angeordnet sind, wobei die Vielzahl der Haupttreiber (25) in jedem von zumindest zwei der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) vorgesehen ist, die nicht die Vielzahl der Vortreiber (22) enthalten,
wobei jeder der Aufteilungsabschnitte umfaßt:
eine linear in der ersten Richtung auf der Vielzahl der Vortreiber (22) und der Vielzahl der Haupttreiber (25) in der zweiten Takttreiberschaltung (21) des betreffenden Aufteilungsabschnitts ausgebildete vierte gemeinsame Leitung (23), die elektrisch mit den Eingangsknoten der Vielzahl der Vortreiber (22) in der zweiten Takttreiberschaltung (21) des betreffenden Aufteilungsabschnitts verbunden ist und die ferner elektrisch mit der dritten gemeinsamen Leitung (20) verbunden ist,
eine linear in der ersten Richtung auf der Vielzahl der Vortreiber (22) und der Vielzahl der Haupttreiber (25) in der zweiten Takttreiberschaltung (21) des betreffenden Aufteilungsabschnitts ausgebildete fünfte gemeinsame Leitung (24), die elektrisch mit den Ausgangsknoten der Vielzahl der Vortreiber (22) in der zweiten Takttreiberschaltung (21) des betreffenden Aufteilungsabschnitts verbunden ist, und die ferner elektrisch mit den Eingangsknoten der Vielzahl der Haupttreiber (25) in der zweiten Takttreiberschaltung (21) des betreffenden Aufteilungsabschnitts verbunden ist,
eine linear in der ersten Richtung auf der Vielzahl der Vortreiber (22) und der Vielzahl der Haupttreiber (25) in der zweiten Takttreiberschaltung (21) des betreffenden Aufteilungsabschnitts angeordnete sechste gemeinsame Leitung (28), die elektrisch mit den Ausgangsknoten der Vielzahl der Haupttreiber (25) in der zweiten Takttreiberschaltung (21) des betreffenden Aufteilungsabschnitts verbunden ist, und
eine Vielzahl von Taktsignalversorgungsleitungen (27) entsprechend der Vielzahl der Makrozellenlayoutbereiche (9), die jeweils eine zweite Makrozelle (26) aufweisen, wobei die Vielzahl der Taktsignalversorgungsleitungen (27) linear in der zweiten Richtung angeordnet und elektrisch mit der sechsten gemeinsamen Leitung (28) verbunden ist, und ferner elektrisch mit einem Takteingangsknoten einer als interne Schaltung arbeitenden und im betreffenden Makrozellenlayoutbereich (9) vorgesehenen zweiten Makrozelle (26) verbunden ist.

2. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, wobei der die erste Takttreiberschaltung (14) aufweisende Makrozellenlayoutbereich mittig in der ersten Richtung angeordnet ist.

3. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1 oder 2, wobei die dritte und vierte gemeinsame Leitung (20, 23) elektrisch miteinander jeweils in ihrem Schnittpunkt verbunden sind.

4. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 3, mit einem in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Takteingangstreiber (11), wobei ein Eingangsknoten des Takteingangstreibers (11) elektrisch über eine Takteingangsleitung (13) mit einem in der Hauptebene des Halbleitersubstrats (1) angeordneten Takteingangspad (12) verbunden ist und ein Ausgangsknoten des Takteingangstreibers (11) elektrisch mit der ersten gemeinsamen Leitung (16) verbunden ist.

5. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 4, wobei der Takteingangstreiber (11) in einem mit der ersten Takttreiberschaltung (14) ausgestatteten Makrozellenlayoutbereich (9) angeordnet ist.

6. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 5, bei der die vierten bis sechsten gemeinsamen Leitungen (28) mittig in der zweiten Richtung des betreffenden Aufteilungsabschnitts angeordnet sind, und wobei der mittlere Bereich der Vielzahl der im betreffenden Aufteilungsabschnitt vorgesehenen Taktsignalversorgungsleitungen (27) elektrisch mit der sechsten gemeinsamen Leitung (28) verbunden ist.

7. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 6, bei der jeder Aufteilungsabschnitt zumindest ein Leistungsversorgungsleitungspaar (31, 32) bestehend aus einer Leistungsversorgungsleitung (31), der ein Versorgungspotential zugeführt wird, und einer parallel und benachbart zur Leistungsversorgungsleitung (31) angeordneten Masseleitung (32), der ein Massepotential zugeführt wird, wobei die Leistungsversorgungsleitung (31) linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildet ist, und wobei die Vielzahl der Vortreiber (15, 22) und die Vielzahl der Haupttreiber (19, 25) in jedem der Aufteilungsabschnitte zwischen der Leistungsversorgungsleitung (31) und der Masseleitung (32), die das Leistungsversorgungsleitungspaar bilden, im betreffenden Aufteilungsabschnitt angeordnet sind.

8. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 7, wobei eine Verdrahtung innerhalb der als erste Makrozelle (55) arbeitenden Logikschaltungen, eine Verdrahtung innerhalb der als zweite Makrozelle (26) arbeitenden internen Schaltungen, eine Verdrahtung zwischen den Logikschaltungen, und eine Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits zumindest aus der ersten und zweiten Verdrahtung aufgebaut ist, wobei die erste Verdrahtung in der zweiten Richtung angeordnet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung angeordnet und mittels einer zweiten elektrischen Leitungsschicht, die unterschiedlich zur ersten elektrischen Leitungsschicht ist, ausgebildet ist,
wobei die ersten bis dritten gemeinsamen Leitungen (16, 18, 20) mittels der ersten elektrischen Leitungsschicht ausgebildet sind,
wobei die vierten bis sechsten gemeinsamen Leitungen (23, 24, 28) mittels der zweiten elektrischen Leitungsschicht ausgebildet sind, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (27) mittels der ersten elektrischen Leitungsschicht ausgebildet ist.

9. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 7, wobei eine Verdrahtung innerhalb der als erste Makrozelle (55) arbeitenden Logikschaltungen, eine Verdrahtung innerhalb der als zweite Makrozelle (26) arbeitenden internen Schaltungen, eine Verdrahtung zwischen den Logikschaltungen, und eine Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits zumindest aus einer ersten und zweiten Verdrahtung besteht, wobei die erste Verdrahtung in der zweiten Richtung angeordnet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und wobei die zweite Verdrahtung in der ersten Richtung angeordnet und mittels einer zweiten elektrischen Leitungsschicht, die unterschiedlich ist zur ersten elektrischen Leitungsschicht, ausgebildet ist,
wobei die ersten bis dritten gemeinsamen Leitungen (16, 18, 20) mittels einer dritten elektrischen Leitungsschicht ausgebildet sind, die sich von der ersten und zweiten elektrischen Leitungsschicht unterscheidet und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist,
wobei die vierten bis sechsten gemeinsamen Leitungen (22, 24, 28) mittels einer vierten elektrischen Leitungsschicht ausgebildet sind, die sich von der ersten bis dritten elektrischen Leitungsschicht unterscheidet und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (27) mittels der dritten elektrischen Leitungsschicht ausgebildet ist, und jede der Vielzahl der Taktsignalversorgungsleitungen (27) unmittelbar über dem betreffendem Makrozellenlayoutbereich (9) angeordnet ist.

10. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 7, wobei eine Verdrahtung innerhalb der als erste Makrozelle (55) arbeitenden Logikschaltungen, eine Verdrahtung innerhalb der als zweite Makrozelle (26) arbeitenden internen Schaltungen, eine Verdrahtung zwischen den Logikschaltungen und eine Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits zumindest aus einer ersten und zweiten Verdrahtung gebildet ist, wobei die erste Verdrahtung in der zweiten Richtung angeordnet ist und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausbildet ist, und die zweite Verdrahtung in der ersten Richtung angeordnet und mittels einer zweiten elektrischen Leitungsschicht, die unterschiedlich ist zur ersten elektrischen Leitungsschicht, ausgebildet ist,
wobei die ersten bis dritten gemeinsamen Leitungen (16, 18, 20) mittels der ersten elektrischen Leitungsschicht ausgebildet sind,
wobei die vierten bis sechsten gemeinsamen Leitungen (22, 24, 28) mittels der zweiten elektrischen Leitungsschicht ausgebildet sind, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (27) mittels einer dritten elektrischen Leitungsschicht ausgebildet sind, die zur ersten und zweiten elektrischen Leitungsschicht unterschiedlich ist und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, wobei die Vielzahl der Taktsignalversorgungsleitungen (27) unmittelbar über dem betreffenden Makrozellenlayoutbereich (9) angeordnet ist.

11. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 7, wobei eine Verdrahtung innerhalb der als erste Makrozelle (55) arbeitenden Logikschaltungen, eine Verdrahtung innerhalb der als zweiten Makrozellen (26) arbeitenden internen Schaltungen, eine Verdrahtung zwischen den Logikschaltungen, und eine Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits zumindest aus einer ersten und zweiten Verdrahtung gebildet ist, und die erste Verdrahtung in der zweiten Richtung angeordnet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung angeordnet und mittels einer zweiten elektrischen Leitungsschicht, die unterschiedlich ist zur ersten elektrischen Leitungsschicht ausgebildet ist,
wobei die sechste gemeinsame Leitung (28) mittels einer dritten elektrischen Leitungsschicht ausgebildet ist, die sich von der ersten und zweiten elektrischen Leitungsschicht unterscheidet und auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist,
wobei die vierte und fünfte gemeinsame Leitung (23, 24) mittels einer vierten elektrischen Leitungsschicht gebildet sind, die sich von der ersten bis dritten elektrischen Leitungsschicht unterscheidet und auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (27) mittels der dritten elektrischen Leitungsschicht gebildet ist, und jede der Vielzahl der Taktsignalversorgungsleitungen (27) unmittelbar über dem betreffenden Makrozellenlayoutbereich (9) angeordnet ist.

12. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 11, wobei die ersten bis dritten gemeinsamen Leitungen (16, 18, 20) mittels der ersten elektrischen Leitungsschicht ausgebildet sind.

13. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 7, wobei eine Verdrahtung innerhalb der als erste Makrozelle (55) arbeitenden Logikschaltungen, eine Verdrahtung innerhalb der als zweite Makrozelle (26) arbeitenden internen Schaltungen, eine Verdrahtung zwischen den Logikschaltungen, und eine Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits zumindest aus einer ersten und zweiten Verdrahtung gebildet ist, wobei die erste Verdrahtung in der zweiten Richtung angeordnet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung angeordnet und mittels einer zweiten elektrischen Leitungsschicht, die unterschiedlich ist zur ersten elektrischen Leitungsschicht, ausgebildet ist,
wobei die erste und zweite gemeinsame Leitung (16, 18) mittels der ersten elektrischen Leitungsschicht ausgebildet sind,
wobei die dritte und vierte gemeinsame Leitung (20, 23) mittels einer dritten elektrischen Leitungsschicht ausgebildet sind, die zur ersten und zweiten elektrischen Leitungsschicht unterschiedlich ist und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist,
wobei die fünfte gemeinsame Leitung (24) mittels der zweiten elektrischen Leitungsschicht ausgebildet ist,
wobei die sechste gemeinsame Leitung (28) mittels einer vierten elektrischen Leitungsschicht ausgebildet ist, die zur ersten bis dritten elektrischen Leitungsschicht unterschiedlich ist und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (27) mittels der vierten elektrischen Leitungsschicht ausgebildet ist und jede der Vielzahl der Taktsignalversorgungsleitungen (27) unmittelbar über dem betreffenden Makrozellenlayoutbereich (9) angeordnet ist.

14. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 1 bis 7, wobei eine Verdrahtung innerhalb der als erste Makrozelle (55) arbeitenden Logikschaltungen, eine Verdrahtung innerhalb der als zweite Makrozelle (26) arbeitenden internen Schaltungen, eine Verdrahtung zwischen den Logikschaltungen, und eine Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits aus zumindest der ersten und zweiten Verdrahtung gebildet ist, wobei die erste Verdrahtung in der zweiten Richtung angeordnet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung angeordnet und mittels einer zweiten elektrischen Leitungsschicht, die unterschiedlich ist zur ersten elektrischen Leitungsschicht, ausgebildet ist,
wobei die erste und zweite gemeinsame Leitung (16, 18) mittels der ersten elektrischen Leitungsschicht ausgebildet ist,
wobei die dritte gemeinsame Leitung (20) mittels einer dritten elektrischen Leitungsschicht ausgebildet ist, die zur ersten und zweiten elektrischen Leitungsschicht unterschiedlich ist und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und wobei die dritte gemeinsame Leitung (22) unmittelbar über dem mit der ersten Takttreiberschaltung (14) ausgestatteten Makrozellenlayoutbereich (9) angeordnet ist,
wobei die vierten bis sechsten gemeinsamen Leitungen (22, 24, 28) mittels der zweiten elektrischen Leitungsschicht ausgebildet sind, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (27) mittels der dritten elektrischen Leitungsschicht ausgebildet ist, und jede der Vielzahl der Taktsignalversorgungsleitungen (27) unmittelbar über dem betreffenden Makrozellenlayoutbereich (9) angeordnet und mit einer Vielzahl der zweiten Makrozellen (26) verbunden ist.