DE19732114C2 - Takttreiberschaltung und eine die Takttreiberschaltung aufweisende integrierte Halbleiterschaltungseinrichtung - Google Patents

Takttreiberschaltung und eine die Takttreiberschaltung aufweisende integrierte Halbleiterschaltungseinrichtung

Info

Publication number
DE19732114C2
DE19732114C2 DE19732114A DE19732114A DE19732114C2 DE 19732114 C2 DE19732114 C2 DE 19732114C2 DE 19732114 A DE19732114 A DE 19732114A DE 19732114 A DE19732114 A DE 19732114A DE 19732114 C2 DE19732114 C2 DE 19732114C2
Authority
DE
Germany
Prior art keywords
clock
drivers
semiconductor substrate
line
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19732114A
Other languages
English (en)
Other versions
DE19732114A1 (de
Inventor
Takenobu Iwao
Nobuyuki Ikeda
Miho Yokota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19732114A1 publication Critical patent/DE19732114A1/de
Application granted granted Critical
Publication of DE19732114C2 publication Critical patent/DE19732114C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltungseinrichtung wie ein Gate-Array oder eingebettetes Zellen-Array (embedded cell array ECA), und im einzelnen eine in der integrierten Halbleiterschaltungseinrichtung vorgesehene Takttreiberschaltung.
Bei einer integrierten Halbleiterschaltungseinrichtung einschließlich Gate-Arrays oder eingebetteten Zellen-Arrays umfaßt der Kernbereich dieser Einrichtungen zwei Arten darin ausgebildeter Makrozellen, eine Vielzahl von als Logikschaltungen wie AND- und/oder OR-Schaltungen arbeitende Makrozellen, und eine Vielzahl von als interne Schaltungen wie Flip-Flop-Schaltungen arbeitende Makrozellen, die jeweils ein Taktsignal benötigen. Dabei sind Takttreiberschaltungen vorgesehen zur Versorgung der vielen internen Schaltungen mit entsprechenden Taktsignalen.
In jüngster Zeit wird von integrierten Halbleiterschaltungseinrichtungen gefordert, daß diese im Vergleich zu früheren Entwicklungen höher integriert sind und eine größere Arbeitsgeschwindigkeit aufweisen. Diese Anforderungen haben unter anderem zu einem Vorschlag geführt, die Anzahl der internen Schaltungen in jeder integrierten Schaltungseinrichtung zu vergrößern und die Schaltungen wirksamer mit Taktsignalen mit einem kleinen zeitlichen Versatz des Takts, d. h. mit kleinen Taktlaufzeitunterschieden zu versorgen. In diesem Zusammenhang zeigt Fig. 12 eine Draufsicht einer bekannten integrierten Halbleiterschaltungseinrichtung entsprechend dem vorstehend angegebenen Vorschlag, die in der japanischen Offenlegungsschrift JP 7-14994 A offenbart ist.
Gemäß Fig. 12 umfaßt ein Halbleitersubstrat 100 eine interne integrierte Schaltungsgruppe (Kernbereich) 101 und jeweils einander gegenüber angeordnete äußere Schaltungsgruppen (Pufferbereiche) 102. Eine erste Signaltreiberschaltung (Takteingangstreiber) 103 ist in einer der einander gegenüberliegenden äußeren Schaltungsgruppen 102 angeordnet und verstärkt ein Bezugssignal (Taktsignal). Eine Vielzahl von zweiten Signaltreiberschaltungen (Spaltentreiber) 104 ist in einer weiteren der einander gegenüberliegend angeordneten äußeren Schaltungsgruppen 102 vorgesehen und an beiden Enden der internen integrierten Schaltungsgruppe 101 in Nachbarschafts zu den äußeren Schaltungsgruppen 102 angeordnet. Erste Signalleitungen 105 verbinden die ersten und zweiten Signaltreiberschaltungen 103 und 104. Zweite Signalleitungen 106 verbinden die zweite Signaltreiberschaltung 104 mit der internen integrierten Schaltungsgruppe 101.
Gemäß dem vorstehenden Aufbau verstärkt die erste Signaltreiberschaltung 103 das Bezugssignal. Das verstärkte Bezugssignal wird den zweiten Signaltreiberschaltungen 104 über die ersten, symmetrisch aus der Sicht der ersten Signaltreiberschaltung 103 angeordneten Signalleitungen 105 zugeführt. Die zweiten Signaltreiberschaltungen 104 verstärken das Bezugssignal und ermöglichen, daß ein einheitliches Bezugssignal den zweiten, kammförmig angeordneten zweiten Signalleitungen 106 zugeführt wird. Dies ermöglicht die Verminderung von Änderungen im Bezugssignal, das die interne integrierte Schaltungsgruppe 101 erreicht. Unter Verwendung des mit verminderten Signalverzögerungen bereitgestellten Bezugssignals, d. h. des Bezugssignals mit vermindertem zeitlichem Taktversatz, verarbeitet die interne integrierte Schaltungsgruppe 101 eine Vielzahl von Signalen. Ein weiterer technischer Vorschlag in Verbindung mit der vorstehend angegebenen integrierten Halbleiterschaltungseinrichtung umfaßt das Einbauen einer einfach einbaubaren Takttreiberschaltung mit hoher Ansteuerungsleistung ohne Vergrößern der Fläche des Halbleiterssubtrats. Fig. 13 zeigt eine Draufsicht auf eine weitere bekannte integrierte Halbleiterschaltungseinrichtung gemäß dem Vorschlag, die in der japanischen Offenlegungsschrift JP 6-236923 A offenbart ist.
In Fig. 13 erstreckt sich ein Makrozellenlayoutbereich 201 auf einem Halbleitersubstrat. Eine Leistungsversorgungsleitung 202a stellt ein Versorgungspotential VDD bereit und besteht aus einer zweiten Alumumiumverdrahtungsschicht, die senkrecht zum Makrozellenlayoutbereich 201 ausgebildet ist. Eine Masseleitung 202b stellt ein Massepotential GND bereit und besteht aus einer zweiten Alumumiumverdrahtungsschicht, die senkrecht zum Makrozellenlayoutbereich 201 und parallel zur Leistungsversorgungsleitung 202a ausgebildet ist. Die Masseleitung 202b und die Leistungsversorgungsleitung 202a bilden ein Leistungsversorgungsleitungpaar. Eine Leistungsversorgungsleitung 203 ist über dem Makrozellenlayoutbereich 201 angeordnet, über Durchgangslöcher 204a mit der Leistungsversorgungsleitung 202a verbunden und besteht aus einer ersten Aluminiumverdrahtungsschicht. Die Masseleitung 203b ist über dem Makrozellenlayoutbereich 201 angeordnet, über Durchgangslöcher 204b mit der Masseleitung 202b verbunden und besteht aus der ersten Aluminiumverdrahtungsschicht.
In gleicher Weise ist gemäß Fig. 13 eine Makrozelle 205 unter den Leistungsversorgungsleitungen 202a und 202b im Makrozellenlayoutbereich 201 angeordnet und weist Funktionen einschließlich einer Treiberschaltungsfunktion auf. Ein Eingangssignalleitung 206 ist mit dem Eingangsknoten der Makrozelle 205 über ein Durchgangsloch 207 zur Eingabe eines Signals in diese Zelle verbunden. Die Eingangssignalleitung 206 besteht aus der zweiten Aluminiumverdrahtungsschicht und erstreckt sich zwischen die Leistungsversorgungsleitung 202a und die parallel hierzu angeordnete Masseleitung 202b. Eine Ausgangssignalleitung 208 ist mit dem Ausgangsknoten der Makrozelle 205 über Durchgangslöcher 209 zur Ausgabe eines Signals aus dieser Zelle verbunden. Die Ausgangssignalleitung 208 besteht aus der zweiten Alumuniumverdrahtungsschicht und erstreckt sich ebenfalls zwischen der Leistungsversorgungsleitung 202a und der parallel hierzu angeordneten Masseleitung 202b.
Bei der bekannten integrierten Halbleiterschaltungseinrichtung mit dem vorstehend angegebenen Aufbau ist die Makrozelle 205 mit Funktionen einschließlich derjenigen von Treiberschaltungen unter dem Leistungsversorgungsleitungspaar, bestehend aus der Leistungsversorgungsleitung 202a und der Masseleitung 202b angeordnet. Dieser Aufbau vereinfacht die Leistungszufuhr zur Makrozelle 205 und dient zur Verminderung der von der Makrozelle 205 auf dem Halbleitersubstrat belegten Fläche.
Da von Halbleiterschaltungseinrichtungen gefordert wird, daß sie eine größere Verarbeitungsgeschwindigkeit bei einer höheren Integration aufweisen, besteht ein großer Bedarf an einer Takttreiberschaltung, die eine größere Leistungsfähigkeit mit kleineren Taktlaufzeitunterschieden aufweist.
Aus der Druckschrift EP 0 418 912 A2 ist des weiteren eine integrierte Halbleiterschaltungseinrichtung bekannt, bei der in der Hauptebene eines Halbleitersubstrats eine Vielzahl von Treiberschaltungen angeordnet ist zur Versorgung der daran angeschlossenen Taktsignalversorgungsleitungen mit einem entsprechenden Taktsignal. Die Treiberschaltungen (signal amplifier) sind in einer Vielzahl von zeilenförmig angeordneten Zellen vorgesehen. Die Eingangsleitungen der Treiberschaltungen sind mit einer gemeinsamen Leitung zur Verteilung eines Taktsignals auf die Treiberschaltung verbunden, und die entsprechenden Ausgangssignale der Treiberschaltungen werden auf eine weitere gemeinsame Leitung ausgegeben. Von dieser weiteren gemeinsamen Leitung zweigen Stichleitungen ab zu den Zellen, die ein Taktsignal benötigen. Des weiteren sind Anpassungszellen vorgesehen zur Anpassung der Belastungen der verschiedenen Taktsignalversorgungsleitungen.
Aus der Druckschrift JP 7-22 511 A ist eine Halbleiterschaltungseinrichtung bekannt, bei der die ein entsprechendes Taktsignal benötigenden Zellen auf einem Halbleitersubstrat mittels entsprechender Taktsignalleitungen über eine Treiberschaltung verbunden sind. Die Treiberschaltung besteht aus Vor- und Haupttreibern zur Verteilung des Taktsignals auf eine Vielzahl von Positionen auf dem Halbleitersubstrat. Hierbei werden Leitungen gleicher Länge bei der Verteilung der Taktsignale über Haupttreiber und eine Verteilungsschaltung verwendet.
Aus der Druckschrift US 5 172 330 ist eine Halbleiterschaltungseinrichtung bekannt, bei der eine Vielzahl von Treiberschaltungen vorgesehen ist zur Verteilung des Taktsignals an eine Vielzahl von Positionen innerhalb der Halblelterschaltungseinrichtung. Ein ursprüngliches Taktsignal wird hierbei über eine gemeinsame Leitung sämtlichen Takttreibern zugeführt, die ihrerseits mit den Positionen auf dem Halbleitersubstrat verbunden sind, an denen ein Taktsignal benötigt wird.
Aus der Druckschrift JP 4-113 673 A ist eine Halbleiterschaltungseinrichtung bekannt, bei der auf einem Halbleitersubstrat mittels einer vorbestimmten Anzahl von Takttreibern ein zentral eingegebenes Taktsignal in Form einer Ringleitung mit einzelnen Maschen den ein Taktsignal benötigenden Zellen zugeführt wird. Hierbei sind an beiden Enden einer Zeile von ein Taktsignal benötigenden Zellen jeweils Takttreiber zur Verstärkung des Taktsignals für diese Zeile vorgesehen. Die Eingangsanschlüsse sämtlicher Takttreiber sind über eine gemeinsame Leitung miteinander zur Verteilung des Taktsignals verbunden.
Aus der Druckschrift JP 4-96 251 A ist eine integrierte Halbleiterschaltungseinrichtung bekannt, bei der in Form einer Baumstruktur ein Taktsignal über Takttreiber den einzelnen, in einer Reihe angeordneten und ein Taktsignal benötigenden Zellen zugeführt wird. Die Eingangsanschlüsse der Takttreiber sind mit einer gemeinsamen Leitung zur Verteilung des zentral eingegebenen Taktsignals verbunden.
Aus der Druckschrift JP 4-48 778 A ist eine integrierte Halbleiterschaltungseinrichtung bekannt, bei der mittels einer einfachen Baumstruktur ein zentral gebildetes Taktsignal zu den ein Taktsignal benötigenden Zellen verteilt wird. Die Eingangsanschlüsse zweier Takttreiber sind miteinander verbunden und geben ihr Taktsignal auf eine gemeinsame Leitung, die ihrerseits das Taktsignal einzelnen, ein Taktsignal benögtigenden Zellen zuführt.
Ferner ist aus der Druckschrift JP 4-48 779 A eine integrierte Halbleiterschaltungseinrichtung bekannt, bei der ein Vortreiber und zwei Haupttreiber eine Treiberschaltung bilden, die mittels einer Baumstruktur das zentral eingegebene Taktsignal den ein Taktsignal benötigenden Zellen zuführt.
Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine integrierte Halbleiterschaltungseinrichtung, wie ein Gate-Array oder ein eingebettetes Zellen-Array, derart auszugestalten, daß eine Vielzahl von internen Schaltungen, die jeweils ein Taktsignal erfordern, mit einem Taktsignal mit minimalen Taktlaufzeitunterschieden versorgt werden kann.
Erfindungsgemäß wird diese Aufgabe mittels einer Takttreiberschaltung gemäß Patentanspruch 1 und einer integrierten Halbleiterschaltungseinrichtung gemäß Patentanspruch 5 gelöst.
Gemäß der Erfindung umfaßt eine Takttreiberschaltung eine Vielzahl von internen Schaltungen, eine Vielzahl von Taktsignalversorgungsleitungen und eine Vielzahl von Grundschaltungen.
Die Vielzahl der internen Schaltungen, die jeweils ein Taktsignal erfordern, ist in einer Hauptebene des Halbleitersubstrats angeordnet. Die Vielzahl der Taktsignalversorgungsleitungen ist in der Hauptebene des Halbleitersubstrats ausgebildet und elektrisch mit den Takteingangsknoten der vorbestimmten internen Schaltungen aus der Vielzahl der internen Schaltungen verbunden. Ferner verstärkt jede der Vielzahl der Grundschaltungen empfangene Taktsignale und führt diese Taktsignale der Vielzahl der Taktsignalversorgungsleitungen zu.
Jede der Vielzahl der Grundschaltungen umfaßt eine erste gemeinsame, in der Hauptebene des Halbleitersubtrats zum Empfangen der Taktsignale ausgebildete Leitung. Eine Vielzahl von Vortreibern ist in der Hauptebene des Halbleitersubstrats ausgebildet, wobei Eingangsknoten der Vielzahl der Vortreiber elektrisch mit der ersten gemeinsamen Leitung verbunden sind. Eine zweite gemeinsame Leitung ist in der Hauptebene des Halbleitersubstrats ausgebildet und elektrisch mit den Ausgangsknoten der Vielzahl der Vortreiber verbunden. Eine Vielzahl der Haupttreiber ist in der Hauptebene des Halbleitersubstrats ausgebildet, wobei Eingangsknoten der Vielzahl der Haupttreiber elektrisch mit der zweiten gemeinsamen Leitung verbunden sind. Ferner ist eine dritte gemeinsame Leitung in der Hauptebene des Halbleitersubstrats ausgebildet und elektrisch mit den Ausgangsknoten der Vielzahl der Haupttreiber und der Vielzahl der Taktsignalversorgungsleitungen verbunden.
Erfindungsgemäß umfaßt ferner die Takttreiberschaltung einen in der Hauptebene des Halbleitersubstrats ausgebildeten Takteingangstreiber. Ein Eingangsknoten des Takteingangstreibers ist elektrisch über eine Takteingangsleitung mit einem in der Hauptebene des Halbleitersubstrats ausgebildeten Takteingangspad verbunden, und ein Ausgangsknoten des Takteingangstreibers ist elektrisch mit der ersten gemeinsamen Leitung jeder der Vielzahl der Grundschaltungen verbunden.
Ferner sind in der Takttreiberschaltung die ersten bis dritten gemeinsamen Leitungen linear in einer ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet. Die Vielzahl der Taktsignalversorgungsleitungen ist parallel zueinander angeordnet und linear in der zweiten Richtung senkrecht zur ersten Richtung der Hauptebene des Halbleitersubstrats vorgesehen. Die Vielzahl der Vortreiber ist in der ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet.
Ferner ist die Vielzahl der Haupttreiber in der ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet.
Erfindungsgemäß ist in der Takttreiberschaltung die Vielzahl der Vortreiber und die Vielzahl der Haupttreiber entlang einer einzigen geraden Linie angeordnet.
Ferner umfaßt gemäß der vorliegenden Erfindung die integrierte Halbleiterschaltungseinrichtung eine Vielzahl von internen Schaltungen, eine Vielzahl von Taktsignalversorgungsleitungen und eine Vielzahl von Grundschaltungen. Die Vielzahl der internen Schaltungen, die jeweils ein Taktsignal erfordern, ist in der Hauptebene eines Halbleitersubtrats ausgebildet. Eine Vielzahl von Taktsignalversorgungsleitungen ist linear in einer zweiten Richtung und parallel zueinander in der Hauptebene des Halbleitersubstrats ausgebildet. Die Vielzahl der Taktsignalversorgungsleitungen ist elektrisch mit Takteingangsknoten der vorbestimmten internen Schaltungen aus der Vielzahl der internen Schaltungen verbunden. Ferner ist eine Vielzahl von Grundschaltungen in der zweiten Richtung in der Hauptebene des Halbleitersubstrats ausgebildet. Jede Grundschaltung aus der Vielzahl der Grundschaltungen verstärkt empfangene Taktsignale und führt die Taktsignale der Vielzahl der Taktsignalversorgungsleitungen zu.
Jede der Vielzahl der Grundschaltungen umfaßt eine linear in der ersten Richtung und senkrecht zur zweiten Richtung in der Hauptebene des Halbleitersubstrats ausgebildete erste gemeinsame Leitung. Die erste gemeinsame Leitung empfängt das Taktsignal. Eine Vielzahl von Vortreibern ist in der ersten Richtung ausgebildet und in vorbestimmten Abständen zueinander in der Hauptebene des Halbleitersubstrats vorgesehen, wobei Eingangsknoten der Vielzahl der Vortreiber elektrisch mit der ersten gemeinsamen Leitung verbunden sind. Eine zweite gemeinsame Leitung ist linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats ausgebildet und elektrisch mit Ausgangsknoten der Vielzahl der Vortreiber verbunden. Eine Vielzahl von Haupttreibern ist in der ersten Richtung und in vorbestimmten Abständen zueinander in der Hauptebene des Halbleitersubstrats angeordnet, wobei Eingangsknoten der Vielzahl der Haupttreiber elektrisch mit der zweiten gemeinsamen Leitung verbunden sind. Ferner ist eine dritte gemeinsame Leitung linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats ausgebildet und elektrisch mit Ausgangsknoten der Vielzahl der Haupttreiber und der Vielzahl der Taktsignalversorgungsleitungen verbunden.
Erfindungsgemäß umfaßt die integrierte Halbleiterschaltungseinrichtung ferner einen in der Hauptebene des Halbleitersubstrats ausgebildeten Takteingangstreiber. Ein Eingangsknoten des Takteingangstreibers ist elektrisch über eine Takteingangsleitung mit einem in der Hauptebene des Halbleitersubstrats ausgebildeten Takteingangspad verbunden, und ein Ausgangsknoten des Takteingangstreibers ist elektrisch mit der ersten gemeinsamen Leitung jeder der Vielzahl der Grundschaltungen verbunden.
Die erfindungsgemäße integrierte Halbleiterschaltungseinrichtung umfaßt ferner eine Vielzahl von Taktausgangsleitungen zum elektrischen Verbinden der Ausgangsknoten der Takteingangstreiber mit der ersten gemeinsamen Leitung, die der Vielzahl der Takttreiberschaltungen zugeordnet ist, wobei die Vielzahl der Taktausgangsleitungen jeweils gleiche Länge aufweisen.
Die integrierte Halbleiterschaltungseinrichtung umfaßt ferner ein Halbleitersubstrat mit einer Vielzahl von Makrozellenlayoutbereichen, die in einer ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet sind. Die integrierte Halbleiterschaltungseinrichtung umfaßt des weiteren eine Vielzahl von Elektrodenpaaren, die in einer zweiten Richtung senkrecht zur ersten Richtung in jedem der Vielzahl der Makrozellenlaqoutbereiche des Halbleitersubstrats ausgebildet sind.
Jede der Vielzahl der Makrozellenlayoutbereiche umfaßt eine Vielzahl von N-Diffusionsbereiche, die jeweils in der zweiten Richtung ausgerichtet sind, und eine Vielzahl von P- Diffusionsbereiche, die jeweils in der zweiten Richtung ausgerichtet ist, wobei die Vielzahl der N-Diffusionsbereiche und die Vielzahl der P-Diffusionsbereiche gemeinsam in der ersten Richtung angeordnet sind.
Jedes der Vielzahl der Elektrodenpaare besteht aus einer ersten und einer zweiten Elektrode. Die erste Elektrode ist zusammen mit einem dazwischen liegenden Isolierfilm zwischen zwei benachbarten der Vielzahl der in jedem der Vielzahl der Makrozellenlayoutbereiche vorgesehenen N-Diffusionsbereiche vorgesehen, und die zweite Elektrode ist zusammen mit einem dazwischen liegenden Isolierfilm zwischen benachbarten zwei der Vielzahl der P-Diffusionsbereiche angeordnet, die entlang der ersten Elektrode in der ersten Richtung angeordnet und die in dem betreffenden Makrozellenlayoutbereich vorgesehen sind. Jedes der Vielzahl der Elektrodenpaare und der N- und P- Diffusionsbereiche, die zu beiden Seiten des betreffenden Elektrodenpaars angeordnet sind, bildet eine Grundzelle.
Eine erste Makrozelle, die aus einer vorbestimmten Anzahl benachbarter Grundzellen besteht und die als Logikzelle arbeitet, ist in jedem der Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat vorgesehen. Eine zweite Makrozelle, die aus einer vorbestimmten Anzahl benachbarter Grundzellen besteht und die als eine interne, ein Taktsignal erfordernde Schaltung arbeitet, ist in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche vorgesehen.
Jeder der Vielzahl der Makrozellenlayoutbereiche mit der zweiten Makrozelle umfaßt eine Vielzahl von Taktsignalversorgungsleitungen, die linear in der zweiten Richtung ausgerichtet und elektrisch mit einem Takteingangsknoten einer als zweite Makrozelle arbeitenden internen Schaltung verbunden sind, die in dem betreffenden Makrozellenlayoutbereich vorgesehen ist. Die Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat ist in eine Vielzahl von Abschnitten in der zweiten Richtung aufgeteilt, wobei jeder Aufteilungsabschnitt mit einer Grundschaltung ausgestattet ist.
Jede der Grundschaltungen in den betreffenden Aufteilungsabschnitten umfaßt eine Vielzahl von Vortreibern, die aus einer vorbestimmten Anzahl benachbarter Grundzellen bestehen und die linear angeordnet sind. Die Vielzahl der Vortreiber ist in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat vorgesehen.
Jede der Grundschaltungen im betreffenden Aufteilungsabschnitt umfaßt ferner eine Vielzahl von Haupttreibern, die aus einer vorbestimmten Anzahl benachbarter Grundzellen bestehen, und die linear entlang der selben Linie wie die Vortreiber angeordnet sind. Die Vielzahl der Haupttreiber ist in jedem von zumindest zwei Makrozellenlayoutbereichen vorgesehen, die nicht mit der Vielzahl der Vortreiber auf dem Halbleitersubstrat ausgestattet sind. Eine erste gemeinsame Leitung ist linear in der ersten Richtung auf der Vielzahl der Vortreiber und der Vielzahl der Haupttreiber angeordnet, die im betreffenden Aufteilungsabschnitt vorgesehen sind, wobei die erste gemeinsame Leitung elektrisch mit Eingangsknoten der Vielzahl der im betreffenden Aufteilungsabschnitt vorgesehenen Vortreiber verbunden ist. Eine zweite gemeinsame Leitung ist linear in der ersten Richtung auf der im betreffenden Aufteilungsabschnitt vorgesehenen Vielzahl der Haupttreiber und der Vielzahl der Vortreiber vorgesehen, wobei die zweite gemeinsame Leitung elektrisch mit Ausgangsknoten der Vielzahl der Vortreiber im betreffenden Aufteilungsabschnitt sowie mit Eingangsknoten der Vielzahl der Haupttreiber im betreffenden Aufteilungsabschnitt verbunden ist. Ferner ist eine dritte gemeinsame Leitung linear in der ersten Richtung auf der Vielzahl der Vortreiber und der Vielzahl der Haupttreiber des betreffenden Aufteilungsabschnitts ausgebildet, wobei die dritte gemeinsame Leitung elektrisch mit Ausgangsknoten der Vielzahl der im betreffenden Aufteilungsabschnitt vorgesehenen Haupttreiber verbunden ist, und die dritte gemeinsame Leitung ferner elektrisch mit der Vielzahl der Taktsignalversorgungsleitungen verbunden ist.
Die integrierte Halbleiterschaltungseinrichtung umfaßt ferner gemäß der vorliegenden Erfindung einen in den Hauptebene des Halbleitersubstrats ausgebildeten Takteingangstreiber. Ein Eingangsknoten des Takteingangstreibers ist elektrisch über eine Takteingangsleitung mit einem in der Hauptebene des Halbleitersubstrats ausgebildeten Takteingangspad verbunden, und ein Ausgangsknoten des Takteingangstreibers ist elektrisch mit der ersten gemeinsamen Leitung jeder der Vielzahl der Grundschaltungen verbunden.
Ferner umfaßt die integrierte Halbleiterschaltungseinrichtung eine Vielzahl von Taktausgangsleitungen zum elektrischen Verbinden der Ausgangsknoten des Takteingangstreibers mit der ersten gemeinsamen Leitung, und die Vielzahl der Taktausgangsleitungen umfaßt jeweils gleiche Länge.
Ferner umfaßt bei der integrierten Halbleiterschaltungseinrichtung jeder der Aufteilungsabschnitte zumindest ein Leistungsversorgungsleitungspaar bestehend aus einer Leistungsversorgungsleitung, der ein Versorgungspotential zugeführt wird, und einer benachbart und parallel hierzu angeordneten Masseleitung, der ein Massepotential zugeführt wird. Das Leistungsversorgungsleitungspaar ist linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats ausgebildet. Ferner ist die Vielzahl der Vortreiber und die Vielzahl der Haupttreiber in jedem der Aufteilungsabschnitte zwischen der Leistungsversorgungsleitung und der Masseleitung, die das Leistungsversorgungsleitungspaar bilden, des betreffenden Aufteilungsabschnitts angeordnet.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 eine schematische Draufsicht auf einen vorgefertigten Chip (Masterchip) zur Verwendung bei der integrierten Halbleiterschaltungseinrichtung,
Fig. 2 eine teilweise vergrößerte Ansicht der in Fig. 1 schematisch dargestellten Einrichtung,
Fig. 3 eine Schaltungsanordnung der Einrichtung gemäß einem ersten Ausführungsbeispiel,
Fig. 4 eine Schaltungsanordnung der in Fig. 3 gezeigten vortreiber 15 (1) bis 15 (n),
Fig. 5 eine Schaltungsanordnung der in Fig. 3 gezeigten Haupttreiber 19 (1) bis 19 (m),
Fig. 6 eine Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß dem ersten Ausführungsbeispiel,
Fig. 7 eine teilweise vergrößerte Draufsicht auf die in Fig. 6 gezeigten vortreiber 15 (1) bis 15 (n),
Fig. 8 eine teilweise vergrößerte Draufsicht auf die in Fig. 6 gezeigten Haupttreiber 19 (1) bis 19 (m),
Fig. 9 eine Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß einem zweiten Ausführungsbeispiel,
Fig. 10 eine Draufsicht auf die in Fig. 9 gezeigten dritten gemeinsamen Leitungen 20a bis 20c und die Taktsignalversorgungsleitungen 21 (1) bis 21 (s),
Fig. 11 eine Draufsicht auf die in Fig. 9 gezeigten ersten gemeinsamen Leitungen 16a bis 16c und die zweiten gemeinsamen Leitungen 18a bis 18c,
Fig. 12 eine Draufsicht auf eine bekannte integrierte Halbleiterschaltungseinrichtung, und
Fig. 13 eine Teilansicht einer weiteren bekannten integrierten Halbleiterschaltungseinrichtung.
Ein erstes Ausführungsbeispiel wird nachstehend unter Bezugnahme auf die Fig. 1 bis 8 beschrieben. Unter Bezugnahme auf die Fig. 1 und 2 werden ein Halbleitersubstrat und der vorgefertigte Chip (Master chip) der integrierten Halbleiterschaltungseinrichtung wie ein Gate-Array oder ein eingebettes Zellen-Array gemäß dem ersten Ausführungsbeispiel beschrieben.
Gemäß Fig. 1 des ersten Ausführungsbeispiels umfaßt ein Halbleitersubstrat 1 einen Zellenbereich (interner Bereich oder Kernbereich) 2 in einer Hauptebene, die von Pufferbereichen (Außenbereichen) 3 umgeben ist. In dem Zellenbereich 2 in der Hauptebene des Halbleitersubstrats 1 sind gemäß Fig. 2 jede erste Elektrode 4 und zweite Elektrode 5 in einer ersten Richtung (in Längsrichtung in der Figur) zur Bildung eines Elektrodenpaars angeordnet, und eine Vielzahl von Elektrodenpaaren, die eine Elektrodenpaargruppe bilden, ist in der zweiten Richtung (in der Figur in Querrichtung) angeordnet. Eine Vielzahl von Elektrodenpaargruppen ist in der ersten Richtung ausgebildet.
Im Zellenbereich 2 in der Hauptebene des Halbleitersubstrats 1 sind ferner gemäß Fig. 2 eine Vielzahl von N- Diffusionbereichen 6 in einer zweiten Richtung entsprechend den ersten Elektroden 4 jeder Elektrodenpaargruppe angeordnet. Ferner ist eine Vielzahl von P-Diffusionsbereichen 7 ebenfalls in der zweiten Richtung entsprechend den zweiten Elektroden 5 jeder Elektrodenpaargruppe angeordnet. Hierbei werden Reihen von P-Diffusionsbereichen 7 zusammen mit den den P- Diffusionsbereichen 7 entsprechenden N-Diffusionsbereichen 6 gebildet, und sind alternierend in der ersten Richtung angeordnet.
Jede erste Elektrode 4 und die benachbarten beiden N- Diffusionsbereiche 6 bilden einen NMOS-Transistor, und jede Elektrode 5 und die benachbarten beiden P-Diffusionsbereiche 7 bilden einen PMOS-Transistor. Ein NMOS-Transistor und ein PMOS- Transistor, die in der ersten Richtung ausgerichtet sind, bilden eine Grundzelle 8. Der Bereich 2 des Halbleitersubstrats 1 ist mit Grundzellen 8 ausgefüllt, die jeweils aus einem NMOS- und einem PMOS-Transistor bestehen, die in der ersten und zweiten Richtung matrixartig angeordnet sind. Der Zellenbereich 2 des Halbleitersubstrats 1 bildet in der Ausstattung mit Grundzellen den sogenannten vorgefertigten Chip oder Masterchip.
Die Logikschaltungen einschließlich AND- und/oder OR- Schaltungen und die internen Schaltungen wie Flip-Flop- Schaltungen, die jeweils ein Taktsignal erfordern, sind in einer Zellenstruktur angeordnet und bestehen aus einer vorbestimmten Anzahl von Grundzellen. In der nachfolgenden Beschreibung werden die Logikschaltungen und die internen Schaltungen mit den vorbestimmten Anzahlen jeweils als erste Makrozellen und als zweite Makrozellen bezeichnet. Im Zellenbereich 2 des Halbleitersubstrats 1 gemäß Fig. 1 ist eine Vielzahl von Makrozellenlayoutbereichen 9 in der ersten Richtung vorgesehen. Jeweils zwei Makrozellenlayoutbereiche 9 flankieren einen Verdrahtungsbereich zur elektrischen Verbindung der in den Makrozellenlayoutbereichen 9 ausgebildeten Makrozellen.
Jeder Makrozellenlayoutbereich 9 besteht aus einer Reihe von Grundzellen 8, die in der zweiten Richtung angeordnet sind. Jeder Verdrahtungsbereich 10 besteht aus einer Vielzahl von Reihen von in der zweiten Richtung angeordneten Grundzellen in Abhängigkeit von der Anzahl der in der zweiten Richtung ausgebildeten Leitungen. Die Pufferbereiche 3 auf dem Halbleitersubstrat 1 beeinhalten Schaltungen einschließlich Eingangspufferschaltungen (Eingangswandler), Ausgangspufferschaltungen (Ausgangswandler) und Eingangs- Ausgangspufferschaltungen (Eingangs- Ausgangswandlerschaltungen).
In der integrierten Halbleiterschaltungseinrichtung mit dem vorstehend angegebenen Aufbau umfaßt jede der zweiten Makrozellen zur Bildung der internen Schaltungen, wie die ein Taktsignal erfordernden Flip-Flop-Schaltungen, eine Takttreiberschaltung. Die Takttreiberschaltungen werden dazu verwendet, die integrierte Halbleiterschaltungseinrichtung mit externen Taktsignalen zu versorgen.
Unter Bezugnahme auf Fig. 3 wird nachstehend eine gemäß dem ersten Ausführungsbeispiel verwendete Takttreiberschaltung beschrieben. In Fig. 3 umfaßt ein Takteingangstreiber einen Eingangsknoten, der elektrisch bei einer Takteingangsleitung mit einem Takteingangspad 12 verbunden ist. Grundschaltungen 14a bis 14c verstärken empfangene Taktsignale und führen die Taktsignale einer Vielzahl von zweiten Makrozellen 22 zu. Da die Grundschaltungen 14a bis 14c den gleichen Schaltungsaufbau aufweisen, beschränkt sich die nachfolgende Beschreibung auf die Grundschaltung 14a, die für die drei Schaltungen repräsentativ ist. In diesem Zusammenhang bezeichnen die Zusätze a, b und c lediglich die individuellen Grundschaltungen und sind weggelassen.
Eine Vielzahl von Vortreibern 15 (1) bis 15 (n) umfassen Eingangsknoten IN, die elektrisch mit einer ersten gemeinsamen Leitung 16 verbunden sind, und Ausgangsknoten OUT, die elektrisch mit einer zweiten gemeinsamen Leitung 18 verbunden sind. Die erste gemeinsame Leitung 16 ist elektrisch mit dem Ausgangsknoten des Takteingangstreibers 11 über eine Taktausgangsleitung 17 verbunden. Gemäß der Darstellung in Fig. 4 umfaßt jeder Vortreiber zwei kaskadierte Inverterschaltungen, die jeweils aus einer Reihenschaltung eines PMOS-Transistors und eines NMOS-Transistor bestehen.
Obwohl die Vortreiber 15 (1) bis 15 (n) und die Haupttreiber 19 (1) bis 19 (m) jeweils aus zwei kaskadierten Inverterschaltungen bestehen, ist die Anordnung jedoch nicht auf diesen Aufbau beschränkt. Statt dessen können auch mehrere Inverterschaltungen zur Bildung jedes Treibers kombiniert werden. Jedoch sollte die Anzahl der Inverterschaltungen zur Bildung jedes Vortreibers und die Anzahl der Inverterschaltungen zur Bildung jedes Haupttreibers bei der jeweiligen Addition eine gerade Anzahl ergeben. Als weitere Alternative kann der Takteingangstreiber 11 aus zwei kaskadierten Inverterschaltungen in der gleichen Weise wie die Vortreiber 15 (1) bis 15 (n) gemäß Fig. 4 und die Haupttreiber 19 (1) bis 19 (m) gemäß Fig. 5 bestehen.
Eine Vielzahl von Taktsignalversorgungsleitungen 21 (1) bis 21 (s) ist elektrisch mit den Takteingangsknoten der internen Schaltungen (der zweiten Makrozellen) 22 verbunden, die jeweils ein Taktsignal erfordern. Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind jeweils entlang den gesamten Makrozellenlayoutbereichen 9 angeordnet und sind für die Grundschaltungen 14a bis 14c gemeinsam vorgesehen. Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind elektrisch mit den dritten gemeinsamen Leitungen 20a bis 20c der Grundschaltungen 14a bis 14c verbunden.
Nachstehend werden unter Bezugnahme auf Fig. 6 die Grundschaltungen 14a bis 14c beschrieben, aus denen der in Fig. 3 gezeigte Schaltungsaufbau besteht und die den in den Fig. 1 und 2 gezeigten vorgefertigten Chip (Masterchip) bilden. Gemäß Fig. 6 ist eine Vielzahl von Makrozellenlayoutbereichen 9 im Zellenbereich 2 des Halbleitersubstrats 1 in eine Vielzahl von Abschnitte in der zweiten Richtung (in Querrichtung in Fig. 6) aufgeteilt. Bei dem vorliegenden Ausführungsbeispiel sind die Makrozellenlayoutbereiche 9 in drei Abschnitte aufgeteilt. Jede der Grundschaltungen 14a bis 14c gemäß Fig. 3 entspricht dem aufgeteilten Abschnitt (Aufteilungsabschnitt). Somit sind die drei Grundschaltungen 14a bis 14c in der zweiten Richtung angeordnet.
Da die Grundschaltungen 14a bis 14c jeweils den gleichen Aufbau aufweisen, wird lediglich die Grundschaltung 14a als repräsentativ für die drei Schaltungen beschrieben. Zur Vereinfachung der Beschreibung und der Darstellung werden die Zusätze a, b und c der Bezugszeichen weggelassen. Die Vortreiber 15 (1) bis 15 (n) sind in vorbestimmten Abständen zueinander entlang einer einzigen geraden Linie in der ersten Richtung ausgebildet und sind in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche 9 (n Bereiche im Rahmen des vorliegenden Aufbaus) vorgesehen. Bei dem ersten Ausführungsbeispiel sind die Vortreiber 15 in jedem anderen Makrozellenlayoutbereich 9 angeordnet. Diese Anordnung der Abstände ist jedoch nicht beschränkend auszulegen. Die Abstände zwischen den Vortreiber 15 können in angemessener Weise in Abhängigkeit von der Anzahl der vorzusehenden Vortreiber bestimmt werden.
Im einzelnen ist gemäß Fig. 7 jeder Vortreiber 15 dort ausgebildet, wo ein Leistungsversorgungsleitungspaar, bestehend aus einer Leistungsversorgungsleitung 23 und einer Masseleitung 24, einen Makrozellenlayoutbereich 9 schneidet, d. h. jeder Vortreiber 15 ist im Makrozellenlayoutbereich 9 angeordnet zwischen der Leistungsversorgungsleitung 23 und der Masseleitung 24, die ein Leistungsversorgungsleitungspaar bilden.
Der Leistungsversorgungsleitung 23 wird ein Versorgungspotential zugeführt, während die Masseleitung 24 mit einem Massepotential verbunden ist. Die Leistungsversorgungsleitung 23 und die Masseleitung 24 zur Bildung jedes Leistungsversorgungsleitungspaars sind benachbart und parallel zueinander angeordnet und werden mittels der zweiten elektrischen Leitungsschicht gebildet. Bei dem ersten Ausführungsbeispiel ist der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 23 und demjenigen der Masseleitung 24 zur Bildung jedes Leistungsversorgungsleitungspaars gleich 46 BC (BC = .Basic Cells., Grundzellen, wobei eine Grundzelle die Breite einer Grundzelle in der zweiten Richtung darstellt, d. h. 2.65 µm bei diesem Ausführungsbeispiel). Dies bedeutet, daß jeder Vortreiber 15 leicht zwischen der Leistungsversorgungsleitung 23 und der Masseleitung 24 ausgebildet werden kann.
Obwohl in Fig. 6 zur vereinfachten Darstellung die Leistungsversorgungsleitungspaare, jeweils bestehend aus der Leistungsversorgungsleitung 23 und der paarweisen zugehörigen Masseleitung 24, weggelassen sind, sind die Leistungsversorgungsleitungspaare gemäß dem ersten Ausführungsbeispiel tatsächlich linear und in vorbestimmten Abständen zueinander (von beispielsweise 210 BC) über dem Zellenbereich 2 in der ersten Richtung in der Hauptebene des Halbleitersubstrats 1 ausgebildet. Da sich der Zellenbereich 2 auf dem Halbleitersubstrat 1 in der ersten Richtung um 9 mm erstreckt, ist jeder Aufteilungsabschnitt mit einer Vielzahl von Leistungsversorgungsleitungspaaren ausgestattet.
Die Verdrahtung innerhalb der als erste Makrozellen 25 arbeitenden Logikschaltungen, die Verdrahtung innerhalb der als zweite Makrozellen 22 arbeitenden internen Schaltungen, die Verdrahtung zwischen den Logikschaltungen, und die Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits sowie die Verdrahtung innerhalb jedes Vortreiber 15 wird durch zumindest eine der ersten und zweiten Verdrahtungen gebildet. Die erste Verdrahtung ist linear in der zweiten Richtung ausgerichtet und die zweite Richtung ist linear in der ersten Richtung ausgerichtet. Die erste Verdrahtung wird mittels einer ersten elektrischen Leitungsschicht zusammen mit einem dazwischen liegenden Isolierfilm über den Elektrodenpaaren zur Bildung der Grundzellen 8 gebildet. Die zweite Verdrahtung wird mittels einer zweiten elektrischen Leitungsschicht zusammen mit einem dazwischen liegenden Isolierfilm über der ersten elektrischen Leitungsschicht gebildet. Die erste und zweite elektrische Leitungsschicht können in ihrer jeweiligen Lage in vertikaler Richtung vertauscht werden. Die erste und zweite elektrische Leitungsschicht besteht aus einer Aluminiumschicht einschließlich einer Aluminiumlegierungsschicht oder ähnlichem Material.
In Fig. 7 ist die Länge des Vortreibers 15 in der zweiten Richtung in einem Bereich vom Außenbereich der Leistungsversorgungsleitung 23 zu demjenigen der paarweise zugehörigen Masseleitung 24 angegeben. Diese Anordnung ist jedoch nicht einschränkend auszulegen. In Abhängigkeit von dem jeweiligen Aufbau können die Vortreiber 15 alternativ kürzer als der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 23 und demjenigen der paarweise zugehörigen Masseleitung 24 ausgeführt sein, solange jeder Vortreiber 15 zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24, die das Leistungsversorgungsleitungspaar bilden, angeordnet ist.
Gemäß der Darstellung in Fig. 7 wird jedem Vortreiber 15 das Versorgungspotential Vcc mittels der Leistungsversorgungsleitung 23 über eine weitere Leistungsversorgungsleitung 26 zugeführt. Dem Vortreiber 15 wird ebenfalls das Massepotential GND mittels der Masseleitung 24 zugeführt, die mittels einer weiteren Masseleitung 27 mit dem Vortreiber 15 verbunden ist. Die Leistungsversorgungsleitungen 26 sind im wesentlichen vollständig über dem Makrozellenlayoutbereich 9 in der zweiten Richtung auf einer Seite der Bereiche (obere Seite in Fig. 7) angeordnet. Die Leistungsversorgungsleitungen 26 sind mittels der ersten elektrischen Leitungsschicht gebildet und elektrisch mit den Vortreibern 15 über Kontaktlöcher 28, sowie mit den Leistungsversorgungsleitungen 23 über Kontaktlöcher 29 verbunden. Die Masseleitungen 27 sind im wesentlichen vollständig über den Makrozellenlayoutbereichen 9 in der zweiten Richtung auf einer anderen Seite der Bereiche (untere Seite in Fig. 7) angeordnet. Die Masseleitungen 27 sind mittels der ersten elektrischen Leitungsschicht gebildet und elektrisch mit den Vortreibern 15 über Kontaktlöcher 30 sowie mit den Masseleitungen 24 über Kontaktlöcher 31 verbunden.
Die Haupttreiber 19 (1) bis 19 (m) sind in vorbestimmten Abständen zueinander entlang einer einzigen geraden Linie in der ersten Richtung ausgebildet und sind bei jedem von zumindest zwei (bis zu m bei diesem Ausführungsbeispiel) Makrozellenlayoutbereichen 9 vorgesehen, in denen nicht die Vortreiber 15 (1) bis 15 (n) ausgebildet sind. Bei dem ersten Ausführungsbeispiel sind die Abstände derart eingestellt, daß sie jedem anderen Makrozellenlayoutbereich entsprechen. Somit sind die Haupttreiber 19 und die Vortreiber 15 alternierend entlang einer einzigen geraden Linie in der ersten Richtung angeordnet. Diese Anordnung ist jedoch nicht einschränkend auszulegen. Die Haupttreiber 19 und Vortreiber 15 können in Abhängigkeit von der Anzahl der vorgesehenen Haupttreiber 19 unterschiedlich angeordnet werden.
Wie es in Fig. 8 im einzelnen dargestellt ist, ist jeder Haupttreiber 19 dort ausgebildet, wo jedes Leistungsversorgungsleitungspaar, bestehend aus einer Leistungsversorgungsleitung 23 und der Masseleitung 24 den Makrozellenlayoutbereich 9 schneidet, d. h. jeder Haupttreiber 19 ist im Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 23 und der Masseleitung 24, die das Leistungsversorgungsleitungspaar bilden, angeordnet.
In gleicher Weise wie im Falle der Vortreiber 15 ist die Verdrahtung innerhalb der Haupttreiber 19 durch zumindest einer der ersten und zweiten Verdrahtungen gebildet. Die erste Verdrahtung ist linear in der zweiten Richtung und die zweite Verdrahtung ist linear in der ersten Richtung ausgerichtet. Jeder Haupttreiber 19 kann somit leicht zwischen einer Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24 angeordnet werden. In Fig. 8 ist die Länge des Haupttreiber 19 in der zweiten Richtung entsprechend einem Bereich vom Außenbereich einer Leistungsversorgungsleitung 23 zu demjenigen der paarweise zugehörigen Masseleitung 24 gezeigt. Diese Anordnung ist jedoch nicht einschränkend auszulegen. In Abhängigkeit vom jeweiligen Aufbau kann der Haupttreiber 19 alternativ kürzer als der Abschnitt zwischen dem Außenbereich der Leistungsversorgungsleitung 23 und demjenigen der paarweise zugehörigen Masseleitung 24 ausgeführt sein, solange jeder Haupttreiber 19 zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24, die das Leistungsversorgungsleitungspaar bilden, angeordnet ist.
Gemäß der Darstellung in Fig. 8 wird jedem Haupttreiber 19 das Versorgungspotential Vcc mittels der Leistungsversorgungsleitung 23 über eine weitere Leistungsversorgungsleitung 26 zugeführt. Der Haupttreiber 19 erhält ferner das Massepotential GND mittels der Masseleitung 24, die mit dem Haupttreiber über eine weitere Masseleitung 27 verbunden ist. Die Leistungsversorgungsleitungen 26 sind elektrisch mit den Haupttreiber 19 über Kontaktlöcher 32 sowie mit den Leistungsversorgungsleitungen 23 über Kontaktlöcher 29 verbunden. Die Masseleitungen 27 sind elektrisch mit den Haupttreibern 19 über Kontaktlöcher 23 sowie mit den Masseleitungen 24 über Kontaktlöcher 31 verbunden. Gemäß der Darstellung in den Fig. 6 und 7 ist die erste gemeinsame Leitung 16 linear in der ersten Richtung über einer Vielzahl von Vortreibern 15 (1) bis 15 (n) und einer Vielzahl von Haupttreibern 19 (1) bis 19 (m) angeordnet. Die erste gemeinsame Leitung 16 wird mittels der zweiten elektrischen Leitungsschicht gebildet und ist zwischen der Leistungsversorgungsleitung 23 und der paarweisen zugehörigen Masseleitung 24, die das Leistungsversorgungsleitungspaar bilden, und parallel zur den paarweisen vorgesehenen Leitungen angeordnet. Die erste gemeinsame Leitung 16 ist elektrisch mit den Eingangsknoten der Vortreiber 15 (1) bis 15 (n) über Kontaktlöcher 34 zum jeweiligen Kurzschließen dieser Knoten verbunden.
Gemäß den Fig. 6 bis 8 ist die zweite gemeinsame Leitung 18 linear in der ersten Richtung über der Vielzahl der Vortreiber 15 (1) bis 15 (n) und der Vielzahl der Haupttreiber 19 (1) bis 19 (m) angeordnet. Die zweite gemeinsame Leitung 18 wird mittels der zweiten elektrischen Leitungsschicht gebildet und ist zwischen der Leistungsversorungsleitung 23 und der Masseleitung 24, die jedes Leistungsversorgungsleitungspaar bilden, und parallel zur ersten gemeinsamen Leitung 16 angeordnet. Die zweite gemeinsame Leitung 18 ist elektrisch mit den Ausgangsknoten der Vortreiber 15 (1) bis 15 (n) über Kontaktlöcher 35 sowie mit dem Eingangsknoten der Haupttreiber 19 (1) bis 19 (n) über Kontaktlöcher 36 verbunden, wodurch die Ausgangsknoten der Vortreiber und die Eingangsknoten der Haupttreiber miteinander kurzgeschlossen werden.
Gemäß den Fig. 6 und 8 ist die dritte gemeinsame Leitung 20 ebenfalls linear in der ersten Richtung über der Vielzahl der Vortreiber 15 (1) bis 15 (n) und der Vielzahl der Haupttreiber 19 (1) bis 19 (m) angeordnet. Die dritte gemeinsame Leitung 20 ist mittels der zweiten elektrischen Leitungsschicht gebildet und ist zwischen der Leistungsversorgungsleitung 23 und der Masseleitung 24, die jedes Leistungsversorgungsleitungspaar bilden, und parallel zur ersten gemeinsamen Leitung 16 angeordnet. Die dritte gemeinsame Leitung 20 ist elektrisch mit den Ausgangsknoten der Haupttreiber 19 (1) bis 19 (in) über Kontaktlöcher 37 zum Kurzschließen dieser Knoten verbunden.
Die dritte gemeinsame Leitung 20 ist in ihrer Leitungsbreite größer als die erste und zweite gemeinsame Leitung 16 und 18 ausgeführt. Die Gründe für die vergrößerte Leitungsbreite der beiden gemeinsamen Leitung sind nachstehend angegeben. Die erste gemeinsame Leitung 16 ist mit Eingangsknoten der Vielzahl der Vortreiber 15 (1) bis 15 (n) verbunden. Gemäß der Darstellung in Fig. 4 sind die Eingangsknoten IN mit den Gate- Elektroden der PMOS- und NMOS-Transistoren verbunden. Daher ist die Anschlußbelastung der ersten gemeinsamen Leitung 16 klein. Die zweite gemeinsame Leitung 18 ist mit den Eingangsknoten der Vielzahl der Haupttreiber 19 (1) bis 19 (m) verbunden. Gemäß Fig. 5 sind die Eingangsknoten IN ebenfalls mit den Gate- Elektroden der PMOS- und NMOS-Transistoren verbunden. Daher ist die Anschlußbelastung der zweiten gemeinsamen Leitung 18 ebenfalls klein. Im Gegensatz hierzu ist die dritte gemeinsame Leitung 20 mit der Vielzahl der Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sowie mit den Takteingangsknoten der Vielzahl der internen Schaltungen 22 verbunden. Dies bedeutet, daß die mit der dritten gemeinsamen Leitung 20 verbundene Anschlußbelastung groß ist. Ferner ist die zweite gemeinsame Leitung 18 in ihrer Leitungsbreite größer als diejenige der ersten gemeinsamen Leitung 16 in Abhängigkeit von den unterschiedlichen Anschlußbelastungen ausgeführt.
Die Grundschaltung 14a ist in der Mitte des linken Drittels der in Fig. 6 gezeigten Aufteilungsabschnitte in der zweiten Richtung angeordnet. Somit sind die Vortreiber 15a (1) bis 15a (n) und die Haupttreiber 19a (1) bis 19a (m) im Makrozellenlayoutbereich zwischen der Leistungsversorgungsleitung 23 und der paarweisen zugehörigen Masseleitung 24 angeordnet, die jeweils das Leistungsversorgungsleitungspaar bilden und in der zweiten Richtung ausgerichtet und in der Mitte des betreffenden Aufteilungsabschnitts angeordnet sind. Die ersten bis dritten gemeinsamen Leitungen 16a, 18a und 20a sind zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24, die das in der zweiten Richtung ausgerichtete Leistungsversorgungsleitungspaar bilden, und in der Mitte des betreffenden Aufteilungsabschnitts angeordnet. Die Grundschaltung 14b ist in der Mitte des mittleren Drittels des Aufteilungsabschnitts gemäß Fig. 6 in der zweiten Richtung angeordnet. Die Vortreiber 15b (1) bis 15b (n) und die Haupttreiber 19b (1) bis 19b (m) sind im Makrozellenlayoutbereich zwischen der Leistungsversorgungsleitung 23 und der paarweisen zugehörigen Masseleitung 24, die das in der zweiten Richtung angeordnete Leistungsversorgungsleitungspaar bilden, und in der Mitte des betreffenden Aufteilungsabschnitt angeordnet. Die ersten bis dritten gemeinsamen Leitungen 16b, 18b und 20b sind zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24, die das in der zweiten Richtung ausgerichtete Leistungsversorgungsleitungspaar bilden, und in der Mitte des betreffenden Aufteilungsabschnitts angeordnet.
Die Grundschaltung 14c ist in der Mitte des rechten Drittels des Aufteilungsabschnitts gemäß Fig. 6 in der zweiten Richtung angeordnet. Dabei sind die Vortreiber 15c (1) bis 15c (n) und die Haupttreiber 19c (1) bis 19c (m) im Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24, die das in der zweiten Richtung ausgerichtete Leistungsversorgungsleitungspaar bilden, und in der Mitte des betreffenden Aufteilungsabschnitts angeordnet. Die ersten bis dritten gemeinsamen Leitungen 16c, 18c und 20c sind zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24, die das in der zweiten Richtung ausgebildete Leistungsversorgungsleitungspaar bilden, und in der Mitte des betreffenden Aufteilungsabschnitts angeordnet. Obwohl das erste Ausführungsbeispiel in Verbindung mit drei Grundschaltungen 14a bis 14c dargestellt wurden, ist diese Anordnung nicht einschränkend auszulegen. Es können alternativ weitere Grundschaltungen vorgesehen sein.
Gemäß der Darstellung in Fig. 6 ist die Vielzahl der Taktsignalversorgungsleitungen 21 (1) bis 21 (s) linear in der zweiten Richtung entsprechend der Vielzahl der Makrozellenlayoutbereiche 9, in denen zweite Makrozellen 22 angeordnet sind, ausgebildet. Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind gemeinsam in der ersten bis dritten Grundschaltung 14a bis 14c vorgesehen und, gemäß dem ersten Ausführungsbeispiel, entlang des gesamten Verlaufs des betreffenden Makrozellenlayoutbereichs 9 angeordnet. Bei dem ersten Ausführungsbeispiel ist eine Taktsignalversorgungsleitung für jeden der Makrozellenlayoutbereiche 9 vorgesehen. Alternativ kann eine Taktsignalversorgungsleitung für jeweils zwei benachbarte der Makrozellenlayoutbereiche 9 vorgesehen sein. In einer weiteren Alternative können Taktsignalversorgungsleitungen 21 lediglich für diejenigen Makrozellenlayoutbereiche 9 vorgesehen sein, in welchen zweite Makrozellen 22 angeordnet sind. Im letzteren Fall, falls eine der zweiten Makrozellen 22 in jeweils zwei benachbarten Makrozellenlayoutbereichen 9 vorgesehen ist, können jeweils zwei benachbarte Makrozellenlayoutbereiche 9 mit einer Taktsignalversorgungsleitung 21 ausgestattet sein.
Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind mittels der ersten elektrischen Leitungsschicht ausgebildet und in paralleler Weise zueinander in dem Verdrahtungsbereich 10 angeordnet. Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind elektrisch mit den dritten gemeinsamen Leitungen 20a bis 20c über Kontaktlöcher 38 verbunden, wo die erste bis dritte Grundschaltung 14a bis 14c einen Schnittpunkt mit den Taktsignalversorgungsleitungen 21 (1) bis 21 (s) bilden. Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind ebenfalls mittels einer Verdrahtung 39 mit den Takteingangsknoten der internen, als zweite Makrozellen 22 in den betreffenden Makrozellenlayoutbereichen 9 arbeitenden Schaltungen verbunden. Die Verdrahtung 39 wird mittels der zweiten elektrischen Leitungsschicht gebildet.
Gemäß Fig. 6 sind die als Logikschaltungen arbeitenden ersten Makrozellen 25 und die als interne Schaltungen mit einem Bedarf an einem Taktsignal arbeitenden zweiten Makrozellen 22 in zufälliger Weise zur Vereinfachung der Darstellung und Erklärung gezeigt. In der Praxis sind die ersten und die zweiten Makrozellen 25 und 22 nahe beieinander über dem gesamten Makrozellenlayoutbereichen 9 ausgebildet mit Ausnahme der Flächen zwischen der Leistungsversorgungsleitung 23 und der Masseleitung 24, die das Leistungsversorgungsleitungspaar bilden. Dort liegen Isolationsbereiche zwischen den Makrozellen vor, im allgemeinen entsprechend einer Grundzelle zur Sicherstellung einer elektrischen Isolation zwischen jeweils zwei Makrozellen.
Gemäß Fig. 6 ist der Takteingangstreiber 11 in der zweiten Richtung angeordnet und in der Mitte eines Makrozellenlayoutbereichs 9 ausgebildet, der seinerseits in der ersten Richtung ausgerichtet und in der Mitte einer Vielzahl von Makrozellenlayoutbereichen 9 angeordnet ist. Gemäß dem ersten Ausführungsbeispiel ist der Takteingangstreiber 11 ausgebildet zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörigen Masseleitung 24, die das Leistungsversorgungsleitungspaar bilden, das als nächstes zu dem Leistungsversorgungsleitungspaar liegt, welches bei der zweiten Grundschaltung 14b vorgesehen ist. Der Eingangsknoten des Takteingangstreibers 11 ist elektrisch über die Takteingangsleitung 13 mit dem in der Hauptebene des Halbleitersubstrats 1 ausgebildeten Takteingangspad 12 verbunden. Die Takteingangsleitung 13 wird mittels der ersten und zweiten Verdrahtung gebildet. Die erste Verdrahtung besteht aus der ersten elektrischen Leitungsschicht und erstreckt sich in der zweiten Richtung, und die zweite Verdrahtung wird mittels der zweiten elektrischen Leitungsschicht gebildet und erstreckt sich in der ersten Richtung.
Der Ausgangsknoten des Takteingangstreibers 11 ist elektrisch mit den ersten gemeinsamen Leitungen 16a bis 16c über Taktausgangsleitungen 17a bis 17c verbunden. Die Taktausgangsleitung 17a wird mittels der ersten und zweiten Verdrahtung gebildet, wobei die erste Verdrahtung aus der ersten elektrischen Leitungsschicht besteht und sich in der zweiten Richtung erstreckt, und die zweite Verdrahtung aus der zweiten elektrischen Leitungsschicht besteht und sich in der ersten Richtung erstreckt. Ein Ende der Taktausgangsleitung 17a ist elektrisch mit dem Ausgangsknoten des Takteingangstreibers 11 verbunden, und das andere Ende der Leitung 17a ist elektrisch mit der Mitte der ersten gemeinsamen Leitung 16a verbunden. Die Taktausgangsleitung 17b wird mittels der ersten und zweiten Verdrahtung gebildet, wobei die erste Verdrahtung aus der ersten elektrischen Leitungsschicht besteht und sich in der zweiten Richtung erstreckt, und die zweite Verdrahtung wird mittels der zweiten elektrischen Leitungsschicht gebildet und erstreckt sich in der ersten Richtung. Ein Ende der Taktausgangsleitung 17b ist elektrisch mit dem Ausgangsknoten des Takteingangstreibers 11 verbunden und das andere Ende der Leitung 17b ist elektrisch mit der Mitte der ersten gemeinsamen Leitung 15b verbunden.
Die Taktausgangsleitung 17c ist ebenfalls mittels der ersten und zweiten Verdrahtung gebildet, wobei die erste Verdrahtung mittels der ersten elektrischen Leitungsschicht gebildet ist und sich in der zweiten Richtung erstreckt, und die zweite Verdrahtung mittels der zweiten elektrischen Leitungsschicht gebildet ist und sich in der ersten Richtung erstreckt. Ein Ende der Taktausgangsleitung 17c ist elektrisch mit dem Ausgangsknoten des Takteingangstreibers 11 verbunden, und das andere Ende der Leitung 17c ist elektrisch mit der Mitte der ersten gemeinsamen Leitung 16c verbunden. Die Taktausgangsleitungen 17a bis 17c sind jeweils mit gleicher Länge vorgesehen, wobei die erste und zweite Verdrahtung in angemessener Weise bezüglich einer Bezugsverdrahtungslänge im Bereich vom Takteingangstreiber 11 zur am weitesten entfernten gemeinsamen Leitung ausgebildet ist.
Es folgt nun eine Beschreibung der Arbeitsweise der integrierten Halbleiterschaltungseinrichtung gemäß dem vorstehend beschriebenen Ausführungsbeispiel von dem Zeitpunkt an, bei dem ein Taktsignal an dem Eingangspad 12 eingegeben wird bis zu dem Zeitpunkt, bei dem das Taktsignal die Takteingangsknoten der als zweite Makrozellen 22 arbeitenden internen Schaltungen erreicht. Wird ein Taktsignal von außen dem Takteingangspad 12 zugeführt, dann wird das Taktsignal zu dem Takteingangstreiber 11 über die Takteingangsleitung 13 weitergeleitet. Der Takteingangstreiber 11 gibt ein Taktsignal auf der Basis des Eingangstaktsignals aus. Das derart ausgegebene Taktsignal wird mittels der Taktausgangsleitungen 17a bis 17b den ersten gemeinsamen Leitungen 16a bis 16c zugeführt und erreicht die Vortreiber 15a (1) bis 15a (n), 15b (1) bis 15b (n) und 15c (1) bis 15c (n).
Da die Taktausgangsleitungen 17a bis 17c jeweils gleiche Länge aufweisen, treten Änderungen des Taktsignals (d. h. Anstiegsflanken und Abfallflanken) in gleicher Weise auf den ersten gemeinsamen Leitungen 16a bis 16c auf. Ferner werden die Eingangsknoten der Vortreiber 15a (1) bis 15a (n), 15b (1) bis 15b (n) und 15c (1) bis 15c (n) jeweils mittels der ersten gemeinsamen Leitungen 16a bis 16c kurzgeschlossen, und die Anschlußbelastung der Vortreiber ist klein in Bezug auf die ersten gemeinsamen Leitungen 16a bis 16c. Daher erhalten die Eingangsknoten der Vortreiber 15a (1) bis 15a (n), 15b (1) bis 15b (n) und 15c (1) bis 15c (n) die gleichen Änderungen im Taktsignal.
Die Änderungen im Taktsignal sind die gleichen an den Ausgangsknoten der Vortreiber 15a (1) bis 15a (n), 15b (1) bis 15b (n) und 15c (1) bis 15c (n). Ferner ist der gesamte Verlauf der zweiten gemeinsamen Leitungen 18a bis 18c in verteilter Weise mit den Ausgangsknoten der Vortreiber 15a (1) bis 15a (n), 15b (1) bis 15b (n) und 15c (1) bis 15c (n) verbunden, die in vorbestimmten Abständen zueinander angeordnet sind. Auf diese Weise tritt das Taktsignal auf jeder der zweiten gemeinsamen Leitung 18a bis 18c in gleicher Weise entlang des gesamten Laufs der zweiten gemeinsamen Leitungen 18a bis 18c auf. Das gleiche gilt für Änderungen im Taktsignal, die an den Ausgangsknoten der Haupttreiber 19a (1) bis 19a (m), 19b (1) bis 19b (m) und 19c (1) bis 19c (m) auftreten, deren Eingangsknoten mittels der zweiten gemeinsamen Leitungen 18a bis 18c kurzgeschlossen werden.
Die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (m), 19b (1) bis 19b (m) und 19c (1) bis 19c (m) sind in vorbestimmten Abständen zueinander angeordnet und in verteilter Weise entlang ihres gesamten Verlaufs mit den dritten gemeinsamen Leitungen 20a bis 20b verbunden. Daher treten Änderungen im Taktsignal auf den dritten gemeinsamen Leitungen 20a bis 20c in gleicher Weise entlang ihres gesamten Verlaufs auf. Somit bleiben die Änderungen des am Takteingangspad 12 eingegebenen Taktsignals entlang den dritten gemeinsamen Leitungen 20a bis 20c gleich. Mit anderen Worten, es treten sehr kleine begrenzte Taktlaufzeitunterschiede (skews) auf, d. h. zeitweilige Unterschiede in dem am Takteingangspad 12 eingegebenen Taktsignal, die die dritten gemeinsamen Leitungen 20a bis 20c entlang ihres gesamten Verlaufs erreichen.
Das zu den dritten gemeinsamen Leitungen 20a bis 20c übertragenen Taktsignal wird über die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) den Takteingangsknoten der internen Schaltung (zweite Makrozellen 22) zugeführt, die jeweils ein Taktsignal erfordern. In diesem Fall sind die Änderungen im Taktsignal an den Verbindungspunkten zwischen den Taktsignalversorgungsleitungen 21 (1) bis 21 (s) einerseits und den dritten gemeinsamen Leitungen 20a bis 20c andererseits gleich, da die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) elektrisch mit Kontaktlöchern 38 verbunden sind, wo die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) die dritten gemeinsamen Leitungen 20a bis 20c der ersten bis dritten Grundschaltungen 14a bis 14c schneiden. Gemäß dem ersten Ausführungsbeispiel sind die Änderungen im Taktsignal bei den am weitesten entfernten Punkten von den Verbindungspunkten der ersten bis dritten gemeinsamen Leitungen 20a bis 20c leicht verzögert bezüglich der Signaländerungen an den Verbindungspunkten mit den dritten gemeinsamen Leitungen 20a bis 20c. Diese am weitesten entfernten Punkte umfassen beide Enden der Taktsignalversorgungsleitungen 21 (1) bis 21 (s), die Mittelpunkte zwischen der dritten gemeinsamen Leitung 20a der ersten Grundschaltungen 14a und der dritten gemeinsamen Leitung 20b der zweiten Grundschaltung 14b, und den mittleren Punkt zwischen der dritten gemeinsamen Leitung 20b der zweiten Grundschaltung 14b und der dritten gemeinsamen Leitung 20c der dritten Grundschaltung 14c.
Jede der Taktsignalversorgungsleitungen 21 (1) bis 21(s) erstreckt sich zur rechten und linken Seite in der zweiten Richtung um ein sechstel der Länge des Makrozenllenlayoutsbereichs 9 von dem Verbindungspunkt zwischen den Taktsignalversorgungsleitungen 21 (1) bis 21 (s) und den dritten gemeinsamen Leitungen 20a bis 20c. Mit anderen Worten, der maximale Abstand im Bereich von einem der Verbindungspunkte der dritten gemeinsamen Leitung 20a bis 20c zur betreffenden internen Schaltung 22 beträgt ein sechstel der Länge der Taktsignalversorgungsleitungen 21 (1) bis 21 (s). Diese Anordnung erzielt sehr begrenzte Verzögerungen der Änderungen in dem am weitesten verzögerten Taktsignal bezüglich der Taktsignaländerungen an den Verbindungspunkten mit den dritten gemeinsamen Leitungen 20a bis 20c. Daher sind die Taktlaufzeitunterschiede in bezug auf sämtliche zweite Makrozellen 22 minimal.
Gemäß der vorstehenden Beschreibung ergibt das erste Ausführungsbeispiel die vorliegenden wesentlichen Vorteile
  • A) Die Änderungen des am Takteingangspfad 12 eingegebenen Taktsignals treten in gleicher Weise entlang des gesamten Verlaufs der dritten gemeinsamen Leitungen 20a bis 20c auf. Es treten nur sehr kleine zeitlich Verzögerungen infolge der Taktsignalversorgungsleitungen 21 (1) bis 21 (s) auf. Dies verkleinert die Laufzeitunterschiede, die zwischen Taktsignalen auftreten können, wenn die Taktsignale sämtlichen Makrozellen 22, die als interne Schaltungen arbeiten und ein Taktsignal benötigen, zugeführt werden.
  • B) Die Vielzahl der Vortreiber 15a (1) bis 15a (n), 15b (1) bis 15b (n) und 15c (1) bis 15c (n) und die Vielzahl der Haupttreiber 19a (1) bis 19a (m), 19b (1) bis 19b (m) und 19c (1) bis 19c (m) zur Bildung der Grundschaltungen 14a bis 14c sind zwischen der Leistungsversorgungsleitung 23 und der Paarweise zugehörigen Masseleitung 24, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet, worin weder die erste Makrozelle 25 noch die zweite Makrozelle 22 vorgesehen sind. Dieser Aufbau bewirkt eine Anordnung der Grundschaltungen 14a bis 14c innerhalb des Zellenbereichs 2 ohne Verkleinerung der Anzahl der ersten und zweiten Makrozellen 25 und 22, die in diesem Bereich vorgesehen sind.
  • C) Die Takteingangsleitung 13, die Taktausgangsleitungen 17a bis 17c, die ersten bis dritten gemeinsamen Leitungen 16a bis 16c, 18a bis 18c und 20a bis 20c und die Taktsignalversorgungsleitungen 21a (1) bis 21a (s) können mit einer sehr kleinen Leitungsbreite vorgesehen sein. Dies vermindert ebenfalls den Taktlaufzeitunterschied bezüglich der zweiten Makrozellen 22. Infolge der verminderten gesamten Verdrahtungsfläche, die durch die Takteingangsleitung 13, die Taktausgangsleitungen 17a bis 17c, die ersten bis dritten gemeinsamen Leitungen 16a bis 16c, 18a bis 18c und 20a bis 20c und die Taktsignalversorgungsleitungen 21 (1) bis 21(s) eingenommen wird, kann die Leitungskapazität ebenfalls vermindert werden. Somit wird der Leistungsverbrauch der Grundschaltungen 14a bis 14c vermindert.
  • D) die ersten bis dritten Grundschaltungen 14a bis 14c sind mit jeweils mit identischem Schaltungsaufbau vorgesehen. Eine einseitige Ausdehnung des Zellenbereichs 2 in der zweiten Richtung wird somit kompensiert durch das Hinzufügen einer angemessenen Anzahl von Grundschaltungen mit jeweils demselben Schaltungsaufbau. Dies führt zur Bereitstellung einer Vielzahl von integrierten Halbleiterschaltungseinrichtungen mit jeweils äquivalenten Taktlaufzeitunterschieden.
  • E) Da die zweiten Makrozellen 22 nicht in einer gleichmäßig verteilten Weise sondern in einer einseitig konzentrierten Weise im Zellenbereich 2 vorgesehen sind, können diejenigen Bereiche, die mit zweiten Makrozellen 22 gefüllt sind, mit einer Vielzahl von Grundschaltungen mit jeweils gleichem Schaltungsaufbau ausgestattet werden. Diese Anordnung verbessert die Anschlußbelastung der zweiten Makrozellen 22 für jede der Grundschaltungen, wodurch auftretende Taktlaufzeitunterschiede zwischen den sämtlichen zweiten Makrozellen 22 zugeführten Taktsignalen minimiert werden.
Gemäß dem vorstehend beschriebenen Ausführungsbeispiel ist der Eingangsknoten des Takteingangstreibers 11 mit dem Takteingangspad 12 über eine Takteingangsleitung 13 verbunden. Alternativ kann eine PLL-Schaltung zwischen den Eingangsknoten des Taktseingangstreibers 11 und das Takteingangspad 12 zur Stabilisierung des in den Takteingangstreiber 11 eingegebenen Taktsignals eingesetzt werden.
Zweites Ausführungsbeispiel
Die Fig. 9 bis 11 zeigen eine Draufsicht auf eine Takttreiberschaltung gemäß einem zweiten Ausführungsbeispiel. Das zweite Ausführungsbeispiel weist etwa den gleichen Aufbau wie das erste Ausführungsbeispiel mit Ausnahme der nachfolgenden Punkte auf. Während bei dem ersten Ausführungsbeispiel die ersten bis dritten gemeinsamen Leitungen 16a bis 15c, 18a bis 18c und 20a bis 20c mittels der zweiten elektrischen Leitungsschicht ausgebildet sind und die Taktsignalversorgungsleitungen 21(1) bis 21(s) mittels der ersten elektrischen Leitungsschicht ausgebildet sind, umfaßt das zweite Ausführungsbeispiel eine dritte und vierte elektrische Leitungsschicht, die zur ersten und zweiten elektrischen-Leitungsschicht unterschiedlich sind. Beim zweiten Ausführungsbeispiel sind die dritten gemeinsamen Leitungen 20a bis 20c und die Taktsignalversorgungsleitungen 21(1) bis 21(s) als ganzes (integral) mittels der dritten elektrischen Leitungsschicht gemäß der Darstellung in Fig. 10 gebildet, und die ersten und zweiten gemeinsamen Leitungen 16a bis 15c und 18a bis 18c sind mittels der vierten elektrischen Leitungsschicht gebildet, wie es in Fig. 11 gezeigt ist.
Die dritte elektrische Leitungsschicht ist zusammen mit einem dazwischen liegenden Isolierfilm über der zweiten elektrische Leitungsschicht ausgebildet.
Die vierte elektrische Leitungsschicht ist zusammen mit einem dazwischen liegenden Isolierfilm über der dritten elektrische Leitungsschicht ausgebildet. Die dritte und vierte elektrische Leitungsschicht können alternativ bezüglich ihrer Positionen in vertikaler Richtung vertauscht werden. Die dritte und vierte elektrische Leitungsschicht bestehen aus Aluminiumschichten einschließlich einer Aluminiumlegierungsschicht.
Die ersten bis dritten gemeinsamen Leitungen 15a bis 16c, 18a bis 18c und 20a bis 20c, die mittels der dritten oder der vierten elektrische Leitungsschicht gebildet sind, sind über den Vortreibern 15(1) bis 15(n) und den Haupttreibern 19(1) bis 19(m) der betreffenden Grundschaltungen 14a bis 14c ausgebildet und linear in der ersten Richtung zwischen der Leistungsversorgungsleitung 23 und der paarweise zugehörenden Masseleitung 24, die jedes Leistungsversorgungsleitungspaar bilden, in gleicher Weise wie beim ersten Ausführungsbeispiel angeordnet. Die ersten bis dritten gemeinsamen Leitungen 16a bis 16c, 18a bis 18c und 20a bis 20c sind elektrisch mit den Vortreibern 15(1) bis 15(n) und den Haupttreibern 19(1) bis 19(m) der betreffenden Grundschaltungen 14a bis 14c mittels der Kontaktlöcher 34 bis 37 in gleicher Weise wie beim ersten Ausführungsbeispiel verbunden.
Die Vielzahl der Taktsignalversorgungsleitungen 21(1) bis 21(s) entspricht jeweils der Vielzahl der Makrozellenlayoutbereiche 9, in welchen jeweils zweite Makrozellen 22 vorgesehen sind, und sind linear in der zweiten Richtung unmittelbar über den jeweils betreffenden Makrozellenlayoutbereichen 9 angeordnet. Die Taktsignalversorgungsleitungen 21(1) bis 21(s) sind über Kontaktlöcher 40 mit den Takteingangsknoten der als zweite Makrozellen 22 in den betreffenden Makrozellenlayoutbereichen 9 arbeitenden internen Schaltungen verbunden. In den Fig. 9 bis 11 bezeichnen die bereits in Verbindung mit dem ersten Ausführungsbeispiel verwendeten Bezugszeichen gleiche oder gleichartige Teile.
Die vorstehend beschriebene integrierte Halbleiterschaltungseinrichtung gemäß dem zweiten Ausführungsbeispiel ergibt die gleichen Vorteile (A) bis(E) gemäß dem ersten Ausführungsbeispiel, sowie die weiteren, nachstehend angegebenen Vorteile.
  • A) Da die Taktsignalversorgungsleitungen 21(1) bis 21(s) unmittelbar über den betreffenden Makrozellenlayoutbereichen 9 angeordnet sind, können die Verdrahtungsbereiche 10 in wirksamerer Weise genutzt werden. Diese Anordnung dient ebenfalls zur Verminderung der Fläche des Halbleiterssubstrats 1 und zur Optimierung der Verdrahtung (die mittels der ersten und zweiten elektrischen Leitungsschichten gebildet wird) zur Verbindung der ersten und zweiten Makrozellen 22 und 25 durch die Verdrahtungsbereiche 10.
  • B) Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind mit dem Eingangsknoten der zweiten Makrozellen 22 über die Kontaktlöcher 40 verbunden. Dies bedeutet ein begrenztes Auftreten von Taktlaufzeitunterschieden infolge der erforderlichen elektrischen Verbindungen.
Obwohl das zweite Ausführungsbeispiel in Verbindung mit den ersten und zweiten gemeinsamen Leitungen 16a bis 16c und 18a bis 18c, die mittels der vierten elektrischen Leitungsschicht gebildet sind, dargestellt wurde, ist die Anordnung jedoch hierauf nicht beschränkt. Die gleiche Wirkung kann erzielt werden, falls die ersten und zweiten gemeinsamen Leitungen 16a bis 16c und 18a bis 18c mittels der zweiten elektrischen Leitungsschicht in gleicher Weise wie beim ersten Ausführungsbeispiel gebildet werden.
Obwohl das zweite Ausführungsbeispiel dargestellt wurde in Verbindung mit den ersten und zweiten gemeinsamen Leitungen 16a bis 16c und 18a bis 18c, die mittels der vierten elektrischen Leitungsschicht gebildet wurden, und den dritten gemeinsamen Leitungen 20a bis 20c, die mittels der dritten elektrischen Leitungsschicht gebildet wurden, ist die Anordnung hierauf nicht beschränkt. Die gleiche Wirkung kann erzielt werden, falls die ersten bis dritten gemeinsamen Leitungen 16a bis 16c, 18a bis 18c und 20a bis 20c mittels der zweiten elektrischen Leitungsschicht in gleicher Weise wie beim ersten Ausführungsbeispiel gebildet werden.
Ferner sind für den Fachmann weitere Abwandlungen des Aufbaus der integrierten Halbleiterschaltungseinrichtung im Rahmen der Patentansprüche möglich.
Somit ist die Vielzahl der Makrozellenlayoutbereiche 9 im Zellenbereich 2 auf dem Halbleitersubstrat 1 in drei Bereiche in der zweiten Richtung aufgeteilt. Jeder Aufteilungsabschnitt umfaßt die Grundschaltungen 14a bis 14c. In jeder Grundschaltung ist eine erste gemeinsame Leitung 16 mit einem Ausgangsknoten eines Takteingangstreibers 11 über eine Taktausgangsleitung 17 verbunden. Eine Vielzahl von Vortreibern 15 (1) bis 15 (n) umfaßt Eingangsknoten IN, die mit der ersten gemeinsamen Leitung 16 verbunden sind, und Ausgangsknoten OUT, die mit einer zweiten gemeinsamen Leitung 18 verbunden sind. Eine Vielzahl von Haupttreibern 19 (1) bis 19 ( 00770 00070 552 001000280000000200012000285910065900040 0002019732114 00004 00651m) umfaßt Eingangsknoten IN, die mit der zweiten gemeinsamen Leitung 18 verbunden sind, und Ausgangsknoten OUT, die mit einer dritten gemeinsamen Leitung 20 verbunden sind. Die dritte gemeinsame Leitung (20) ist mit einer Vielzahl von Taktsignalversorgungsleitungen 21 (1) bis 21 (s) verbunden, die gemeinsam bei den Grundschaltungen 14a bis 14c vorgesehen sind. Die Taktsignalversorgungsleitungen 21 (1) bis 21 (s) sind mit Takteingangsknoten von jeweils ein Taktsignal erfordernden internen Schaltungen 22 verbunden.

Claims (14)

1. Takttreiberschaltung, mit
einer Vielzahl von in der Hauptebene eines Halbleitersubstrats (1) ausgebildeten und jeweils ein Taktsignal erfordernden internen Schaltungen (22),
einer Vielzahl von in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Taktsignalversorgungsleitungen (21), die elektrisch mit den Takteingangsknoten vorbestimmter interner Schaltungen (22) aus der Vielzahl der internen Schaltungen (22) verbunden sind, und
einer Vielzahl von Grundschaltungen (14) zur jeweiligen Verstärkung eines empfangenen Taktsignals und Zuführen des Taktsignals zu der Vielzahl der Taktsignalversorgungsleitungen (21),
wobei jede der Grundschaltungen (14) umfaßt:
eine in der Hauptebene des Halbleitersubstrats (1) ausgebildete erste gemeinsame Leitung (16) zum Empfangen des Taktsignals,
eine in der Hauptebene des Halbleitersubstrats (1) ausgebildete Vielzahl von Vortreibern (15), deren Eingangsknoten elektrisch mit der ersten gemeinsamen Leitung (16) verbunden sind,
eine in der Hauptebene des Halbleitersubstrats (1) ausgebildete zweite gemeinsame Leitung (18), die elektrisch mit den Ausgangsknoten der Vielzahl der Vortreiber (15) verbunden ist,
eine in der Hauptebene des Halbleitersubstrats ausgebildete Vielzahl von Haupttreibern (19), deren Eingangsknoten elektrisch mit der zweiten gemeinsamen Leitung (18) verbunden sind, und
eine in der Hauptebene des Halbleitersubstrats (1) ausgebildete dritte gemeinsame Leitung (20), die elektrisch mit den Ausgangsknoten der Vielzahl der Haupttreiber (19) und der Vielzahl der Taktsignalversorgungsleitungen (21) verbunden ist.
2. Takttreiberschaltung nach Anspruch 1, ferner mit einem in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Takteingangstreiber (11), wobei ein Eingangsknoten des Takteingangstreibers (11) elektrisch über eine Takteingangsleitung (13) mit einem in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Takteingangspad (12) verbunden ist, und ein Ausgangsknoten des Takteingangstreibers (11) elektrisch mit der ersten gemeinsamen Leitung (16) jeder der Vielzahl der Grundschaltungen (14) verbunden ist.
3. Takttreiberschaltungen nach Anspruch 1 oder 2,
wobei die ersten bis dritten gemeinsamen Leitungen (16, 18, 20) linear in einer ersten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildet sind,
wobei die Vielzahl der Taktsignalversorgungsleitungen (21) parallel zueinander und linear in einer zweiten Richtung senkrecht zur ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnet ist,
wobei die Vielzahl der Vortreiber (15) in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildet ist, und
wobei die Vielzahl der Haupttreiber (19) in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildet ist.
4. Takttreiberschaltung nach Anspruch 3, bei der die Vielzahl der Vortreiber (15) und die Vielzahl der Haupttreiber (19) entlang einer einzigen geraden Linie angeordnet ist.
5. Integrierte Halbleiterschaltungseinrichtung, mit
einer Vielzahl von in der Hauptebene eines Halbleitersubstrats (1) angeordneten und jeweils ein Taktsignal erfordernden internen Schaltungen (22),
einer Vielzahl von linear in einer zweiten Richtung und parallel zueinander in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Taktsignalversorgungsleitungen (21), wobei die Vielzahl der Taktsignalversorgungsleitungen (21) elektrisch mit Takteingangsknoten vorbestimmter interner Schaltungen (22) aus der Vielzahl der internen Schaltungen (22) verbunden ist, und
einer Vielzahl von in der zweiten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Grundschaltungen (14), wobei die Vielzahl der Grundschaltungen (14) jeweils empfangene Taktsignale verstärkt und die Taktsignale der Vielzahl der Taktsignalversorgungsleitungen (21) zuführt,
wobei jede der Vielzahl der Grundschaltungen (14) umfaßt:
eine erste, linear in einer ersten Richtung senkrecht zur zweiten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildete gemeinsame Leitung (16), wobei die erste gemeinsame Leitung (16) das Taktsignal empfängt,
eine Vielzahl von der ersten Richtung und in vorbestimmten Abständen zueinander in der Hauptebene des Halbleitersubstrats (1) angeordneten Vortreibern (15), deren Eingangsknoten elektrisch mit der ersten gemeinsamen Leitung (16) verbunden sind,
eine zweite, linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnete gemeinsame Leitung (18), die elektrisch mit Ausgangsknoten der Vielzahl der Vortreiber (15) verbunden ist,
eine Vielzahl von in der ersten Richtung und in vorbestimmten Abständen zueinander in der Hauptebene des Halbleitersubstrats (1) angeordneten Haupttreibern (19), deren Eingangsknoten elektrisch mit der zweiten gemeinsamen Leitung (18) verbunden sind, und
eine dritte, linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildete gemeinsame Leitung (20), die elektrisch mit Ausgangsknoten der Vielzahl der Haupttreiber (19) und der Vielzahl der Taktsignalversorgungsleitungen (21) verbunden ist.
6. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 5, mit einem in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Takteingangstreiber (11), wobei ein Eingangsknoten des Takteingangstreibers (11) elektrisch über eine Takteingangsleitung (13) mit einem in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Takteingangspad (12) verbunden ist, und ein Ausgangsknoten des Takteingangstreibers (11) elektrisch mit der ersten gemeinsamen Leitung (16) jeder der Vielzahl der Grundschaltungen (14) verbunden ist.
7. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 6, mit einer Vielzahl von Taktausgangsleitungen (17) zum elektrischen Verbinden des Taktausgangsknotens des Takteingangstreibers (11) mit der ersten gemeinsamen Leitung (16), die der Vielzahl der Takttreiberschaltungen zugeordnet ist, wobei die Vielzahl der Taktausgangsleitungen (17) jeweils gleiche Länge aufweist.
8. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 5, wobei
auf dem Halbleitersubstrat (1) eine Vielzahl von in einer ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordneten Makrozellenlayoutbereichen (9) vorgesehen und eine Vielzahl von Elektrodenpaaren (4, 5) in einer zweiten Richtung senkrecht zur ersten Richtung in jeder der Vielzahl der Makrozellenlayoutbereiche (9) angeordnet ist,
wobei jeder der Vielzahl der Makrozellenlayoutbereiche (9) eine Vielzahl von N-Diffusionsbereichen (6), die jeweils in der zweiten Richtung ausgerichtet sind, und eine Vielzahl von P-Diffusionsbereichen (7), die jeweils in der zweiten Richtung ausgerichtet sind, umfaßt und die Vielzahl der N-Diffusionsbereiche (6) und die Vielzahl der P- Diffusionsbereiche (7) gemeinsam in der ersten Richtung ausgebildet sind,
wobei jedes der Vielzahl der Elektrodenpaare (4, 5) aus einer ersten und zweiten Elektrode (4, 5) besteht, wobei die erste Elektrode (4) zusammen mit einem dazwischen liegenden Isolierfilm zwischen benachbarten zwei der Vielzahl der in der Vielzahl der Makrozellenlayoutbereiche (9) vorgesehenen N-Diffusionsbereichen (6) ausgebildet ist, und die zweite Elektrode (5) zusammen mit einem dazwischen liegenden Isolierfilm zwischen benachbarten zwei der Vielzahl der entlang der ersten Elektrode (4) in der ersten Richtung und in dem betreffenden Makrozellenlayoutbereich (9) angeordneten P-Diffusionsbereichen (7) ausgebildet ist,
wobei jedes der Vielzahl der Elektrodenpaare (4, 5) und die N- und P-Diffusionsbereiche (6, 7), die zu beiden Seiten des betreffenden Elektrodenpaars (4, 5) angeordnet sind, eine Grundzelle (8) bilden,
wobei eine aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehende erste Makrozelle (25), die als Logikschaltung arbeitet, in jedem der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) vorgesehen ist,
wobei eine aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehende zweite Makrozelle (22), die als die interne, ein Taktsignal erfordernde Schaltung arbeitet, in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche (9) vorgesehen ist, und
wobei jeder der Vielzahl der Makrozellenlayoutbereiche (9) mit einer zweiten Makrozelle (22) die Vielzahl von linear in der zweiten Richtung ausgerichteten Taktsignalversorgungsleitungen (21) aufweist, die elektrisch mit einem Takteingangsknoten der als zweite Makrozelle (22) arbeitenden internen Schaltung verbunden sind, die in betreffenden Makrozellenlayoutbereich (9) vorgesehen ist,
wobei die Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) in eine Vielzahl von Abschnitten in der zweiten Richtung aufgeteilt ist und jeder der Aufteilungsabschnitte mit der Grundschaltung (14) ausgestattet ist, und
wobei jede der Grundschaltungen (14) im betreffenden Aufteilungsabschnitt umfaßt:
die Vielzahl von Vortreibern (15), die aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) besteht und die linear angeordnet ist, wobei die Vielzahl der Vortreiber (15) in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) vorgesehen ist,
die Vielzahl von Haupttreibern (19), die aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) besteht und die linear entlang der gleichen Linie mit den Vortreibern angeordnet ist, wobei die Vielzahl der Haupttreiber (19) in jedem von zumindest zwei der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) angeordnet ist, die nicht die Vielzahl der Vortreiber (15) aufweisen,
die linear in der ersten Richtung auf der Vielzahl der Vortreiber (15) und der Vielzahl der Haupttreiber (19), die im betreffenden Aufteilungsabschnitt vorgesehen sind, ausgebildete erste gemeinsame Leitung (16), die elektrisch mit den Eingangsknoten der im betreffenden Aufteilungsabschnitt vorgesehenen Vielzahl der Vortreiber (15) verbunden ist,
die linear in der ersten Richtung auf der Vielzahl der Vortreiber (15) und der Vielzahl der Haupttreiber (19), die im betreffenden Aufteilungsabschnitt vorgesehen sind, ausgebildete zweite gemeinsame Leitung (18), die elektrisch mit Ausgangsknoten der im betreffenden Aufteilungsabschnitt vorgesehenen Vielzahl der Vortreiber (15) und Eingangsknoten der im betreffenden Aufteilungsabschnitt vorgesehenen Vielzahl der Haupttreiber (19) verbunden ist, und
die linear in der ersten Richtung auf der Vielzahl der Vortreiber (15) und der Vielzahl der Haupttreiber (19), die im betreffenden Aufteilungsabschnitt vorgesehen sind, ausgebildete dritte gemeinsame Leitung (20), die elektrisch mit Ausgangsknoten der Vielzahl der Haupttreiber (19), die im betreffenden Aufteilungsabschnitt vorgesehen sind, verbunden ist.
9. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 8, mit einem in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Takteingangstreiber (11), wobei ein Eingangsknoten des Takteingangstreibers (11) elektrisch über eine Takteingangsleitung (13) mit einem in der Hauptebene des Halbleitersubstrats (1) ausgebildeten Takteingangspad (12) verbunden ist, und ein Ausgangsknoten des Takteingangstreibers (11) elektrisch mit der ersten gemeinsamen Leitung (16) jeder der Vielzahl der Grundschaltungen (14) verbunden ist.
10. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 9, mit einer Vielzahl von Taktausgangsleitungen (17) zum elektrischen Verbinden der Ausgangsknoten des Takteingangstreibers (11) mit der ersten gemeinsamen Leitung (16), wobei die Vielzahl der Taktausgangsleitungen (17) jeweils gleiche Länge aufweist.
11. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 8 bis 10, wobei jeder der Aufteilungsabschnitte zumindest ein Leistungsversorgungsleitungspaar (23, 24) aufweist, bestehend aus einer Leistungsversorgungsleitung (23), der ein Versorgungspotential zugeführt wird, und einer zur Leistungsversorgungsleitung (23) benachbart und parallel angeordneten Masseleitung (24), der ein Massepotential zugeführt wird, wobei das Leistungsversorgungsleitungspaar linear in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) ausgebildet ist, und wobei die Vielzahl der Vortreiber (15) und die Vielzahl der Haupttreiber (19) in jedem der Aufteilungsabschnitte zwischen der Leistungsversorgungsleitung (23) und der Masseleitung (24), die das Leistungsversorgungsleitungspaar (23, 24) bilden, im betreffenden Aufteilungsabschnitt angeordnet sind.
12. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 8 bis 11, wobei die Verdrahtung innerhalb der als erste Makrozellen (25) arbeitenden Logikschaltungen, die Verdrahtung innerhalb der als zweite Makrozellen (22) arbeitenden internen Schaltungen, die Verdrahtung zwischen den Logikschaltungen (25) und die Verdrahtung zwischen den Logikschaltungen (25) einerseits und den internen Schaltungen (22) andererseits zumindest mittels der ersten und zweiten Verdrahtung gebildet sind, wobei die erste Verdrahtung in der zweiten Richtung ausgerichtet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung und mittels einer zweiten elektrischen Leitungsschicht, die zur ersten elektrischen Leitungsschicht unterschiedlich ist, ausgebildet ist,
wobei die ersten bis dritten gemeinsamen Leitungen (16, 18, 20) mittels der zweiten elektrischen Leitungsschicht ausgebildet sind, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (21) mittels der ersten elektrischen Leitungsschicht ausgebildet ist.
13. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 8 bis 11,
wobei die Verdrahtung innerhalb der als erste Makrozellen (25) arbeitenden Logikschaltungen, die Verdrahtung innerhalb der als zweite Makrozellen (22) arbeitenden internen Schaltungen, die Verdrahtung zwischen den Logikschaltungen (25) und die Verdrahtung zwischen den Logikschaltungen (25) einerseits und den internen Schaltungen (22) andererseits mittels zumindest der ersten und zweiten Verdrahtung gebildet wird, und die erste Verdrahtung in der ersten Richtung und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung mittels einer zweiten elektrischen Leitungsschicht gebildet ist, die zur ersten elektrischen Leitungsschicht unterschiedlich ist,
wobei die dritte gemeinsame Leitung (20) und die Vielzahl der Taktsignalversorgungsleitungen (21) mittels einer dritten elektrischen Leitungsschicht gebildet sind, die zur ersten und zweiten elektrischen Leitungsschicht unterschiedlich ist und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, wobei jeder der Vielzahl der Taktsignalversorgungsleitung (21) unmittelbar über dem betreffenden Makrozellenlayoutbereich (9) angeordnet ist, und
wobei die ersten und zweiten gemeinsamen Leitungen (16, 18) mittels einer vierten elektrischen Leitungsschicht gebildet sind, die entweder zur zweiten elektrischen Leitungsschicht oder zu einer der ersten bis dritten elektrischen Leitungsschichten unterschiedlich ist und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist.
14. Integrierte Halbleiterschaltungseinrichtung nach einem der Ansprüche 8 bis 11,
wobei die Verdrahtung innerhalb der als erste Makrozellen (25) arbeitenden Logikschaltungen, die Verdrahtung innerhalb der als zweite Makrozelle (22) arbeitenden internen Schaltungen, die Verdrahtung zwischen den Logikschaltungen (25) und die Verdrahtung zwischen den Logikschaltungen (25) einerseits und den internen Schaltungen (22) andererseits mittels zumindest einer der ersten und zweiten Verdrahtung gebildet wird, wobei die erste Verdrahtung in der zweiten Richtung ausgerichtet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung ausgerichtet und mittels einer zweiten elektrischen Leitungsschicht ausgebildet ist, die zur ersten elektrischen Leitungsschicht unterschiedlich ist,
wobei die ersten bis dritten gemeinsamen Leitungen (16, 18, 20) mittels der zweiten elektrischen Leitungsschicht ausgebildet sind, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (21) mittels einer dritten elektrischen Leitungsschicht gebildet ist, die zur ersten und zweiten elektrischen Leitungsschicht unterschiedlich ist und die auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, wobei jede der Vielzahl der Taktsignalversorgungsleitungen (21) unmittelbar über dem betreffenden Makrozellenlayoutbereich (9) angeordnet ist.
DE19732114A 1996-11-29 1997-07-25 Takttreiberschaltung und eine die Takttreiberschaltung aufweisende integrierte Halbleiterschaltungseinrichtung Expired - Fee Related DE19732114C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8319746A JPH10163458A (ja) 1996-11-29 1996-11-29 クロックドライバ回路及び半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE19732114A1 DE19732114A1 (de) 1998-06-04
DE19732114C2 true DE19732114C2 (de) 2002-01-03

Family

ID=18113712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732114A Expired - Fee Related DE19732114C2 (de) 1996-11-29 1997-07-25 Takttreiberschaltung und eine die Takttreiberschaltung aufweisende integrierte Halbleiterschaltungseinrichtung

Country Status (5)

Country Link
US (1) US5969544A (de)
JP (1) JPH10163458A (de)
KR (1) KR100261901B1 (de)
DE (1) DE19732114C2 (de)
TW (1) TW329562B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191610A (ja) * 1997-12-26 1999-07-13 Hitachi Ltd 半導体集積回路装置
US6157051A (en) * 1998-07-10 2000-12-05 Hilevel Technology, Inc. Multiple function array based application specific integrated circuit
JP2002043550A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 半導体集積装置および半導体集積装置に用いられるクロックドライバ回路の設定配置方法
US6624056B2 (en) * 2000-12-04 2003-09-23 Pts Corporation Methods and apparatus for providing improved physical designs and routing with reduced capacitive power dissipation
KR100799375B1 (ko) * 2001-10-10 2008-01-31 엘지.필립스 엘시디 주식회사 액정표시장치
US9269412B2 (en) 2013-03-05 2016-02-23 Samsung Electronics Co., Ltd. Memory device and method for driving the same
CN113657065B (zh) * 2021-07-20 2023-08-25 长鑫存储技术有限公司 时钟电路、存储器及半导体结构的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418912A2 (de) * 1989-09-22 1991-03-27 Kabushiki Kaisha Toshiba Integrierte Halbleiterschaltungsanordnung
JPH0448779A (ja) * 1990-06-15 1992-02-18 Mitsubishi Electric Corp 半導体集積回路装置
JPH0448778A (ja) * 1990-06-15 1992-02-18 Mitsubishi Electric Corp 半導体集積回路装置
JPH0496251A (ja) * 1990-08-04 1992-03-27 Mitsubishi Electric Corp 半導体集積回路
JPH04113673A (ja) * 1990-09-03 1992-04-15 Mitsubishi Electric Corp ゲートアレイ
US5172330A (en) * 1989-02-08 1992-12-15 Kabushiki Kaisha Toshiba Clock buffers arranged in a peripheral region of the logic circuit area
JPH0714994A (ja) * 1993-06-17 1995-01-17 Fujitsu Ltd 半導体集積回路装置及び基準信号供給方法
JPH0722511A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34363A (en) * 1862-02-11 Improvement in machinery for cleaning cotton
JPS61226943A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 自動配置配線用標準セル
US4975884A (en) * 1989-06-05 1990-12-04 Micron Technology, Inc. Presettable synchronous predecoded counter
JP2826446B2 (ja) * 1992-12-18 1998-11-18 三菱電機株式会社 半導体集積回路装置及びその設計方法
US5452261A (en) * 1994-06-24 1995-09-19 Mosel Vitelic Corporation Serial address generator for burst memory
US5457408A (en) * 1994-11-23 1995-10-10 At&T Corp. Method and apparatus for verifying whether a bitstream received by a field programmable gate array (FPGA) is intended for that FPGA
US5493239A (en) * 1995-01-31 1996-02-20 Motorola, Inc. Circuit and method of configuring a field programmable gate array
US5543730A (en) * 1995-05-17 1996-08-06 Altera Corporation Techniques for programming programmable logic array devices
US5640106A (en) * 1995-05-26 1997-06-17 Xilinx, Inc. Method and structure for loading data into several IC devices
US5608342A (en) * 1995-10-23 1997-03-04 Xilinx, Inc. Hierarchical programming of electrically configurable integrated circuits
US5650734A (en) * 1995-12-11 1997-07-22 Altera Corporation Programming programmable transistor devices using state machines

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172330A (en) * 1989-02-08 1992-12-15 Kabushiki Kaisha Toshiba Clock buffers arranged in a peripheral region of the logic circuit area
EP0418912A2 (de) * 1989-09-22 1991-03-27 Kabushiki Kaisha Toshiba Integrierte Halbleiterschaltungsanordnung
JPH0448779A (ja) * 1990-06-15 1992-02-18 Mitsubishi Electric Corp 半導体集積回路装置
JPH0448778A (ja) * 1990-06-15 1992-02-18 Mitsubishi Electric Corp 半導体集積回路装置
JPH0496251A (ja) * 1990-08-04 1992-03-27 Mitsubishi Electric Corp 半導体集積回路
JPH04113673A (ja) * 1990-09-03 1992-04-15 Mitsubishi Electric Corp ゲートアレイ
JPH0714994A (ja) * 1993-06-17 1995-01-17 Fujitsu Ltd 半導体集積回路装置及び基準信号供給方法
JPH0722511A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR19980041810A (ko) 1998-08-17
DE19732114A1 (de) 1998-06-04
KR100261901B1 (ko) 2000-07-15
US5969544A (en) 1999-10-19
JPH10163458A (ja) 1998-06-19
TW329562B (en) 1998-04-11

Similar Documents

Publication Publication Date Title
EP1252660B1 (de) Bipolartransistor
DE102004014472B4 (de) Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
DE3427285C2 (de)
DE2420759C2 (de) Integrierte Schaltungseinheit mit variierbarer Funktionsgebung
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE2556274C2 (de) Programmierbare logische Schaltung
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0202456B1 (de) In integrierter Technik hergestellter Logik-Array-Baustein
DE69635018T2 (de) Schutz gegen elektrostatische entladung für ein makrozellenfeld
DE3937068A1 (de) Dynamische halbleiterspeicheranordnung
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
DE19732114C2 (de) Takttreiberschaltung und eine die Takttreiberschaltung aufweisende integrierte Halbleiterschaltungseinrichtung
DE3900536A1 (de) Integrierte halbleitervorrichtung mit ein-/ausgangspufferzellen
DE3600207A1 (de) Integrierte halbleitervorrichtung
DE69034088T2 (de) Halbleiteranordnung
DE19749600C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen wie ein Gate-Array oder ein eingebettetes Zellen-Array (embedded cell array ECA), und im einzelnen eine in der integrierten Halbleiterschaltungseinrichtung vorgesehene Takttreiberschaltung
DE3714598C2 (de)
DE3630388C2 (de)
EP0001209A1 (de) Integrierte Halbleiterschaltung
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE4327290C2 (de) Integrierte Halbleiterschaltung
DE19749599C2 (de) Takttreiberschaltung und integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen
DE3917303C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee