DE3600207A1 - Integrierte halbleitervorrichtung - Google Patents
Integrierte halbleitervorrichtungInfo
- Publication number
- DE3600207A1 DE3600207A1 DE19863600207 DE3600207A DE3600207A1 DE 3600207 A1 DE3600207 A1 DE 3600207A1 DE 19863600207 DE19863600207 DE 19863600207 DE 3600207 A DE3600207 A DE 3600207A DE 3600207 A1 DE3600207 A1 DE 3600207A1
- Authority
- DE
- Germany
- Prior art keywords
- elementary
- transistors
- transistor
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Halbleitervorrichtung
und insbesondere sowohl auf einen integrierten, bipolaren Leistungstransistor als auch
auf eine Klasse B-Ausgangsstufe.
Es ist bekannt, bei integrierten Leistungstransistoren die Emitterflächen in mehrere Bereiche zu unterteilen
und diese Bereiche in den Basisflächen unterzubringen, wobei sie geeignet unterteilt sind, um hohe Ausgangsströme
zu erzielen. Die Kollektorbereiche erstrecken sich selbstverständlich parallel zueinander und sind
voneinander durch einen Bereich getrennt, der die Basisfläche und die Emitterfläche enthält, so daß auf diese
Weise Elementartransistoren gebildet werden, die sich nebeneinander erstrecken. In der Praxis werden dadurch
verschachtelte Emitter- und Kollektorflächen erzielt, die eine typische Geometrie bilden, die allgemein als
"Interdigit-Geometrie" bezeichnet wird.
Bei Klasse B-Ausgangsstufen wird diese Geometrie für jeden der beiden Leistungstransistoren, die die Stufe
bilden, wiederholt, so daß zwei solche Interdigit-Strukturen erzielt werden, die im wesentlichen benachbart zueinander
angeordnet sind.
Derartige Strukturen gewährleisten eine erhebliche Verbesserung bei der Stromverstärkung gegenüber anderen
Strukturen, werden jedoch durch das Problem des direkten Sekundärdurchbruchs (Is/b) beeinflußt.
360Ö207
Es ist bekannt, daß der direkte Sekundärdurchbruch die Hauptursache für Ausfälle von Leistungsttransistoren
ist und aufgrund von Spannungsungleichheiten an den Übergängen sowie aufgrund von Temperaturungleichheiten
in den verschiedenen Transistorbereichen auftritt. (Vgl. beispielsweise den Artikel "La rottura secondaria
nei circuiti integrati di potenza" von F. Villa, Elettronica e telecomonicazioni, No. 3, 1984.)
Insbesondere stellt die elektrothermische Wechselwirkung zwischen den verschiedenen Leistungsstreubereichen
der Transistoren das Haupthindernis zum Erlangen einer verbesserten direkten Sekundärdurchbruchsfestigkeit
dar.
Es sind bereits mehrere Lösungen zur Verbesserung der direkten Sekundärdurchbruchsfestigkeit von Transistoren
vorgeschlagen worden. Eine dieser Lösungen besteht in der Verwendung von Widerständen, sogenannten Ballastwiderständen
in Reihe zum Emitter jedes Elementartransistors, wodurch eine negative Rückkopplung aufgebaut
wird, die das Verhalten des Transistors stabilisiert.
Eine weitere, aus der GB-PS 1 467 612 bekannte Lösung besteht darin, daß jeder Elementartransistor beispielsweise
des NPN-Typs durch zwei NPN-Transistoren ersetzt wird, von denen einer den Treibertransistor und der
andere den Ausgangstransistor bildet, die in Kaskoden oder Darlington-Schaltung miteinander verbunden sind
und die geometrisch so angeordnet sind, daß der Ausgangstransistor thermisch mit dem Treibertransistor
eines anderen Transistorpaars verbunden ist anstelle einer Verbindung mit dem zugehörigen Treibertransistor,
um so eine Kompensation thermischer Ungleichheiten zu erzielen.
BAD ORIGINAL
Eine weit wirksamere Verbesserung wird mit der Lösung erzielt, die in der italienischen Patentanmeldung Nr.
21028 A/84 desselben Anmelders beschrieben wird. Gemäß dieser Lösung sind die Basen der Elementartransistoren,
die den Leistungstransistor oder jeden Leistungstransistor einer Ausgangsstufe bilden, anstelle miteinander
kurzgeschlossen zu werden, unabhängig voneinander angeordnet und jede Basis wird mittels einer entsprechenden
Stromquelle gesteuert, die aus einem bipolaren Transistor des PNP-Typs besteht, dessen Kollektor mit den vorbezeichneten
Basen verbunden ist. Dies kann ohne ungenutzte Bereiche durchgeführt werden, indem der Kollektor
des PNP-Treibertransistors der nahegelegenen komplementären
symmetrischen Ausgangsstufe unterteilt wird und dadurch eine Mehrfachkollektor-PNP-Struktur bildet.
Diese Struktur ist in den Fig. 1 und 2 für einen integrierten bipolaren Leistungstransistor dargestellt, während
Fig. 6 einen Aufbau für eine Klasse B-Ausgangsstufe zeigt.
Mittels der aus der genannten Anmeldung bekannten Lösung werden die elektrothermischen Rückwirkungseigenschaften,
die bei üblichen Leistungsstrukturen auftreten, dadurch vermindert, daß die Kollektorstromänderungen
jedes Elementartransistors als Funktion der Temperatur nunmehr ausschließlich von den Änderungen des individuellen
Verstärkungsgrades mit der Temperatur selbst abhängig sind. Diese Änderung beträgt ungefähr 0,5%/°C
und liegt damit erheblich unter der Temperaturänderung des Ic(vbe)' die i™ FsHe kleiner Temperaturbereiche
gleich 8%/°C beträgt.
Die bekannten Lösungen gestatten jedoch nur eine partielle Verminderung des direkten Sekundärdurchbruchs
BAD ORIGINAL
und sind nicht immer frei von Nachteilen. Beispielsweise tritt bei der Verwendung von Ballastwiderständen
eine Zunahme der Sättigungsspannung des Leistungstransistors auf.
Q Aufgabe der vorliegenden Erfindung ist es, eine integrierte
Halbleitervorrichtung zu schaffen, mit der die Wahrscheinlichkeit des Auftretens einer direkten Sekundärdurchbruchserscheinung
drastisch reduziert werden kann und die eine wesentlich höhere Leistung in bezug
auf bekannte Vorrichtungen abgeben kann.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine integrierte Halbleiterschaltung zu schaffen,
die individuell in Elementartransistoren (NPN) und Treiber PNP-Transistoren so anzuordnen ist, daß der
Gesamtaufbau die gleiche oder eine geringfügig größere Fläche einnimmt wie die der bekannten Strukturen.
Diese Aufgabe wird erfindungsgemäß durch eine integrierte
Halbleitervorrichtung gelöst, die mehrere Elementartransistoren enthält, die nebeneinander angeordnet sind
und Emitter-, Basis- und Kollektorflächen aufweisen, wobei sich die Emitterflächen der Elementartransistoren
benachbart zueinander in die dazugehörigen Basisbereiche erstrecken und wobei sich die Kollektorflächen
nebeneinander physikalisch getrennt jedoch elektrisch miteinander verbunden in überlappter Weise mit den Emitterflächen
erstrecken und die dadurch gekennzeichnet ist, daß jeder Elementartransistor von den benachbarten
Transistoren in einem Abstand entfernt ist, der mindestens der halben Breite eines Elementartransistors
entspricht.
BAD ORIGINAL
Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels eines bipolaren Leistungstransistors und
einer Klasse B-Ausgangsstufe soll der der Erfindung zugrundeliegende Gedanke näher erläutert werden. Es
zeigen:
Fig. 1 die Anordnung der Flächen bzw. Bereiche
eines bekannten Leistungstransistors, der entsprechend der italienischen Patentanmeldung
21028 A/84 aufgebaut ist;
Fig. 2 das zugehörige elektrische Schaltbild des Aufbaus gemäß Fig. 1;
Fig. 3 die Anordnung der Flächen bzw. Bereiche eines bipolaren Leistungstransistors
gemäß der vorliegenden Erfindung;
Fig. 4 ein der Anordnung gemäß Fig. 3 entsprechendes elektrisches Schaltbild;
Fig. 5 ein elektrisches Schalbild einer bekannten Klasse B-Ausgangsstufe;
Fig. 6 das elektrische Schaltbild einer Klasse B-Ausgangsstufe, die gemäß der italienischen
Patentanmeldung 21028 A/84 aufgebaut ist
und
und
Fig. 7+8 zwei mögliche Variationen der Flächenanordnungen für den Einsatz des in Fig. 6
dargestellten Aufbaus.
BAD ORIGINAL
W In den Fig. 1 und 2 ist der geometrische Aufbau und das
elektrische Schaltbild eines bipolaren Leistungstransistors dargestellt. Wie dieser Darstellung zu entnehmen
ist, setzt sich der bekannte Transistor aus mehreren gleichförmigen Elementartransistoren zusammen, die mit
der Bezugsziffer 1 versehen sind und die Kollektoren aufweisen, die durch Flächen gebildet sind, die sich
parallel und benachbart zueinander erstrecken und die elektrisch mittels der Metallfläche 3 verbunden sind.
In gleicher Weise bestehen die Emitter der Transistoren 1 aus Bereichen bzw. Flächen, die sich parallel in
einem bestimmten Abstand zueinander erstrecken und mit den Kollektorbereichen überlappen und elektrisch miteinander
mittels der Metallschicht 4 verbunden sind. Zwischen den beiden Bereichen erstreckt sich U-förmig «
die Basisschicht 5. Aufgrund dieser Anordnung wird von einer Interdigit-Struktur gesprochen, wobei jeder Fin- '
ger dieser Anordnung (der mehrere Zellen umfaßt) einen Elementartransistor bildet. Der Transistor gemäß den
Fig. 1 und 2 weist darüber hinaus mehrere Stromquellen auf, die hier durch Transistoren 2 gebildet sind. Wie
insbesondere der Darstellung gemäß Fig. 2 zu entnehmen ist, sind die Basen der Transistoren 1 untereinander
getrennt und jeweils mit einem zugeordneten Kollektor eines Stromquellen-PNP-Transistors 2 erbunden, wobei
die an sich bekannte "Unterkreuzungstechnik" angewendet wird.
In den Fig. 3 und 4 ist ein erfindungsgemäßer bipolarer
Leistungstransistor dargestellt. Der Transistor wird durch mehrere NPN-Transistoren 10 (wobei die Schaltung
gemäß Fig. 4 drei derartige Transistoren enthält) und zugeordnete Stromquellen 11 gebildet, die im vorliegenden
Ausführungsbeispiel aus einem Stromspiegel gebildet
BAD ORIGINAL
- ίο -■...
werden, der aus einem ersten, als Diode geschalteten
Transistor 12 und einem zweiten Transistor 13 zusammengesetzt ist. Ähnlich dem bekannten Aufbau ist die Basis
jedes der Elementartransistoren 10 des NPN-Typs von den anderen Basen getrennt und mit einer entsprechenden
Stromquelle 11 verbunden, die aus PNP-Transistoren besteht.
Diese PNP-Transistoren werden wiederum durch die dargestellte Schaltung angesteuert, die im wesentlichen
aus den Transistoren 14 besteht, um dessen Temperaturempfindlichkeit zu reduzieren.
Gemäß der vorliegenden Erfindung und wie der Darstellung gemäß Fig. 3 zu entnehmen ist, sind die Elementartransistoren
10 nicht mehr nebeneinander sondern voneinander getrennt angeordnet (beispielsweise um 18 mils
(457.2 microns) zwischen den Längs-Symmetrieachsen zweier benachbarter Transistoren), um die elektrothermische
Wechselwirkung zu verringern. In der Praxis wird für das Layout der Anordnung gemäß Fiug. 3 im Hinblick
auf eine konventionelle Interdigit-Struktur jeder zweite Elementartransistor ausgelassen, um den gegenseitigen
Abstand zwischen den verbleibenden Transistoren 10 zu vergrößern. Um nicht den verbleibenden Bereich, der
infolge der Abwesenheit des herausgenommenen Elementartransistors leer bleibt, zu verschwenden, wird derselbe
Bereich für die dortige Anordnung der mit der Bezugsziffer 11 bezeichneten Stromquellen verwendet. Demzufolge
weist die gesamte Anordnung eine Fläche auf, die etwas größer als die der bekannten Vorrichtungen ist,
die jedoch in einem erheblichen Maße die thermische Wechselwirkung zwischen den Elementartransistoren verringert.
Die von den Quellen 11 abgegebenen Ströme können im wesentlichen als gleich zueinander und unbeeinflußt
von den Temperaturänderungen infolge der jeweils angewendeten Ansteuertechnik angesehen werden.
BAD ORIGINAL
In Fig. 3 sind die Metallschichten des Kollektors 15, des Emitters 16 und der Basis 17 im einzelnen dargestellt;
darüber hinaus sind in dieser Figur die elektrischen Verbindungen zwischen den verschiedenen Bereichen,
die die Transistoren 10, 12, 13 und 14 bilden, in teilweise schematischer Weise gezeigt.
ψ Fig. 5 zeigt das entsprechende elektrische Schaltbild
einer bekannten Klasse B-Ausgangsstufe. Das in Fig. 5 dargestellte Schaltbild weist eine obere Stufe 20 und
eine untere Stufe 21 auf, die jeweils aus einem Leistungstransistor 22 und 23 bestehen, deren Basis jeweils
von einer Stromquelle angesteuert wird, die aus einem Stromspiegel besteht, der aus den Transistoren
24a und 25a bzw. 24b und 25 gebildet wird.
Das Schaltbild gemäß Fig. 6 zeigt eine Klasse B-Ausgangsstufe entsprechend dem Gegenstand der genannten
italienischen Patentanmeldung Nr. 21028 A/84, die ebenfalls dem Gegenstand der vorliegenden Erfindung zugrundegelegt
wird. Ähnlich der Schaltung gemäß Fig. 5 setzt sich die Ausgangsstufe der Schaltung gemäß Fig.
aus einer oberen und einer unteren Stufe zusammen. Die obere Stufe enthält den Leistungsstransistor, der durch
mehrere Elementartransistoren 22', 2211, 22'·' ...
gebildet wird, deren Basen von Stromquellen angesteuert werden, die aus den PNP-Transistoren 25a1, 25a11,
25a'11 ... gebildet werden, die zur Bildung eines Stromspiegels
mit einem als Diode geschalteten PNP-Transistor 24a verbunden sind. Ähnlich setzt sich die untere
Stufe aus einem Leistungstransistor zusammen, der durch Elementartransistoren 23', 23' ' , 23"' ... gebildet
wird, deren Basen von Stromquellen angesteuert werden, die sich aus PNP-Transistoren 25b1, 25b11, 25b111 ...
BAD ORIGINAL
zusammensetzen, die zur Bildung eines Stromspiegels mit dem als Diode geschalteten Transistor 24b verbunden
sind. Zur Verdeutlichung des erfindungsgemäßen Konzepts
wird nachstehend Bezug genommen auf die Fig. 7 und 8,
die zwei Ausführungsbeispiele der Flächenanordnungen der Schaltung gemäß Fig. 6 darstellen.
Ij In Fig. 7 ist eine Anordnung der Flächen der Ausgangsstufe
gemäß der vorliegenden Erfindung dargestellt, wobei der Metallbelag aus zwei Metallschichten besteht,
wohingegen in Fig. 8 eine Anordnung mit einer einzelnen Metallschicht dargestellt ist. In den Fig. 7 und 8 sind
die Elementartransistoren 23, die zu der unteren Stufe oder dem unteren Abschnitt der Schaltung gemäß Fig. 6
gehören und die Elementartransistoren 22, die zur oberen Stufe bzw. zum oberen Abschnitt der Schaltung gemäß
Fig. 6 gehören, dargestellt. Wie der Darstellung zu entnehmen ist, sind die Elementartransistoren 22 des oberen
Abschnitts der Schaltung abwechselnd alternierend oder in Zwischenlage mit den Elementartransistoren 23
des unteren Abschnitts der Schaltung angeordnet. In der Praxis wird auch in diesem Fall jeder zweite Leistungstransistor der oberen oder unteren Stufe ausgelassen.
Darüber hinaus sind die individuellen Elementartransistoren oder Finger der beiden Leistungstransistoren
alternierend bzw. in Zwischenlage so angeordnet, daß der aufgrund des Auslassens der entsprechenden Elementartransistoren
verlorene Bereich wiedergewonnen wird. In dieser Anordnung sind die PNP-Treibertransistoren in
der üblichen Weise benachbart zu den entsprechenden Leistungstransistoren angeordnet. In dem Ausführungsbeispiel
gemäß Fig. 7, in dem der Metallbelag unter Verwendung zweier Metallschichten hergestellt ist, sind die
Stromquellen 25a, die zur oberen Stufe gehören und die
BAD ORIGINAL
Stromquellen 25b, die zur unteren Stufe gehören, auf
zwei gegenüberliegenden Seiten des von den Leistungstransistoren eingenommenen Bereichs angeordnet, während
in der Anordnung gemäß Fig. 8 die Stromquellen 25a und 25b beide auf derselben Seite angeordnet und in geeigneter
Weise mit den entsprechenden Elementartransistoren verbunden sind.
Im einzelnen sind in den Fig. 7 und 8 mit den Bezugsziffern 30 und 30' die Metallschichten der Emitter der
Elementartransistoren 22 der oberen Stufe und der Kollektoren
der Elementartransistoren 23 der unteren Stufe, mit den Bezugsziffern 31 und 31" die Metallschichten
der Kollektoren der Elementartransistoren der oberen Stufe und mit den Bezugsziffern 32 und 32'
die Metallschichten der Emitter der Elementartransistoren 23 der unteren Stufe dargestellt.
Die Bezugsziffern 33 und 33' bezeichnen die Basisverbindungen
der Elementartransistoren 22 der oberen Stufe und der Kollektoren der Stromquelle 25a und die Bezugsziffern 34 und 34' die Basisverbindungen der Elementartransistoren
23 der unteren Stufe und der Kollektoren der Stromquelle 25b der unteren Stufe.
/-? Durch diese erfindungsgemäße Anordnung ist es möglich,
sowohl die sich aus der Anordnung gemäß der italienischen Patentanmeldung Nr. 2102 8 A/84 ergebenden Vorteile
als auch die sich aus der einen bestimmten Abstand einhaltenden Anordnung der individuellen Finger oder
Basisflächen jedes die Ausgangsstufe bildenden Leistungstransistors ergebenden Vorteile nutzbar zu
machen. Die alternierende bzw. in Zwischenlage erfolgende Anordnung der Elementartransistoren, die die
BAD ORIGINAL
Leistungstransistoren bilden, ermöglicht es, die Größe der Vorrichtung auf ein Minimum zu reduzieren, so daß
die Vorrichtung insgesamt eine Fläche aufweist, die etwa gleich der bekannter Vorrichtungen ist.
Die erfindungsgemäßen Vorrichtungen arbeiten in gleicher
Weise wie die bekannten Vorrichtungen, jedoch mit dem wesentlichen Vorteil einer drastischen Reduzierung
thermischer Wechselwirkung zwischen den Elementartransistoren. In der Praxios ist bei den erfindungsgemäßen
Vorrichtungen die von jedem Leistungstransistor abgegebene Leistung gleich der Summe der von jedem Elementartransistor
oder Finger der Struktur abgegebenen Leistung. Wird beispielsweise ein bipolarer Leistungstransistor
hergestellt, so ist, wenn die Leistungspegel ρ der individuellen Elementartransistoren, die den Leistungstransistor
bilden, durch die direkte Sekundärdurchbruchserseheinung
auf einen vorgegebenen Wert begrenzt sind, d. h. V^E'is/b (wobei is/b der Kollektorstrompegel
ist, bei dem für eine vorgegebene Kollektor-Emitter-Spannung Vq£ der Elementartransistor ausfällt),
der erfindungsgemäße Leistungstransistor insgesamt in der Lage, eine Leistung P=Vq^1H'is/b abzugeben, wobei N
die Anzahl der den Leistungstransistor bildenden Elementartransistoren ist. In der gleichen Weise ist bei der
Herstellung einer Klasse B-Ausgangsstufe jeder der beiden die Ausgangsstufe bildenden Leistungstransistoren
in der Lage, eine Leistung abzugeben, die gleich der Summe der von den individuellen Elementartransistoren,
die jeden Leistungstransistor bilden, abgegebenen Leistungen ist. Darüber hinaus treten keine Änderungen der
Sättigungsspannung auf.
BAD ORIGINAL
Ein weiterer Vorteil der erfindungsgemäßen Lösung besteht in der möglichen Vereinfachung oder dem Weglassen
von Schaltungen, die normalerweise bei integrierten Schaltungen zum Überlastschutz vorzusehen sind.
Diese Schaltungen dienen dem Zweck, zu verhindern, daß der Leistungstransistor zuviele Verluste macht (SOA
Safe Operating Area). Indem der Sicherheitsbereich gemäß der vorliegenden Erfindung verbreitert wird, ist
es möglich, derartige Schaltungen zu reduzieren bzw. wegzulassen.
Im Falle einer Klasse B-Ausgangsstufe können die Verbindungen auf einer einzelnen Metallschicht mittels geeigneter
Unterkreuzungen oder durch Verwendung zweier Metallschichten hergestellt werden, so daß sich kreuzende
Verbindungen vermieden werden.
Claims (6)
- SGS MICROELETTRONICA S.p.A.,Strada Primosole 50, Catania, ItalienIntegrierte HalbleitervorrichtungAnsprüche/1. Integrierte Halbleitervorrichtung mit mehreren Elementartransistoren bestimmter Breite, die Seite an Seite angeordnet sind und Emitter-, Basis- und Kollektorflächen aufweisen,dadurch gekennzeichnet, daß sich die Emitterflächen der Elenentartransistoren benachbart zueinander in die zugehörigen Basisflächen erstrecken und physikalisch voneinander getrennt und elektrisch miteinander verbunden sind und daß sich die Kollektorflächen benachbart zueinander und physikalisch voneinander getrennt, jedoch elektrisch miteinander verbunden zwischen den Emitterflächen liegend erstrecken, wobei jeder Elementartransistor von den benachbarten Transistoren um einen Abstand entfernt ist, der zumindest gleich der halben Breite eines Elementartransistors ist.DN/sgDipl.-Ing. Günther Eisenführ Dipl.-Ing. Dieter K. Speiser Dr.-Ing. Werner W. Rabus Dipl.-Ing. Detlef Ninnemann Martinistraße 24 D-28OO Bremen 1 Telefon (0421) 32 8037 Telecopierer Telex 02 44020 fepat dBAD ORIGINAL36Ό0207
- 2. Vorrichtung nach Anspruch 1,dadurch gekennzeichnet, daß jeder Transistor von seinen benachbarten Transistoren um einen Abstand entfernt ist, der gleich der Breite eines Transistors ist.
- 3. Vorrichtung nach Anspruch 1 oder 2,dadurch gekennzeichnet, daß zur Bildung eines Leistungstransistors die mehreren Elementartransistoren und mehrere Stromquellen vorgesehen sind, von denen jeweils eine einem Elementartransistor zugeordnet ist und jede Stromquelle einen Anschluß aufweist, der individuell mit der Basisfläche eines Elementartransistors verbunden ist, wobei die Stromquelle zwischen zwei benachbarten Elementartransistoren in dem dazwischen befindlichen Abstand angeordnet ist.
- 4. Vorrichtung nach Anspruch 1 oder 2 zur Bildung einer Klasse B-Ausgangsstufe mit mehreren ersten Elementartransistoren, die Emitter-, Basis- und Kollektorflächen aufweisen und einen ersten Leistungstransistor bilden und mehreren zweiten Elementartransistoren, die Emitter-, Basis- und Kollektorflächen aufweisen und einen zweiten Leistungstransistor bilden, dadurch gekennzeichnet, daß jeder Elementartransistor innerhalb des ersten Leistungstransistors von den benachbarten Inventartransistoren um einen entsprechenden Abstand voneinander entfernt ist und daß jeder Elementartransistor des zweiten Leistungstransistors zwischen benachbarten Elementartransistoren des ersten Leistungstransistors und in dem dazwischen befindlichen Abstand angeordnet ist.BAD ORIGINAL360Ö207
- 5. Vorrichtung nach Anspruch 4,dadurch gekennzeichnet, daß Verbindungen zwischen den Emitter-, Basis- und Kollektorflächen auf einer einzelnen Metallschicht ausgebildet sind.
- 6. Vorrichtung nach Anspruch 4,dadurch gekennzeichnet, daß Verbindungen zwischen den Emitter-, Basis- und Kollektorflächen auf zwei Metallschichten ausgebildet sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8519050A IT1215230B (it) | 1985-01-08 | 1985-01-08 | Diretta. dispositivo a semiconduttore integrato con drastica riduzione dei fenomeni di rottura secondaria |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3600207A1 true DE3600207A1 (de) | 1986-08-21 |
DE3600207C2 DE3600207C2 (de) | 2002-04-11 |
Family
ID=11154125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3600207A Expired - Fee Related DE3600207C2 (de) | 1985-01-08 | 1986-01-07 | Integrierte Halbleitervorrichtung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4682197A (de) |
JP (1) | JP2594783B2 (de) |
DE (1) | DE3600207C2 (de) |
FR (1) | FR2575865B1 (de) |
GB (1) | GB2169447B (de) |
IT (1) | IT1215230B (de) |
NL (1) | NL193883C (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3743204A1 (de) * | 1986-12-30 | 1988-07-14 | Sgs Microelettronica Spa | Leistungstransistor mit verbesserter sicherheit gegen zweiten durchbruch |
DE3802821A1 (de) * | 1988-01-30 | 1989-08-03 | Bosch Gmbh Robert | Leistungstransistor |
DE3802767A1 (de) * | 1988-01-30 | 1989-08-10 | Bosch Gmbh Robert | Elektronisches geraet |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783690A (en) * | 1983-09-06 | 1988-11-08 | General Electric Company | Power semiconductor device with main current section and emulation current section |
IT1197307B (it) * | 1986-09-30 | 1988-11-30 | Sgs Microelettronica Spa | Transistore di potenza con comportamento migliorato e autoprotetto nei confronti della rottura secondaria diretta |
IT1226563B (it) * | 1988-07-29 | 1991-01-24 | Sgs Thomson Microelectronics | Circuito a transistor di potenza integrato comprendente mezzi per la riduzione delle sollecitazioni termiche |
IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
US5488252A (en) * | 1994-08-16 | 1996-01-30 | Telefonaktiebolaget L M Erricsson | Layout for radio frequency power transistors |
US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
US5804867A (en) * | 1996-10-02 | 1998-09-08 | Ericsson Inc. | Thermally balanced radio frequency power transistor |
SE522892C2 (sv) * | 1999-09-28 | 2004-03-16 | Ericsson Telefon Ab L M | En förstärkarkrets för att förstärka signaler |
US6611172B1 (en) * | 2001-06-25 | 2003-08-26 | Sirenza Microdevices, Inc. | Thermally distributed darlington amplifier |
US6583663B1 (en) * | 2002-04-22 | 2003-06-24 | Power Integrations, Inc. | Power integrated circuit with distributed gate driver |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276516A (en) * | 1979-07-26 | 1981-06-30 | National Semiconductor Corporation | Thermal stress reduction in IC power transistors |
GB2133619A (en) * | 1982-12-17 | 1984-07-25 | Philips Nv | Semiconductor power device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3225261A (en) * | 1963-11-19 | 1965-12-21 | Fairchild Camera Instr Co | High frequency power transistor |
NL7405237A (nl) * | 1974-04-18 | 1975-10-21 | Philips Nv | Parallelschakelen van halfgeleidersystemen. |
JPS5165585A (de) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
US4371792A (en) * | 1980-07-24 | 1983-02-01 | National Semiconductor Corporation | High gain composite transistor |
JPS57138174A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Semiconductor device |
-
1985
- 1985-01-08 IT IT8519050A patent/IT1215230B/it active
- 1985-12-23 US US06/812,109 patent/US4682197A/en not_active Expired - Lifetime
- 1985-12-28 JP JP60299819A patent/JP2594783B2/ja not_active Expired - Lifetime
-
1986
- 1986-01-03 NL NL8600005A patent/NL193883C/nl not_active IP Right Cessation
- 1986-01-03 FR FR868600064A patent/FR2575865B1/fr not_active Expired - Lifetime
- 1986-01-03 GB GB08600052A patent/GB2169447B/en not_active Expired
- 1986-01-07 DE DE3600207A patent/DE3600207C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276516A (en) * | 1979-07-26 | 1981-06-30 | National Semiconductor Corporation | Thermal stress reduction in IC power transistors |
GB2133619A (en) * | 1982-12-17 | 1984-07-25 | Philips Nv | Semiconductor power device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3743204A1 (de) * | 1986-12-30 | 1988-07-14 | Sgs Microelettronica Spa | Leistungstransistor mit verbesserter sicherheit gegen zweiten durchbruch |
DE3802821A1 (de) * | 1988-01-30 | 1989-08-03 | Bosch Gmbh Robert | Leistungstransistor |
DE3802767A1 (de) * | 1988-01-30 | 1989-08-10 | Bosch Gmbh Robert | Elektronisches geraet |
Also Published As
Publication number | Publication date |
---|---|
IT8519050A0 (it) | 1985-01-08 |
NL193883C (nl) | 2001-01-03 |
GB8600052D0 (en) | 1986-02-12 |
NL193883B (nl) | 2000-09-01 |
FR2575865B1 (fr) | 1991-05-03 |
IT1215230B (it) | 1990-01-31 |
JP2594783B2 (ja) | 1997-03-26 |
FR2575865A1 (fr) | 1986-07-11 |
DE3600207C2 (de) | 2002-04-11 |
JPS61163656A (ja) | 1986-07-24 |
GB2169447A (en) | 1986-07-09 |
GB2169447B (en) | 1988-09-07 |
US4682197A (en) | 1987-07-21 |
NL8600005A (nl) | 1986-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
EP0028797B1 (de) | Thyristor mit verbessertem Schaltverhalten und Verfahren zu seinem Betrieb | |
DE3834841C2 (de) | Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte | |
DE2311915A1 (de) | Verfahren zur herstellung von integrierten mos-scha'tkreisen | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE3037431A1 (de) | Verfahren zur herstellung von elektrisch programmierbaren festwertspeichern in mos-technologie | |
DE2556274A1 (de) | Logische schaltung hoher schaltungsdichte | |
EP0039943B1 (de) | Thyristor mit steuerbaren Emitterkurzschlüssen und Verfahren zu seinem Betrieb | |
DE1639254A1 (de) | Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung | |
DE3600207A1 (de) | Integrierte halbleitervorrichtung | |
DE2554612A1 (de) | Integrierte halbleiterschaltung | |
DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
EP0052860A2 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE3148323A1 (de) | Halbleiterschaltung | |
DE10314516A1 (de) | Halbleiter-Bauelement | |
DE3635729A1 (de) | Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung | |
DE10247431A1 (de) | Halbleitervorrichtung | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE3017750C2 (de) | Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor | |
DE3003911C2 (de) | Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand | |
DE2822166C2 (de) | ||
DE3743204C2 (de) | Leistungstransistor mit verbesserter Sicherheit gegen zweiten Durchbruch | |
DE2263075C3 (de) | Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung | |
DE2101279C2 (de) | Integrierter, lateraler Transistor | |
DE1614250B2 (de) | Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/10 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |