JPS61163656A - 集積半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背断 この発明は集積半導体素子に関する。より詳細には、こ
の発明は集積バイポーラ電力トランジスタおよびＢ級出
力段の両方に関する。

公知のとおり、エミッタ区域を複数個の領域に分け、後
者を、高出力電流を得るように適当に再分されたベース
区域内で適合させることは、集積電力トランジスタの常
套手段である。もちろん、コレクタ領域は相互に平行に
延在し、かつベース区域およびエミッタ区域を含む区域
によつＣ相互に分離されており、このようにして相互に
近接して延在する基本トランジスタを形成している。実
際には、したがって、［インターディジット型ジオメト
リ−」と呼ばれる典型的なジオメトリ−を形成するイン
ターリーブ（１ｎｔｅｒｌｅａｖｅｄ　）されたエミッ
タおよびコレクタ区域が得られる。

Ｂ級出力段については、このジオメトリ−は段を構成す
る２つの電力トランジスタの各々に繰返され、一般に相
互に近接して置かれる２つのこのようなインターディジ
ット型構造を得る。

この種の構造は他の構造に対して高電流利得において明
らかな改良を与えるが、しかし、直接２次破壊（１＝／
Ｐ）の問題に影響される。

公知のとおり、直接２次破壊は電力トランジスタの故障
の主たる原因であり、かつ接合での電圧の非均等性と、
トランジスタの異なった区域での潤度の非均等性による
ものである（以下の論文を参照されたい°Ｌ　ａ　ｒｏ
ｔｔｕｒａ　５ｅｃｏｎｄａｒｉａ　ｎｅｔ　ｃｔｒｃ
ｕｉｔｌ　Ｉｎｔｅｇｒａｔｌ旧ｐＯ℃ｅｎｚａ”　Ｆ
　、　Ｖ　１ｌｌａ、　Ｅ　Ｉｅｔｔｒｏｎｉｃａ　　
ｅ　　ｔｅｌｅｃｏｍｕｎｔｃａｚｉｏｎｉ、　　Ｎｏ
、３．　１９８４　　）　　。

詳細には、より良い直接２次破壊の強度を達成するため
の主要な障害は、トランジスタの異なった電力消散区域
間の電熱の相互作用に関する。

トランジスタの直接２次破壊強度を改良するためにいく
つかの解決策が既に提案されてきた。詳細には、安定抵
抗と呼ばれる、各基本トランジスタのエミッタと直列の
抵抗を利用してその作用を安定さぼる負のフィードバッ
クを導入することからなる解決策があった。

別の既知の解決策（英国特許第１４６７６１２号を参照
せよ）は、各基本トランジスタ、すなわちＮＰＮ型、を
ＮＰＮトランジスタの対と置換えることからなり、対の
一方は駆動トランジスタを形成しかつ他方は出力トラン
ジスタを形成して、相互にカスコード接続されるかまた
はダーリントン形状であって、出力トランジスタがそれ
自身の対ではなく別の対の駆動トランジスタと熱で結合
されるような形態で配置され、そのために熱の不均衡の
補償を獲得する。

明らかにより実質的な改良が、同じ出願人によるイタリ
ア特許出願第２１０２８　　Ａ／８４号に示された解決
策によって達成される。この解決策に従えば、電力トラ
ンジスタを形成する基本トランジスタまたは出力段にお
ける全電力トランジスタのベースは一緒に短絡される代
わりに、相互に独立しており、かつそれらの各々はその
コネクタが前述のベースに接続されたＰＮＰ型バイポー
ラトランジスタによって建造されたそれぞれの電流源に
よって制御されている。これは近接した相補的な対称の
出力段のＰＮＰ駆動トランジスタのコレクタを再分し、
かつこうして多数コレクタのＰＮＰ構造を形成すること
によって、区域を浪費することなく為遂げられてもよい
。この構造は第１゜図および第２図において集積バイポ
ーラ電力トランジスタについて示され、第６図において
Ｂ級出力段について示されている。

引用された出願から知られる解決策のお陰で、伝統的な
電力構造において起こったこれらの電熱型の再生現象は
、湿度の関数としての各基本トランジスタのコレクタ電
流の変動が今や温度そのものについての個々の利得の変
動のみに依存することで、減少しＩＣ０この変動は約０
．５％／度であり、また従って、小さい温度範囲の場合
には８％、・７度に等しい−■ｃ　（Ｖａｉ）の瀉度変
肋よりもかなり低い。

しかしながら、公知の解決策は直接２次破壊の部分的低
減を可能に、するのみであり、かつ常に不利益がないと
は限らない。たとえば、安定抵抗が利用された場合、電
力トランジスタの飽和電圧に増加が起きる。

発明の要約 この状況からみて、この発明の目標は直接２次破壊現象
の発生を決定的に減少させ得る集積半導体素子を提供す
ることである。

この目標内で、この発明の特定の目的は公知の素子に関
して認め得るほどに高い電力を供給可能な集積半導体素
子を提供することである。

この発明の別の目的は、個々の基本トランジスタ（ＮＰ
Ｎ）およびいかなる駆動ＰＮＰの配置が、全体としての
構造が伝統的な構造と同じかまたはわずかに大きな区域
を占めるような、集積半導体素子を提供することである
。

示された目標、＊説された、およびこれ以降明らかにな
る他の目的は、この発明に従った集積半導体素子によっ
て為遂げられ、これは互いに横に並んで配置されエミッ
タ、ベースおよびコレクタ区域を有する複数個の基本ト
ランジスタを含み、ここで前記基本トランジスタの前記
エミッタ区域は関連のベース区域において互いに近接し
て延在し、かつ物理的に分離され電気的に接続されてお
り、かつコレクタ区域は前記エミッタ区域とインターリ
ーブされた様式で互いに近接して延在し、物理的に分離
され、しかし電気的に接続されており、すべての基本ト
ランジスタが近接のトランジスタから少なくとも１基本
トランジスタの幅の２分の１に等しい距離だけ間隔をあ
けられて４）ることを特徴とする。

さらなる特徴および利点は添付の図面で限定ではなく例
示のために示された、バイポーラ電力トランジスタおよ
びＢ級出力段に関する好ましい、しかしそれのみに限ら
れない実施例の説明からより明確になるであろう。

好ましい実施例の説明 第１図および第２図はバイポーラ電力トランジスタに関
する公知の図を示す。見られるとおり、その公知のトラ
ンジスタは、平行にかつ互いに近接して延在する区域に
よって形成され、かつ金属３によって電気的に接続され
たコレクタを有する、参照数字１で表わされる多数の類
似の基本トランジスタからなる。同様にトランジスタ１
のエミッタはある距離をおいて平行に延在しコレクタ領
域とインターリーブされた区域を含み、かつ金属層４に
よって電気的に一緒に接続されている。２つの金属化部
の間にＵ型の形状のベース金属層５が延在する。その配
置のためにこの構造はインターディジット型と呼ばれ、
（複数個のセルを含む）各フィンガは基本トランジスタ
を形成する。第１図および第２図に従ったトランジスタ
はさらに、トランジスタ２によってここで形成された複
数個の電流源からなる。第２図においてより詳細に見ら
れるように、トランジスタ１のベースは相互に分離され
、かつ各々は、技術分野において公知の「りＯスアンダ
ーＪ　（ｃｒｏｓｓｕｎｄｅｒ）技術を用いた電流源Ｐ
ＮＰＩ−ランジスタ２の関連のコレクタに接続されてい
る。

第３図および第４図は代わって、この発明に従ったバイ
ポーラ電力トランジスタを示す。見られるように、構造
は再び複数個のＮＰＮトランジスタ１０（たとえば第４
図の回路は３つのこのようなトランジスタを含む）およ
びダイオード接続された第１のトランジスタ１２と第２
のトランジスタ１３から形成された電流ミラーからなる
関連の電流源１１から形成されている。公知の構造と同
様に、ＮＰＮ型の基本トランジスタ１０の各々のベース
は他のベースから分離され、かつＰＮＰトランジスタか
らなるそれぞれの電流源１１に接続されている。このよ
うなＰＮＰは順に、その温度に対する感度を減じるため
に、実質的にトランジスタ１４からなる示された回路を
介して電流で駆動される。

この発明に従って、また第３図から推論できるように、
基本トランジスタ１０は、電熱の相互作用を減じるため
に、もはや相互に近接して配置されておらず、相互に間
隔をあけられている（たとえば２つの近接したトランジ
スタの縦の対称軸間で１８ミル（１５７，２ミクロン）
である）。実際には、第３図のレイアウトでは、従来の
［インターディジット型の」構造に関連して、２個の基
本トランジスタごとに１つが除去されて、残りのトラン
ジスタ１０の間の相互の距離を増加させる。

除去された基本トランジスタの不在によって空にされた
区域を浪費しないため、この同じ区域はそこに１１で示
される電流源を配置するために用いられる。結果として
、全体としての素子は公知の素子のそれよりもほんの少
し大きい区域を有するが、しかしながら、基本トランジ
スタ間の熱の相互作用を大きな範囲にわたって低減する
。電流源１１から供給される電流は当然相互に等しく、
かつ採用された特定の駆動のために温度の変動に影響さ
れないと考えてもよい。

第３図にはコレクタ１５．エミッタ１６、およびベース
１７の金属層が詳細に示されてより、さらに、この図に
は、トランジスタ１０．１２，１３および１４を形成す
る異なった区域の間の電気的接続が一部概略的に示され
ている。

第５図は公知の型のＢ級出力段の等価電気回路を示す、
見られるように、第５図に示された回路は各々電力トラ
ンジスタ２２および２３からなる上の段２０Ｉ３よび下
の段２１を有し、これらはそれぞれトランジスタ２４ａ
と２５ａおよび２４ｂと２５ｂによって形成された電流
ミラーからなるｉｗＷｔ源によってそれぞれにベース制
御されている。

第６図の回路は引用されたイタリア特許出願第２１０２
８　　Ａ／８４号に従った、かつこの発明にも有効なり
級出力段を示す。第５図の回路と同様に、第６図に従っ
た出力段も上の段と下辺段からなる。上の段はＰＮＰト
ランジスタ２４ａに接続されたトランジスタＰＮＰ２５
ａ　’　、２５ａ　″、２５ａ“′、・・・の電流ミラ
ーからなる電流源によってベースυ１１１１された複数
個の基本トランジスタ２２’　、２２”　、２２”’・
・・によって形成された電力トランジスタを含む。同様
に下の段はダイオード接続されたトランジスタ２４ｐに
接続されたＰＮＰトランジスタ２５ｂ　’　、２５ｂ　
、２５ｂ”・・・の電流ミラーからなる電流源によって
ベース制御された基本トランジスタ２３’　、２３”　
、２３″・・・によって形成された電力トランジスタか
らなる。

またこの場合、発明の概念を認めるために、第６図に関
連した区域の配置の２つの変形を示した第７図および第
８図を参照しなければならない。

第７図にはこの発明に従った出力段の区域の配置が示さ
れ、ここで金属化は２つの金属層を用いてなされており
、一方第８図には単一の金属層の配置が示される。詳細
な第７図および第８図においては、第６図の回路の下の
段または部分に関する基本トランジスタ２３および、第
６図の上の段または部分に関するトランジスタ２２が示
されている。見られるように１回路上部の基本トランジ
スタ２２は回路の下部に関連した基本トランジスタ２３
と選択的にインターリーブされて配置されている。実際
にはこの場合においてさえも上のまたは下の段の各々の
電力トランジスタについて、２つおきに１つの基本トラ
ンジスタから除去されている。さらに、基本トランジス
タの除去のために失われた区域を回復するために１個々
の基本トランジスタ、または２つの電力トランジスタの
フィンガがインターリーブされている。この配置では、
駆動トランジスタＰＮＰはそれぞれの電力トランジスタ
に近接した通常の態様で配置されている。金属化が２つ
の金属層を用いてなされている第７図の実施例において
は、上の段に関連した電流源２５ａと下の段に関連した
電流源２５ｂは、電力トランジスタによって占められた
区域の２個の対向側面上に配置され、一方第８図では、
Ｍ流源２５ａおよび２５ｂは両方とも同じ側に配置され
、かつそれぞれの基本トランジスタに適切に接続されて
いる。

第７図および第８図においてさらにかつ詳細には、参照
数字３０および３０′は上の段の基本トランジスタ２２
のエミッタおよび下の段の基本トランジスタ２３のコレ
クタの金属層を示し、３１および３１′は上の段の基本
トランジスタ２２のコレクタの金属層を示し、かっ３２
および３２′は下の段の基本トランジスタ２３のエミッ
タの金１１１１１を示す。

これらの第７図および第８図において、参照数字３３お
よび３３′は上の段の基本トランジスタ２２のベース接
続と電流源２５ａのコレクタのそれを示し、かつ３４お
よび３４′は下の段の基本トランジスタ２３のベース接
続と下の段の電流源２５ｂのコレクタのそれを示す。

選択された配置のお陰で、引用されたイタリア特許出願
筒２１０２８　　Ａ／８４号に示された解決策を使用す
ることにより与えられる利点とともに、出力段を構成す
る個々のフィンガまたは各電力トランジスタのベース区
域を与えられた範囲で間隔をあけることによっ〔与えら
れる利点を利用することが可能である。電力トランジス
タを構成する基本トランジスタのインターリーブされた
配置は、素子の大きさを最小まで低減することを可能に
し、かつ全体としての素子は公知の素子のそれとほぼ等
しい区域を有するであろう。

この発明に従った素子は基本トランジスタ間の熱の相互
作用の歇底的な減少という重要な利点を備えて、先行技
術に従ったそれらと同様の態様で動作する。この発明に
従った素子の実行に際しては、各電力トランジスタから
供給される電力は各基本トランジスタまたは構造のフィ
ンガによって供給される電力の和に等しい。たとえば、
バイポーラ電力トランジスタが建造される際に、もしも
電力トランジスタを形成する個々の基本トランジスタの
電力レベルｐが直接２次破壊現象によって与えられた値
、たとえば■。ｃ、ｌｓ／ｋ（ｔ５７／しは与えられた
コレクターエミッタ電圧ＶＣＥで基本トランジスタの故
障が生じるコレクタ電流のレベルである）に限定される
と、この発明に従った電力トランジスタは全体として、
電力Ｐ＝ＶｃＥ、Ｎ、ｌｓ／ｋを供給することが可能で
あり、Ｎは電力トランジスタそのものを形成する基本ト
ランジスタの数である。同様にＢ吸出力段が建造される
場合において、出力段を形成する２つの電力トランジス
タの各々は各電力トランジスタを形成する個別の基本ト
ランジスタによって供給される電力の和に等しい電力を
供給することが可能である。加えて、飽和電圧は変化を
被らない。

別の利点は過負荷保護のために通常集積回路において用
いられている回路の可能な簡潔化または除去に関する。

前記回路は実際、電力トランジスタが過度の消散（ＳＯ
Ａ　　安全動作区域）の状態になることを防ぐ目的を有
する。この発明に従って安全区域を拡げることにより、
このような回路を減少したりあるいは除去することが可
能である。

Ｂ吸出力段の場合には、接続は適当なりロスアンダーに
よって単一の金属層上に作られてもよく、または２つの
ｔＬ属層を用いて作られてもよく、このようにして接続
における交差を避ける。

この発明は発明の概念の範囲から逸脱することなしに、
様々な修正や変更を受けやすい。

さらに、すべての要素は技術的な同等物に置換えられて
もよい。

【図面の簡単な説明】

第１図はイタリア特許出願２１０２８　　Ａ／８４号に
従って建造された公知の型の電力トランジスタの区域の
配置を示す。 第２図は第１図の構造の等価電気回路を示す。 第３図はこの発明に従って建造されたバイポーラ電力ト
ランジスタの区域の配置を示す。 第４ＷＪはＭ３図の配置の等価電気回路を示す。 第５図は公知の型のＢ吸出力段の等価電気回路を示す。 第６図はイタリア特許出願筒２１０２８　　Ａ、／８４
号に従って建造されたＢ吸出力段の等ｌ１ｌｊ電気回路
を示す。 第７図および第８図はこの発明に従った、第６図に示さ
れた構造の実現のための区域配置の２つの可能な変形を
示す。 図において１は複数個の基本トランジスタ、２は複数個
の電流源、３はコレクタを電気的に接続する金属、４は
エミッタを電気的に接続する金属、１０は複数個の基本
トランジスタ、１１は複数個の電流源、２２は第１の電
力トランジスタ、２３は第２の電カドランシタである。

Claims (1)

1. 【特許請求の範囲】 （１）ある幅を有し、横に並んで位置づけられ、かつエ
   ミッタ、ベース、およびコレクタ区域を備えた複数個の
   基本トランジスタを含み、前記基本トランジスタの前記
   エミッタ区域は関連のベース区域内で相互に近接して延
   在し、かつ物理的に分離され電気的に接続されており、
   かつコレクタ区域は前記エミッタ区域とインターリーブ
   された様式で、互いに近接して延在し、かつ物理的に分
   離されしかし電気的に接続されており、各基本トランジ
   スタは近接のトランジスタから少なくとも１基本トラン
   ジスタの幅の２分の１に等しい距離で間隔をあけられて
   いる、集積半導体素子。 （２）すべてのトランジスタが１トランジスタの幅に等
   しい距離で、その近接のトランジスタから間隔をあけら
   れている、特許請求の範囲１項に記載の素子。 （３）前記複数個の基本トランジスタと、各基本トラン
   ジスタについて１つの、複数個の電流源を含む電力トラ
   ンジスタを形成し、前記電流源が１基本トランジスタの
   前記ベース区域に個別に接続された端子を有し、前記電
   流源が２つの近接した基本トランジスタの間に、その間
   に含まれる前記距離の中に配置されている、特許請求の
   範囲第１項または第２項に記載の素子。 （４）Ｂ級出力段を形成し、 かつ前記エミッタ、ベース、およびコレクタ区域を有し
   第１の電力トランジスタを形成する第１の複数個の前記
   基本トランジスタと、前記エミッタ、ベース、およびコ
   レクタ区域を有し第２の電力トランジスタを形成する第
   ２の複数個の前記基本トランジスタとを含み、 前記第１の電力トランジスタ内の各基本トランジスタが
   、同じ複数個の前記間隔で、近接した基本トランジスタ
   から間隔をあけられており、前記第２の電力トランジス
   タ内の各基本トランジスタが前記第１の電力トランジス
   タ内の２つの近接した基本トランジスタ間に、その間に
   含まれる前記間隔内に配置されていることを特徴とする
   、特許請求の範囲第１項または第２項に記載の素子。（
   ５）単一の金属層上に形成されたエミッタ、ベース、お
   よびコレクタ区域間の接続を含む、特許請求の範囲第４
   項に記載の素子。 （６）２つの金属層上に形成された前記エミッタ、ベー
   ス、およびコレクタ区域間の接続を含む、特許請求の範
   囲第４項に記載の素子。