JPS58147065A - 大容量トランジスタ - Google Patents
大容量トランジスタInfo
- Publication number
- JPS58147065A JPS58147065A JP57029295A JP2929582A JPS58147065A JP S58147065 A JPS58147065 A JP S58147065A JP 57029295 A JP57029295 A JP 57029295A JP 2929582 A JP2929582 A JP 2929582A JP S58147065 A JPS58147065 A JP S58147065A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- electrode
- lead wire
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は一つの半導体板に複数のエミッタ領域が設けら
れ、それら゛−6s並列接続されている大容量トランジ
スタに関する。
れ、それら゛−6s並列接続されている大容量トランジ
スタに関する。
第1図はそのようなトランジスタの平面図、第等価回路
図を示し、第1図においてシ リコン板lは下面側から=レクタ領域、ベース領域を有
し、ベース領域内に選択拡散によりエミッタ領域が設け
られ、ベース、領域にベース電極2が、エミッタ領域に
エミッタ電極3がそれぞれ被着されている。ベース電極
2にはベースリード線4が接続され、また各エミッタ電
極3にはそれぞれ工1さツタリード線5が接続され、エ
ミッタ端子′Eにまとめられている。しかしこのような
トランジスタには次の問題点がある。
図を示し、第1図においてシ リコン板lは下面側から=レクタ領域、ベース領域を有
し、ベース領域内に選択拡散によりエミッタ領域が設け
られ、ベース、領域にベース電極2が、エミッタ領域に
エミッタ電極3がそれぞれ被着されている。ベース電極
2にはベースリード線4が接続され、また各エミッタ電
極3にはそれぞれ工1さツタリード線5が接続され、エ
ミッタ端子′Eにまとめられている。しかしこのような
トランジスタには次の問題点がある。
(1) 拡散のばらつきにより各エミッタにおいて特
に電流増幅率hFlのばらつきがあると電流の分担の不
均衡を生じ゛、一つのエンツタ領域に電流集中を起こし
て破壊に至りやすい。
に電流増幅率hFlのばらつきがあると電流の分担の不
均衡を生じ゛、一つのエンツタ領域に電流集中を起こし
て破壊に至りやすい。
(2)第1図から分かるようにエミッタリード線の長さ
に差があるためリード線による抵抗値に大小が出来、リ
ード線の短い方に電流が流れやすくなり、そのエミッタ
部分が破壊しやすい。
に差があるためリード線による抵抗値に大小が出来、リ
ード線の短い方に電流が流れやすくなり、そのエミッタ
部分が破壊しやすい。
゛個別素子のトランジスタを並列接続する場合、このよ
うなエミッタ電流の不均衡を阻止するには各トランジス
タのエミッタにエミッタバランス抵抗を付加することが
有効であることは知られている。しかし一つの半導体板
に複数のエミッタ領域が設けられる大容量トランジスタ
にそのような抵抗を接続することは実際上不可能である
。
うなエミッタ電流の不均衡を阻止するには各トランジス
タのエミッタにエミッタバランス抵抗を付加することが
有効であることは知られている。しかし一つの半導体板
に複数のエミッタ領域が設けられる大容量トランジスタ
にそのような抵抗を接続することは実際上不可能である
。
本楯明はそのような大容量トランジスタにおいて、半導
体板内に←仔衾→曜工にツタバランス抵抗を付加した構
造を提供することを目的とする。
体板内に←仔衾→曜工にツタバランス抵抗を付加した構
造を提供することを目的とする。
この目的は、それぞれのエミッタ領域に被着されるエミ
ッタ電極がベース領域に近い部分とその部分と間−を介
して分離されたペース領域より遠い部分とからなり、そ
のベース領域より遠い部分にリード線が接続されること
により達成される。
ッタ電極がベース領域に近い部分とその部分と間−を介
して分離されたペース領域より遠い部分とからなり、そ
のベース領域より遠い部分にリード線が接続されること
により達成される。
以下図を引用して本発明の実施例について説明する。第
3図は本発明暴こよる一つのエミッタ電極およびその近
傍、第4図は第3図めA−A線断面図を示している。P
形ベース領域11の中に拡散によってN形エンツタ領域
12が設けられ、表面には両領域の境界のPN接合を保
映す、る絶縁1113を除いてベース電極2およびエミ
ッタ電極が被着されている。エミッタ電極は狭い幅の間
11i114によって分離された外周部31と中央部3
2に分れている。エミッタリード@5はこの中央部32
に、例えばワイヤボンディングによって接続されている
。このような構造のトランジスタにおいては第4図の破
線で囲まれた部分を拡大した第5図に示すようにベース
領域11からエミッタ領域12へ流れるニオツタ電流6
は、−且エミッタ電極の外周部31に入るが、間隙14
の部分では再びその下側のエミッタ領域12に入り中央
部32を経てリード線5に流れる。従って間l!l14
の下側で拡散抵抗7を経由する。これによりこのような
エミッタ電極を複数備えたトランジスタの等価回路は第
6図に示す゛ようになり、拡散抵抗7によりエミッタバ
ランス抵抗8が形成される。拡散抵抗7の抵抗値はニオ
ツタ領域12のシート抵抗、間1114の幅、長さによ
って決才るので適宜調整できる。
3図は本発明暴こよる一つのエミッタ電極およびその近
傍、第4図は第3図めA−A線断面図を示している。P
形ベース領域11の中に拡散によってN形エンツタ領域
12が設けられ、表面には両領域の境界のPN接合を保
映す、る絶縁1113を除いてベース電極2およびエミ
ッタ電極が被着されている。エミッタ電極は狭い幅の間
11i114によって分離された外周部31と中央部3
2に分れている。エミッタリード@5はこの中央部32
に、例えばワイヤボンディングによって接続されている
。このような構造のトランジスタにおいては第4図の破
線で囲まれた部分を拡大した第5図に示すようにベース
領域11からエミッタ領域12へ流れるニオツタ電流6
は、−且エミッタ電極の外周部31に入るが、間隙14
の部分では再びその下側のエミッタ領域12に入り中央
部32を経てリード線5に流れる。従って間l!l14
の下側で拡散抵抗7を経由する。これによりこのような
エミッタ電極を複数備えたトランジスタの等価回路は第
6図に示す゛ようになり、拡散抵抗7によりエミッタバ
ランス抵抗8が形成される。拡散抵抗7の抵抗値はニオ
ツタ領域12のシート抵抗、間1114の幅、長さによ
って決才るので適宜調整できる。
以上述べたように本発明は複数のエミッタ領域を有する
大容量トランジスタの各エミッタ領域に流れるエミッタ
電流の不均衡を、各エミッタ領域にエミッタバランス抵
抗を内蔵せしめることによって阻止したものであり、エ
ミッタ部分の破壊の虞がなく信頼性高い大容量トランジ
スタを得るのに極めて有効である・な8上述の実施例で
はNPNトランジスタであるが、PNP)ランジスタも
同様に実施できる。
大容量トランジスタの各エミッタ領域に流れるエミッタ
電流の不均衡を、各エミッタ領域にエミッタバランス抵
抗を内蔵せしめることによって阻止したものであり、エ
ミッタ部分の破壊の虞がなく信頼性高い大容量トランジ
スタを得るのに極めて有効である・な8上述の実施例で
はNPNトランジスタであるが、PNP)ランジスタも
同様に実施できる。
[1図は従来の大容量トランジスタの一例の半導体板平
面図、第2図はその等価回路図、第3図は本発明の一実
施例のエミッタ電極部の平面図、第4図は第3図のA−
A線断面図、第5図は第3図の破線で囲んだ部分の拡大
図、第6図は本発明による大容量トランジスタの等価回
路図である。 11・・ぺ−x領域、12・・・エンツタ領域、14・
・・間隙、31・・・二きツタ電極外周部。 32・・・ニオツタ電極中央部。 71 図 ′7F 2 図 ;/P3図 74 図 オ6図
面図、第2図はその等価回路図、第3図は本発明の一実
施例のエミッタ電極部の平面図、第4図は第3図のA−
A線断面図、第5図は第3図の破線で囲んだ部分の拡大
図、第6図は本発明による大容量トランジスタの等価回
路図である。 11・・ぺ−x領域、12・・・エンツタ領域、14・
・・間隙、31・・・二きツタ電極外周部。 32・・・ニオツタ電極中央部。 71 図 ′7F 2 図 ;/P3図 74 図 オ6図
Claims (1)
- 1)一つの半導体板に複数のエミッタ領域が設けられ、
該エミッタ領域が並列接続されるものにおいて、それぞ
れのニオツタ領域に被着されるニオツタ電極がベース領
−に近い部分と該部分と間隔を介して分離暴れたベース
領域より遠い部分とからなり、#ヘニ玉領域より遠い部
分にリード線が接続されたことを特徴とする大容量トラ
ンジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57029295A JPS58147065A (ja) | 1982-02-25 | 1982-02-25 | 大容量トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57029295A JPS58147065A (ja) | 1982-02-25 | 1982-02-25 | 大容量トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58147065A true JPS58147065A (ja) | 1983-09-01 |
Family
ID=12272245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57029295A Pending JPS58147065A (ja) | 1982-02-25 | 1982-02-25 | 大容量トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58147065A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1679745A2 (en) * | 2005-01-10 | 2006-07-12 | Velox Semiconductor Corporation | Package for gallium nitride semiconductor devices |
-
1982
- 1982-02-25 JP JP57029295A patent/JPS58147065A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1679745A2 (en) * | 2005-01-10 | 2006-07-12 | Velox Semiconductor Corporation | Package for gallium nitride semiconductor devices |
EP1679745A3 (en) * | 2005-01-10 | 2013-01-09 | Power Integrations, Inc. | Package for gallium nitride semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4012764A (en) | Semiconductor integrated circuit device | |
US4500900A (en) | Emitter ballast resistor configuration | |
US3994010A (en) | Hall effect elements | |
JPS58147065A (ja) | 大容量トランジスタ | |
JPH0712045B2 (ja) | 電流検出素子 | |
JP2000235997A (ja) | 半導体装置 | |
JPH0475371A (ja) | 半導体集積回路 | |
JP2953623B2 (ja) | プレーナ型サイリスタ | |
JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
JPH01266762A (ja) | Npn型スイッチング・トランジスタ | |
JPH02174154A (ja) | 回路内蔵受光素子 | |
JP2582399B2 (ja) | 半導体装置 | |
JPS59207649A (ja) | 複合トランジスタ装置 | |
JPS5845830B2 (ja) | 集積回路とその製法 | |
JP2878765B2 (ja) | 半導体装置 | |
JPH0246743A (ja) | 半導体集積回路装置 | |
JPS6239830B2 (ja) | ||
JPS63204626A (ja) | 半導体集積回路装置 | |
JPH0766962B2 (ja) | 半導体装置 | |
JPH042161A (ja) | バイポーラ型半導体集積回路装置 | |
JPS6250065B2 (ja) | ||
JPS60211864A (ja) | 半導体装置の入力回路 | |
JPH06204372A (ja) | 電力用トランジスタ | |
JPS62134962A (ja) | 半導体装置 | |
JPH02180024A (ja) | 半導体装置 |